DE4001872A1 - Halbleiterspeichereinrichtung und verfahren zu deren herstellung - Google Patents

Description

Diese Erfindung bezieht sich allgemein auf eine Halbleiterspeicher­ einrichtung und insbesondere auf eine Halbleiterspeichereinrichtung die zur Erhöhung der Speicherkapazität verbessert worden ist. Sie bezieht sich auch auf ein Verfahren zur Herstellung der Halbleiter­ speichereinrichtung.

Ein IC-Speicher besteht aus einem Speicherzellenfeld, das aus einer großen Zahl von Speicherelementen und peripheren Ein/Ausgabeschalt­ kreisen besteht. In vielen Fällen sind diese Elemente und peripheren Schaltkreise auf ein und demselben Substrat gebildet.

Fig. 5 stellt ein Blockdiagramm dar, das ein Beispiel eines RAM (Random Access Memory = Speicher mit wahlfreiem Zugriff) zeigt. Bezüglich dieser Figur ist eine Mehrzahl von Wortleitungen und eine Mehrzahl von Bitleitungen sich kreuzend in einem Speicherzellenfeld 1 gebildet. Eine Speicherzelle ist an jedem Kreuzungspunkt zwischen diesen Wort- und Bitleitungen geschaffen. Die Auswahl einer Speicher­ zelle wird erreicht auf der Basis eines Kreuzungspunktes zwischen einer von einem X-Adreßpufferdekoder 2 ausgewählten Wortleitung und einer von einem Y-Adreßpufferdekoder 3 ausgewählten Bitleitung. Daten werden in die ausgewählte Speicherzelle geschrieben oder aus dieser ausgelesen. Daten-Schreib/Lesebefehle werden durch ein von einem Schreib/Lesesteuerschaltkreis 4 zur Verfügung gestelltes Schreib/Lese-(R/W)-Steuersignal erzeugt. Während des Datenschreibens werden Eingabedaten (Din) in die ausgewählte Speicherzelle über den R/W-Steuerschaltkreis eingegeben. Während des Datenlesens werden die in der ausgewählten Speicherzelle gespeicherten Daten von einem Leseverstärker 5 gelesen, verstärkt und über einen Datenausgabe­ puffer 6 als Ausgabedaten (Dout) ausgegeben.

Fig. 6 stellt ein Ersatzschaltbild einer dynamischen Speicherzelle zur Verdeutlichung der Schreib/Leseoperation für eine Speicherzelle dar.

Bezüglich dieser Figur umfaßt die dynamische Speicherzelle einen Satz eines Feldeffekttransistors 7 und eines Kondensators 8. Die Gateelektrode des Feldeffekttransistors 7 ist mit einer Wortleitung 9 verbunden. Die Source/Drain-Elektrode des mit dem Kondensator 8 verbundenen Feldeffekttransistors 7 ist mit einer Bitleitung 10 verbunden. Während des Datenschreibens wird ein vorgewähltes Poten­ tial an die Wortleitung 9 angelegt, so daß der Feldeffekttransistor 7 durchschaltet und die auf die Bitleitung 10 gegebenen Ladungen im Kondensator 8 gespeichert werden. Während des Datenlesens wird andererseits ein vorgewähltes Potential an die Wortleitung 9 ange­ legt. Der Feldeffekttransistor 7 schaltet daher durch und die im Kondensator 8 gespeicherten Ladungen werden über die Bitleitung 10 abgenommen.

Die Fig. 7 stellt eine Draufsicht auf eine Halbleiterspeicherein­ richtung mit einer Speicherzelle vom Grabentyp dar, und Fig. 8 ist ein Querschnitt entlang der Achse VIII-VIII in Fig. 7.

Bezüglich dieser Figuren ist ein isolierender Film 12 zur Element- Element-Isolierung auf der Hauptoberfläche eines Halbleitersub­ strates 11 zur Isolierung aktiver Bereiche 21 gebildet. Eine der Wortleitung 9 entsprechende Gateelektrode 14 ist auf der Hauptober­ fläche des Halbleitersubstrates 11, mit einem Gatefilm 13 dazwischen, geschaffen. Die Gateelektrode 14 ist aus polykristallinem Silizium gebildet. Source/Drain-Bereiche 17 und 18 sind auf beiden Seiten der Gateelektrode 14 auf der Hauptoberfläche des Halbleitersubstra­ tes 11 geschaffen. Ein Graben 15 ist auf der Hauptoberfläche des Halbleitersubstrates gebildet. Es ist ein Speicheranschluß 16 auf der inneren Wandoberfläche des Grabens 15 gebildet. Der Speicher­ anschluß 16 besteht aus einem elektrisch leitenden Bereich, der durch Einlagern der Störstellenionen und Verteilen dieser in der inneren Wandoberfläche des Grabens 15 geschaffen ist. Der Speicher­ anschluß 16 und die Source/Drain-Bereiche 17 sind miteinander über eine verbindende Störstellendiffusionsschicht 19, die auf der Hauptoberfläche des Halbleitersubstrates 11 gebildet ist, elektrisch verbunden.

Ein Kondensatorisolierfilm 20 ist geschaffen, um die innere Wand­ oberfläche des Grabens 15 zu bedecken. Ein Ende des Kondensatoriso­ lierfilmes 20 ist verlängert, um den Isolierfilm 12 zur Element- Element-Isolierung zu überdecken. Es ist eine den Kondensatoriso­ lierfilm 20 bedeckende Zellenelektrode 20 geschaffen. Die Zellen­ elektrode 22 ist teilweise im Graben versenkt.

Ein Zwischenschichtisolierfilm 23 ist auf der gesamten Oberfläche des Halbleitersubstrates 11 einschließlich der Gateelektrode 14 und der Zellenelektrode 22 gebildet. Es ist ein Kontaktloch 24 im Zwischenschichtisolierfilm 23 vorgesehen. Eine Bitleitung 25 ist mit dem Source/Drain-Bereich 18 über dieses Kontaktloch 24 verbunden.

Bei der oben beschriebenen Halbleiterspeichereinrichtung wird die Wortleitung 9 ausgewählt und ein vorgewähltes Potential an die Gateelektrode 14 angelegt, um den Strompfad zwischen den Source/Drain-Bereichen 17 und 18 leitend zu machen und eine Lese/Schreib­ operation auszuführen.

Das Verfahren zum Herstellen der oben beschriebenen Halbleiterspei­ chereinrichtung mit einem Kondensator vom Grabentyp wird im folgenden dargelegt.

Mit Bezugnahme auf die Fig. 9A wird der Isolierfilm 12 für die Element-Element-Abtrennung auf der Hauptoberfläche des Halbleitersub­ strates 11 geschaffen, um aktive Bereiche auf der Hauptoberfläche des Halbleitersubstrates 11 voneinander zu isolieren und zu trennen. Der Gateoxidfilm 13, die Gateelektrode 14 und ein Oxidfilm 26 des Feldeffekttransistors werden dann auf dem Substrat 11 gebildet.

Diese Filme können durch aufeinanderfolgendes Bilden eines thermi­ schen Oxidfilmes, einer polykristallinen Siliziumschicht und eines CVD-SiO₂-Filmes (CVD = Chemical Vapour Deposition) auf dem Substrat 11 und Trockenätzung dieser dünnen Schichten mittels eines Photo­ lithographieverfahrens geschaffen werden.

Mit Bezugnahme auf die Fig. 9B werden dann Störstellenionen 27 vom N-Typ in einer selbstausrichtenden Weise in die Hauptoberfläche des Substrates 11 eingebracht. Nun werden erste Störstellendiffusions­ bereiche 28 auf beiden Seiten der Gateelektrode 14 auf der Haupt­ oberfläche des Halbleitersubstrates 11 geschaffen.

Bezüglich der Fig. 9C wird dann ein Seitenwandtrenner 29 an der Seitenwand der Gateelektrode 14 gebildet.

In Fig. 9D wird ein Photolack 30 zum Ätzen auf die gesamte Ober­ fläche des Halbleitersubstrates 11 aufgebracht. Dem Photolack 30 wird nun mittels eines Photolithographieverfahrens ein Muster aufgeprägt, um ein Loch mit gewünschter Form über demjenigen Bereich zu bilden, in dem der Graben geschaffen werden soll. Unter Verwendung des gemusterten Photolackes als Maske wird die Haupt­ oberfläche des Halbleitersubstrates 11 einem selektiven Ätzprozeß unterworfen, um den Graben 15 in der Hauptoberfläche des Halblei­ tersubstrates 11 zu bilden. Dieses selektive Ätzen erfolgt durch reaktive Ionenätzung unter den Bedingungen für die gewünschte Ätzselektivität. Der Photolack 30 wird anschließend entfernt.

Bezüglich der Fig. 9E werden Störstellenionen 27 vom N-Typ in die innere Wandoberfläche des Grabens 15, einschließlich der Seiten- und Bodenflächen, durch Schrägionenimplantation eingelagert. Nach der Ionenimplantation wird eine Wärmebehandlung durchgeführt, um einen zweiten Störstellendiffusionsbereich 31, der sich an den ersten Störstellenbereich 28 anschließt, in der inneren Wandober­ fläche des Grabens 15 zu schaffen.

In der Fig. 9F wird ein Nitridfilm 32 auf der gesamten Oberfläche des Halbleitersubstrates 11, einschließlich der inneren Wandober­ fläche des Grabens 15 gebildet. Nach thermischer Oxidation des Nitridfilmes 32 wird ein polykristalliner Diliziumfilm 33 auf der gesamten Oberfläche des Halbleitersubstrates 11, einschließlich der inneren Oberfläche des Grabens 15, gebildet. Dann wird eine Photo­ lackschicht 34 zum Ätzen auf dem polykristallinen Film 33 geschaffen. Dem Photolack 34 wird nun eine gewünschte Form aufgeprägt. Anschließend wird dem Nitridfilm 32 und dem polykristallinen Siliziumfilm 33 durch selektives Ätzen unter Verwendung dieses gemusterten Photolackes 34 als Maske ein Muster aufgeprägt. Hier­ durch werden ein Kondensatorisolierfilm und eine Zellenelektrode gebildet.

Unter Bezugnahme auf die Fig. 9G wird der Zwischenschichtisolier­ film 23 durch CVD (Chemical Vapour Deposition) auf der gesamten Oberfläche des Halbleitersubstrates 11 abgeschieden. Dann wird das Kontaktloch 24 im Zwischenschichtisolierfilm 23 gebildet und die Bitleitung 10 wird durch dieses Kontaktloch mit dem ertsen Stör­ stellendiffusionsbereich 28 verbunden, um die in Fig. 8 gezeigte Halbleiterspeichereinrichtung zu erzeugen.

Die Speicherkapazität der oben beschriebenen Halbleiterspeicher­ einrichtung mit dem Kondensator vom Grabentyp kann erhöht werden, indem die Tiefe des Grabens 15 (s. Fig. 8) vergrößert wird.

Als alternatives Verfahren zum Erhöhen der Speicherkapazität der Halbleiterspeichereinrichtung ist in Fachkreisen eine Halbleiter­ speichereinrichtung vorgeschlagen worden, die sowohl den Kondensator vom Grabentyp als auch den Stapelkondensator aufweist.

Die Fig. 10 stellt einen Querschnitt einer Halbleiterspeicherein­ richtung dar, die den Kondensator vom Grabentyp und den Stapelkon­ densator aufweist, wie in der JP 1 90 868/1987 beschrieben.

Bezüglich dieser Figur ist ein Graben 15 auf der Hauptoberfläche des Halbleitersubstrates 11 gebildet. Ein Source-Bereich 35 und ein Drain-Bereich 36 sind um den Graben 15 in der Nähe der Halbleiter­ substratoberfläche geschaffen. Eine Gateelektrode 37 ist zwischen dem Source-Bereich 35 und dem Drain-Bereich 36 gebildet. Eine Störstellendiffusionsschicht 38 befindet sich auf der inneren Wandoberfläche des Grabens 15 und ist mit dem Source-Bereich 35 verbunden. Es ist eine erste elektrisch leitende Schicht 40 über einem isolierenden Film 39 gebildet, um die innere Oberfläche des Grabens 15 zu bedecken. Eine zweite eletrisch leitende Schicht 42 ist auf der ersten leitenden Schicht mit einer Isolierschicht 41 dazwischen geschaffen.

Bei der beschriebenen Halbleiterspeichereinrichtung wird der Konden­ sator vom Grabentyp vom Sorce-Bereich 35, der Störstellendiffusions­ schicht 38, der ersten elektrisch leitenden Schicht 40, die als Zellenelektrode wirkt, und dem Isolierfilm 39 gebildet. Auf diesem Kondensator vom Grabentyp ist der Stapelkondensator gebildet, der aus der zweiten elektrisch leitenden Schicht 42, dem Isolierfilm 41 und der ersten elektrisch leitenden Schicht 40 besteht. Der Konden­ sator vom Grabentyp und der Stapelkondensator sind in Reihe geschaltet, um die Kapazität der Speicherzelle zu erhöhen. Die Halb­ leiterspeichereinrichtung mit sowohl dem Kondensator vom Grabentyp als auch dem Stapelkondensator ist auch in den JP 2 48 248/1987, JP 65 559/1985, JP 37 962/1987 und JP 7153/1987 beschrieben.

Bei der obigen Halbleiterspeichereinrichtung mit dem in Fig. 8 gezeigten Grabenkondensator muß die Tiefe des Grabens 15 vergrößert werden, um die Kapazität des Kondensators zu erhöhen. Die Vergrö­ ßerung der Tiefe des Grabens 15 kann jedoch zu einem Problem bei der Massenproduktion führen.

Andererseits muß bei der in Fig. 10 gezeigten Halbleiterspeicher­ einrichtung mit sowohl dem Grabenkondensator als auch dem Stapel­ kondensator der Stapelkondensator auf dem vorher gebildeten Kondensator vom Grabentyp geschaffen werden, so daß das hohe Maß an Registrierungsgenauigkeit oder Positionierungsübereinstimmung zwischen den zwei Typen von Kondensatoren notwendigerweise zu einem Problem im Hinblick auf den Herstellungsprozeß führt.

Aufgabe der Erfindung ist es daher, eine Halbleiterspeicherein­ richtung zu schaffen, die einen Kondensator vom Grabentyp und eine erhöhte Speicherkapazität aufweist. Ferner soll eine Halbleiter­ speichereinrichtung geschaffen werden, die eine Speichereinrichtung vom Grabentyp aufweist und die eine Massenproduktion und erhöhte Speicherkapazität erlaubt. Weiterhin soll eine Halbleiterspeicher­ einrichtung gebildet werden, die einen Kondensator vom Grabentyp aufweist und die eine erhöhte Speicherkapazität aufweist, ohne den lntegrationsgrad zu vermindern. Ferner soll ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, die einen Konden­ sator vom Grabentyp aufweist und deren Speicherkapazität vergrößert ist, ohne den Integrationsgrad zu vermindern, geschaffen werden. Weiterhin soll ein neues und verbessertes Verfahren für eine Halb­ leiterspeichereinrichtung, die einen Kondensator vom Grabentyp aufweist, geschaffen werden, bei dem der Maskenätzschritt zur Bildung des Grabens vereinfacht ist.

Die Halbleiterspeichereinrichtung in Übereinstimmung mit der Erfindung speichert die Information in Abhängigkeit von der An- oder Abwesenheit von im Kondensator vom Grabentyp gespeicherten Ladungen. Die Halbleiterspeichereinrichtung umfaßt ein Halbleiter­ substrat mit einer planaren oder Hauptoberfläche. Es sind ein Transistor auf dem Halbleitersubstrat und ein Graben auf der Hauptoberfläche gebildet. Es sind ein erster elektrisch leitender Bereich auf der inneren Wandoberfläche des Grabens und ein zweiter elektrisch leitender Bereich auf der Hauptoberfläche des Halblei­ tersubstrates zum elektrischen Verbinden des ersten elektrisch leitenden Bereiches mit dem Transistor geschaffen. Eine elektrisch leitende Schicht ist auf dem zweiten elektrisch leitenden Bereich derart gebildet, daß diese mit dem zweiten elektrisch leitenden Bereich in Verbindung steht. Es ist ein Kondensatorisolierfilm kontinuierlich geschaffen, um die freiliegende Oberfläche der elektrisch leitenden Schicht und die innere Wandoberfläche des Grabens zu bedecken. Eine Zellenelektrode ist gebildet zum Bedecken des Kondensatorisolierfilmes.

Beim Verfahren zur Herstellung der Halbleiterspeichereinrichtung in Übereinstimmung mit der Erfindung wird die Gateelektrode des Tran­ sistors auf der Hauptoberfläche des Halbleitersubstrates geschaffen. Eine erste Störstellendiffusionsschicht wird dann auf einer Seite der Gateelektrode auf der Hauptoberfläche des Halbleitersubstrates gebildet. Nach der Bildung der ersten Störstellendiffusionsschicht wird die elektrisch leitende Schicht auf der Hauptoberfläche des Halbleitersubstrates aufgebracht. Der elektrisch leitenden Schicht wird dann ein Muster aufgeprägt zum Bilden einer Öffnung oder eines Loches mit einer gewünschten Form zumindest im oberen Teil desje­ nigen Bereiches, in dem der Grabenkondensator geschaffen werden soll. Dann wird zum Bilden eines Grabens für den Kondensator vom Grabentyp der Bereich der Hauptoberfläche des Halbleitersubstrates, der durch die Bildung der Öffnung freiliegt, selektiv geätzt. Dann wird eine zweite Störstellendiffusionsschicht wenigstens auf der Seitenwandoberfläche des Grabens geschaffen. Anschließend wird ein Kondensatorisolierfilm auf der Hauptoberfläche des Halbleitersub­ strates gebildet, um die freigelegte Oberfläche der elektrisch leitenden Schicht und die innere Oberfläche des Grabens zu bedecken. Dann wird eine Zellenelektrode auf dem Kondensatorisolierfilm geschaffen.

Die Halbleiterspeichereinrichtung in Übereinstimmung mit der Erfindung umfaßt einen ersten Kondensator mit einem auf der inneren Wand eines Grabens gebildeten elektrisch leitenden Bereich, einem Kondensatorisolierfilm und der Zellenelektrode, und einen zweiten Kondensator mit einer am Rand des Grabens gebildeten elektrisch leitenden Schicht, einem Kondensatorisolierfilm und der Zellenelek­ trode. Daher wird die Speicherkapazität der Halbleiterspeicherein­ richtung um einen der Speicherkapazität des zweiten Kondensators entsprechenden Betrag vergrößert. Andererseits wird der Integra­ tionsgrad nicht vermindert, da die elektrisch leitende Schicht am Rand des Grabens gebildet ist. Die Tiefe des Grabens kann vermindert werden, falls es erwünscht ist, die Halbleiterspeichereinrichtung mit derselben Speicherkapazität wie die herkömmliche Halbleiter­ speichereinrichtung herzustellen.

Beim erfindungsgemäßen Verfahren zur Herstellung der Halbleiter­ speichereinrichtung wird die auf dem Halbleitersubstrat geschaffene elektrisch leitenden Schicht eine gewünschte Form aufgeprägt und es wird ein Bereich unter Verwendung der elektrisch leitenden Schicht der gewünschten Form als Maske ein Bereich der Hauptoberfläche des Halbleitersubstrates in einer selbstausrichtenden Weise geätzt, um den Graben auf der Hauptoberfläche des Halbleitersubstrates zu bilden. Daher ist eine Übereinstimmung der Masken mit hoher Genauig­ keit zur Bildung des Grabens auf der Hauptoberfläche nicht erforder­ lich, und damit kann die Massenproduzierbarkeit der Halbleiter­ speichereinrichtung verbessert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Draufsicht auf eine Halbleiterspeichereinrichtung mit einer Speicherzelle mit einem Kondensator vom Graben­ typ in Übereinstimmung mit einer Ausführung der Erfindung;

Fig. 2 einen Querschnitt entlang der Achse II-II in Fig. 1;

Fig. 3A-3K Querschnitte eines Herstellungsprozesses für eine Halbleiterspeichereinrichtung in Übereinstimmung mit einer Ausführung der Erfindung;

Fig. 4 eine Draufsicht auf eine Halbleiterspeichereinrichtung in Übereinstimmung mit einer weiteren Ausführung der Erfindung;

Fig. 5 ein Blockdiagramm eines herkömmlichen RAM;

Fig. 6 ein Ersatzschaltbild einer dynamischen Speicherzelle zur Darstellung der Schreib/Leseoperation einer Speicherzelle;

Fig. 7 eine Draufsicht auf eine herkömmliche Halbleiterspeicher­ einrichtung mit einem Kondensator vom Grabentyp;

Fig. 8 einen Querschnitt entlang der Achse VIII-VIII in Fig. 7;

Fig. 9A-9G Querschnitte eines Herstellungsprozesses der in Fig. 8 gezeigten Halbleiterspeichereinrichtung; und

Fig. 10 einen Querschnitt einer herkömmlichen Halbleiterspeicher­ einrichtung mit sowohl einem Kondensator vom Grabentyp als auch einem Stapelkondensator.

Bezüglich der Fig. 1 und 2 ist ein Isolierfilm 12 zur Element- Element-Isolation auf der Haupt- oder planaren Oberfläche des Halb­ leitersubstrates 11 für die Trennung aktiver Bereiche 21 geschaffen. Eine einer Wortleitung 9 entsprechende Gateelektrode 14 ist auf der Hauptoberfläche des Halbleitersubstrates 11 mit einem Gateoxidfilm 13 dazwischen gebildet. Die Gateelektrode 14 besteht z.B. aus poly­ kristallinem Silizium. Es sind Source/Drain-Bereiche 17, 18 auf beiden Seiten der Gateelektrode 14 auf der Hauptoberfläche des Halbleitersubstrates 11 gebildet. Ein Graben 15 ist auf der Haupt­ oberfläche des Halbleitersubstrates 11 geschaffen. Ein Speicheran­ schluß 16 ist auf der inneren Wandoberfläche des Grabens 15 gebildet. Der Speicheranschluß 16 und der Source/Drain-Bereich 17 sind mit­ einander über eine Störstellendiffusionsschicht 19, die auf der Hauptoberfläche des Halbleitersubstrates 11 gebildet ist, verbunden. Eine elektrisch leitende Schicht 43 ist um den Graben 15 geschaffen. Die elektrisch leitende Schicht 43 steht in Kontakt mit dem Source/Drain-Bereich und der verbindenden Störstellendiffusionsschicht 19. Der äußere Teil 43 a der elektrisch leitenden Schicht 43 erstreckt sich bis an eine Stelle, die über der Gateelektrode 14 und dem Gateoxidfilm 13 liegt. Das innere Ende der elektrisch leitenden Schicht 43 befindet sich auf dem gleichen Niveau wie die innere Wandoberfläche des Grabens 15. Diese elektrisch leitende Schicht 43 besteht z.B. aus Polysilizium. Ein Kondensatorisolierfilm 20 ist kontinuierlich gebildet, um die freiliegende Oberfläche der elek­ trisch leitenden Schicht 43 und die innere Wandoberfläche des Grabens 15 zu bedecken. Es ist eine Zellenelektrode 22 geschaffen, um den Kondensatorisolierfilm 20 zu bedecken. Ein Zwischenschicht­ isolierfilm 23 ist auf der gesamten Oberfläche des Halbleitersub­ strates 11 gebildet. Es ist ein Kontaktloch 24 im Zwischenschicht­ isolierfilm 23 geschaffen und eine Bitleitung 25 ist über dieses Kontaktloch 24 mit dem Source/Drain-Bereich 18 verbunden.

Bei der beschriebenen Halbleiterspeichereinrichtung bestehen ein erster Kondensator vom Grabentyp aus dem auf der inneren Wandober­ fläche des Grabens 15 gebildeten Speicheranschluß 16, dem Konden­ satorisolierfilm 20 und der Zellenelektrode 22, und ein zweiter Kondensator aus der elektrisch leitenden Schicht 43, die am Rand des Grabens 15 gebildet ist, dem Kondensatorisolierfilm 20 und der Zellenelektrode 22. Der erste und der zweite Kondensator weisen den Kondensatorisolierfilm 20 und die Zellenelektrode 22 gemeinsam auf und sind daher parallel geschaltet.

Im Vergleich mit der herkömmlichen Halbleiterspeichereinrichtung mit einem Kondensator vom Grabentyp weist die vorliegende Halblei­ terspeichereinrichtung eine um die Kapazität des zweiten Konden­ sators erhöhte Speicherkapazität auf. Falls es umgekehrt gewünscht wird, eine Halbleiterspeichereinrichtung herzustellen, deren Speicherkapazität der Speicherkapazität einer vergleichbaren herkömmlichen Speichereinrichtung ist, kann die Tiefe des Grabens 15 vermindert werden. Ein weniger tief eindringeneder Graben 15 ist direkt mit einer verbesserten Massenproduzierbarkeit gekoppelt. Andererseits ist der zweite Kondensator am Rand des Grabens 15 gebildet, so daß der Integrationsgrad trotzdem nicht vermindert wird.

Im folgenden wird das Herstellungsverfahren für die in Fig. 2 gezeigte Halbleiterspeichereinrichtung erläutert.

In Fig. 3A wird der isolierende Film 12 zur Element-Element- Isolierung oder -Trennung auf der Hauptoberfläche des Halbleiter­ substrates 11 geschaffen, um einen aktiven Bereich vom anderen zu trennen. Der Gateoxidfilm 13, die Gateelektrode 14 und der Oxidfilm 26 des Feldeffekttransistors werden dann auf dem Halbleitersubstrat 11 durch aufeinanderfolgendes Bilden eines thermischen Oxidfilmes, eines polykristallinen Siliziumfilmes und eines SiO₂-Filmes auf dem Halbleitersubstrat 11 und Trockenätzen dieser Filme mittels eines Photolithographieverfahrens geschaffen. Der SiO₂-Film wird durch chemische Dampfabscheidung (chemical vapour deposition = CVD) erzeugt.

Bezüglich der Fig. 3B werden dann Störstellenionen 27 vom N-Typ in einer selbstausrichtenden Weise in die Hauptoberfläche des Halblei­ tersubstrates 11 eingelagert. Ein erster Störstellendiffusions­ bereich 28 wird durch Wärmebehandlung auf einer Seite der Gateelek­ trode 14 auf der Hauptoberfläche des Halbleitersubstrates 11 gebildet.

ln Fig. 3C wird anschließend eine Seitenwand 29 an der Seite der Gateelektrode 14 geschaffen. In Fig. 3D wird polykristallines Silizium auf der Hauptoberfläche des Siliziumsubstrates 11 zum Erzeugen des elektrisch leitenden Teiles 43 abgeschieden.

Bezüglich der Fig. 3E wird ein Photolack 30 auf der gesamten Ober­ fläche gebildet. Dem Photolack 30 wird anschließend eine gewünschte Form aufgeprägt, um eine Öffnung 44 wenigstens über dem Bereich, in dem der Kondensator vom Grabentyp geschaffen werden soll, zu bilden. Anschließend wird das elektrisch leitende Teil 43 unter Verwendung des Photolackes 30 selektivem Ätzen unterworfen, um eine Öffnung 45 in der elektrisch leitenden Schicht 43 zu bilden. Dieses selektive Ätzen erfolgt durch reaktive Ionenätzung unter Bedingungen, die für die gewünschte Ätzselektivität ausgewählt worden sind. Das äußere Ende der elektrisch leitenden Schicht 43 wird ebenfalls in die gewünschte Form gebracht. Der Photolack 30 wird nun entfernt.

ln Fig. 3F wird ein Ätzphotolack 46 auf der gesamten Oberfläche des Halbleitersubstrates 11 geschaffen. Dem Photolack 46 wird ein Muster aufgeprägt, um eine Öffnung 47 der gewünschten Gestalt über dem Bereich, in dem der Kondensator vom Grabentyp gebildet werden soll, zu schaffen. Dem Photoloack 46 wird mittels einer Maske ein Muster aufgeprägt, eine genaue Maskenausrichtung ist zu diesem Zeitpunkt jedoch nicht erforderlich. Damit muß die Endfläche der Öffnung 47 nicht mit der Oberfläche der Öffnung zur Deckung gebracht werden. Da die Maskenausrichtung mit größerer Toleranz erfolgen kann, steigt die Produktionsausbeute signifikant an.

Das Halbleitersubstrat 11 wird dann in einer selbstausrichtenden Weise geätzt, um den Graben 15 auf der Hauptoberfläche des Halb­ leitersubstrates 11 unter hochselektiven Ätzbedingungen zu bilden, so daß das Halbleitersubstrat 11 und nicht die elektrisch leitende Schicht 43 geätzt wird. Da das Ätzen zu diesem Zeitpunkt in einer selbstausrichtenden Weise erfolgt, werden die Endfläche 43 b der Öffnung der elektrisch leitenden Schicht 43 und die innere Wandober­ fläche des Grabens 15 auf demselben Niveau erzeugt. Der Photolack 46 wird dann entfernt.

In Fig. 3G werden Störstellenionen 27 vom N-Typ durch Schrägionen­ implantation in die Seitenwand- und Bodenoberflächen des Grabens 15 eingelagert. Nach der Ionenimplantation wird ein zweiter Stör­ stellendiffusionsbereich 31 zusätzlich zum ersten Störstellen­ diffusionsbereich 28 durch Wärmebehandlung der Seitenwand- und Bodenoberfläche des Grabens 15 gebildet.

Bezüglich der Fig. 3H wird ein Nitridfilm 50 auf der Hauptoberfläche des Halbleitersubstrates 11 zum Bedecken der freiliegenden Ober­ fläche der elektrisch leitenden Schicht 43 und der inneren Ober­ fläche des Grabens 15 geschaffen. Dieser Nitridfilm wird dann einer thermischen Oxidation unterworfen.

In Fig. 3I wird ein polykristalliner Siliziumfilm 49 auf der gesamten Oberfläche des Halbleitersubstrates 11 gebildet, um den Nitridfilm 50 zu bedecken. Ein Ätzphotolack 48 wird nun auf der gesamten Oberfläche des Halbleitersubstrates 11 geschaffen. Anschließend wird dem Ätzphotolack 48 ein gewünschtes Muster auf­ geprägt.

Bezüglich der Fig. 3I und 3J wird dem polykristallinen Siliziumfilm 49 und dem Nitridfilm 50 ein Muster zum Erzeugen des Kondensator­ isolierfilmes 20 und der Zellenelektrode 22 der gewünschten Form aufgeprägt.

ln Fig. 3K wird der Zwischenschichtfilm 23 durch CVD auf der gesamten Oberfläche des Halbleitersubstrates 11 abgelagert. Zu diesem Zeitpunkt tritt ein Teil des Zwischenschichtisolierfilmes 23 in das Innere des Grabens 15 ein. Dann wird das Kontaktloch 24 im Zwischenschichtisolierfilm 23 gebildet und die Bitleitung 10 über dieses Kontaktloch 24 mit der ersten Störstellendiffusions­ schicht 28 verbunden, um die in Fig. 2 gezeigte Halbleiterspeicher­ einrichtung zu vervollständigen.

Bei der obigen Ausführung wird der Kondensatorisolierfilm 20 durch einen thermisch oxidierten Nitridfilm erzeugt. Bei Verwendung eines konstanten hochdielektrischen Filmes, wie z.B. eines Ta₂O₅-Filmes oder eines Mehrschichtisolierfilmes, der einen Nitridfilm und einen Ta₂O₅-Film umfaßt, kann eine Halbleiterspeichereinrichtung mit einer größeren Kapazität geschaffen werden.

Obwohl die Zellenelektrode 22 derart ausgebildet ist, daß sie sich entlang der inneren Wandoberfläche des Grabens 15 erstreckt, kann auch der Graben 15 vollständig mit polykristallinem Silizium gefüllt sein.

Fig. 4 stellt eine Draufsicht auf eine Modifikation der Erfindung dar. Der Querschnitt entlang der Achse II-II in Fig. 4 ist voll­ kommen mit dem in Fig. 2 gezeigten Querschnitt identisch.

Die in Fig. 4 gezeigte Ausführung ist dieselbe wie die der in den Fig. 1 und 2 gezeigten Ausführung. Daher werden die entsprechenden Teile mit denselben Bezugszeichen bezeichnet und die entsprechende Beschreibung entfällt der Einfachheit halber.

Die elektrisch leitende Schicht 43 ist bei der in Fig. 1 gezeigten Ausführung um den Graben 15 gebildet, wohingegen bei der vorlie­ genden Ausführung separate elektrisch leitende Schichten 431 und 432 auf beiden Seiten des Grabens 15 geschaffen sind. Bezüglich der Fig. 2 und 4 werden bei der vorliegenden Ausführung der Halbleiter­ einrichtung ein erster Kondensator vom Grabentyp durch den Speicheranschluß 15, den Kondensatorisolierfilm 20 und die Zellen­ elektrode 22, ein zweiter Kondensator durch die elektrisch leitende Schicht 431 auf einer Seite des Grabens 15, den Kondensatorisolier­ film 20 und die Zellenelektrode 22, und ein dritter Kondensator durch die elektrisch leitende Schicht 432 auf der anderen Seite des Grabens 15, einen Kondensatorisolierfilm 20 und die Zellenelektrode 22 gebildet. Da der Kondensatorisolierfilm 20 und die Zellenelek­ trode 22 dem ersten, zweiten und dritten Kondensator gemeinsam sind, sind diese drei Kondensatoren parallel geschaltet. Mit dieser Anordnung können Effekte ähnlich denen der ersten Ausführung erzielt werden.

Die oben beschriebene erfindungsgemäße Halbleiterspeichereinrichtung umfaßt einen ersten Kondensator vom Grabentyp mit einem elektrisch leitenden Bereich, der auf der inneren Wand des Grabens gebildet ist, einem Kondensatorisolierfilm und einer Zellenelektrode, und einen zweiten Kondensator mit einer elektrisch leitenden Schicht, das in der Umgebung des Grabens gebildet ist, den Kondensatorisolier­ film und die Zellenelektrode. Im Vergleich mit einer herkömmlichen Halbleiterspeichereinrichtung, die nur einen Kondensator vom Graben­ typ besitzt, weist die vorliegende Halbleiterspeichereinrichtung eine Speicherkapazität auf, die um den entsprechenden Betrag der Speicherkapazität des zweiten Kondensators erhöht ist. Falls die gewünschte Speicherkapazität die gleiche ist, wie diejenige der herkömmlichen Halbleiterspeichereinrichtung, kann der Graben daher weniger tief sein, mit dem Ergebnis, daß die Massenproduzierbarkeit der Speichereinrichtung verbessert wird. Da der zweite Kondensator um den Graben gebildet ist, wird der Integrationsgrad trotzdem nicht vermindert. Beim Verfahren zur Herstellung der Halbleiterspeicher­ einrichtung in Übereinstimmung mit der zweiten Ausführungsform der Erfindung ist eine Maskengleichausrichtung mit hoher Genauigkeit bei der Herstellung des Grabens auf der Hauptoberfläche des Halb­ leitersubstrates nicht erforderlich, mit dem Ergebnis, daß die Produktionsausbeute der Speichereinrichtung signifikant verbessert werden kann.

Claims (10)

1. Halbleiterspeichereinrichtung zum Speichern der lnformation als Funktion der An- oder Abwesenheit von in einem Kondensator vom Grabentyp gespeicherten elektrischen Ladungen mit einem Halb­ leitersubstrat (11) mit einer Hauptoberfläche und einem darin gebildeten Graben (15), einem auf dem Halbleitersubstrat gebil­ deten Transistor, einem ersten auf der inneren Wandoberfläche des Grabens geschaffenen elektrisch leitenden Bereich (16), einem zweiten auf der Hauptoberfläche des Halbleitersubstrates (11) gebildeten elektrisch leitenden Bereich (19) zum elektrischen Verbinden des ersten elektrisch leitenden Bereiches (16) und des Transistors, einem elektrisch leitenden Element (43) bzw. einer elektrisch leitenden Schicht (43), die im zweiten elektrisch leitenden Bereich (19) gebildet ist und mit diesem in Kontakt steht, einem Kondensatorisolierfilm (20), der kontinuierlich auf der freiliegenden Oberfläche der elektrisch leitenden Schicht (43) und der inneren Wandoberfläche des Grabens (15) geschaffen ist, und einer den Kondensatorisolierfilm (20) bedeckenden Zellenelek­ trode (22).

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Transistor Source- und Drain-Bereiche (17, 18) umfaßt, die auf der Hauptoberfläche des Halbleitersubstrates (11) gebildet sind, und der zweite elektrisch leitende Bereich (19) mit den Source- und Drain-Bereichen (17, 18) verbunden ist.

3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Transistor eine Gateelektrode (14) umfaßt, die auf der Hauptoberfläche des Halbleitersubstrates (11) mit einem Gateisolierfilm (13) dazwischen gebildet ist, und ein äußeres Ende bzw. äußerer Rand der elektrisch leitenden Schicht (43) sich bis zu einer Position über der Gateelektrode (14) erstreckt.

4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Oxidfilm (12) zum Trennen der Elemente voneinander auf der Hauptoberfläche des Halbleitersub­ strates (11) gebildet ist, und ein äußeres Ende bzw. äußerer Rand der elektrisch leitenden Schicht (43) sich bis zu einer Position über dem Oxidfilm (12) erstreckt.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (43) den Graben (15) umgibt.

6. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sich die innere Endfläche (43 b) der elektrisch leitenden Schicht (43) auf demselben Niveau wie die innere Wandoberfläche des Grabens (15) befindet.

7. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (43) aus polykristallinem Silizium besteht.

8. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, 6, 7, dadurch gekennzeichnet, daß die elektrisch leitende Schicht auf beiden Seiten des Grabens (15) gebildet ist.

9. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung zum Speichern der Information als Funktion der An- oder Abwesenheit von in einem Kondensator vom Grabentyp gespeicherten elektrischen Ladungen, gekennzeichnet durch die Schritte: Bilden einer Gateelektrode (14) für einen Transistor auf der Haupt­ oberfläche des Halbleitersubstrates (11), Bilden einer ersten Störstellendiffusionsschicht (28) auf beiden Seiten der Gateelek­ trode (14) auf der Hauptoberfläche des Halbleitersubstrates (11), Abscheiden einer elektrisch leitenden Schicht (43) auf der Haupt­ oberfläche des Halbleitersubstrates (11) nach der Bildung der ersten Störstellendiffusionsschicht (28), Aufprägen eines Musters der elektrisch leitenden Schicht (43) zum Bilden einer Öffnung mit gewünschter Form wenigstens in einem oberen Teil desjenigen Bereiches, in dem der Kondensator vom Grabentyp gebildet werden soll, selektives Ätzen des durch die Bildung der Öffnung freige­ legten Bereiches der Hauptoberfläche des Halbleitersubstrates (11) zum Bilden eines Grabens (15) des Kondensators vom Grabentyp, Bilden einer zweiten Störstellendiffusionsschicht (31) auf zumindest der Seitenwand des Grabens (15), Bilden eines Kondensatorisolierfilmes (20) auf der Hauptoberfläche des Halbleitersubstrates (11) zum Bedecken der freiliegenden Oberfläche der elektrisch leitenden Schicht (43) und der inneren Oberfläche des Grabens (15), und Bilden einer Zellenelektrode (22) auf dem Kondensatorisolierfilm (20).

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Graben (15) des Kondensators vom Grabentyp unter hochselektiven Ätzbedingungen erfolgt zum selektiven Ätzen des Halbleitersubstrates (11) anstelle der elektrisch leitenden Schicht (43).