DE3872828T2 - Halbleiterkristallplaettchen-stapel. - Google Patents
Halbleiterkristallplaettchen-stapel.Info
- Publication number
- DE3872828T2 DE3872828T2 DE8888310029T DE3872828T DE3872828T2 DE 3872828 T2 DE3872828 T2 DE 3872828T2 DE 8888310029 T DE8888310029 T DE 8888310029T DE 3872828 T DE3872828 T DE 3872828T DE 3872828 T2 DE3872828 T2 DE 3872828T2
- Authority
- DE
- Germany
- Prior art keywords
- plug
- electrically conductive
- plates
- passage
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W72/00—
-
- H10W20/023—
-
- H10W20/0238—
-
- H10W20/0261—
-
- H10W20/20—
-
- H10W20/2125—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W90/00—
-
- H10W72/01—
-
- H10W90/288—
-
- H10W90/291—
-
- H10W90/297—
-
- H10W90/722—
-
- H10W90/724—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Description
- Die vorliegende Erfindung betrifft Halbleiterkristallplättchenanordnungen im allgemeinen und insbesondere ein Verfahren und eine Vorrichtung, die eine gestapelte Anordnung von Plättchen aus halbleitendem Material enthält, welche über mehrere Pfropfen aus elektrisch leitendem, nachgiebigem Material vertikal miteinander verbunden sind.
- Seit der Entwicklung der integrierten Schaltungstechnik werden Computer und Computerspeichervorrichtungen mit Plättchen aus elektrisch leitendem Material hergestellt, die eine Mehrzahl von integrierten Transistorschaltungen enthalten.
- Es ist vorteilhaft, ganze Plättchen in Datenverarbeitungsgeräten zu verwenden. Die einzelnen Schaltungen können auf Halbleiterchips vom Plättchen entfernt werden. Die Schaltungen können dann miteinander verbunden werden, wenn sie auf einer Leiterplatte montiert sind. Dennoch wird eine große Menge an Verdrahtung benötigt, um eine Datenverarbeitungseinheit herzustellen. Wenn die einzelnen Schaltungen auf dem Plättchen miteinander verdrahtet werden, während sie weiterhin Teil des Plättchens sind, wird eine kompaktere Einheit mit einer schnelleren Reaktion erzielt. Dies kann unter Verwendung der WSI (wafer scale integration) Integrationstechnik verwirklicht werden. Aber die praktischen Probleme bei der Herstellung von großen, fehlerfreien halbleitenden Plättchen bedeuten, daß im allgemeinen mehrere Plättchen verwendet werden müssen. Um Platz zu sparen, sind diese meistens innerhalb des Datenverarbeitungsgeräts aufeinander gestapelt.
- In Versuchen, in denen man die Nachteile beim Verbinden von mehreren gestapelten Plättchen mittels Drähten vermeiden wollte, wurden großflächige parallel angeordnete Verarbeitungseinheiten und Speichergeräte verwendet, in denen parallele Schaltungselemente mittels vertikaler Säulen aus massivem, dichtem, leitendem Material wie beispielsweise Löt, Kupfer usw. miteinander verbunden werden. Beispielsweise siehe U.S. Patent No. 4,368,106 und U.S. Patent No. 4,394,712.
- Alternativ kann eine vertikale Säule mit einem nachgiebigen, elektrisch leitenden Material gefüllt sein, beispielsweise mit Pfropfen aus feinem Draht, in ähnlicher Weise wie das Material, das zur Verbindung eines Stapels von Leiterplatten verwendet wird. Dies ist in den U.S. Patenten Nr. 4,029,375 und 4,581,679 offenbart. U.S. Patent Nr. 4,029,375 offenbart eine alternative Version eines Verbinders zur Verbindung eines vertikalen Stapels von gedruckten Leiterplatten.
- In Anbetracht des Vorhergehenden sind die wesentlichen Aufgaben der wie in den Ansprüchen dargelegten Erfindung, ein Verfahren und eine eine Halbleiterkristallplättchenanordnung umfassende Vorrichtung anzugeben, in der die einzelnen Plättchen der Anordnung, im Cegensatz zu den gedruckten Leiterplatten, aufeinander gestapelt sind und mittels eines elektrisch leitenden nachgiebigen Materials, wie ein Pfropfen aus feinem Draht oder ein Pfropfen aus elektrisch leitendem Elastomer, vertikal elektrisch untereinander verbunden sind.
- Entsprechend den obigen Aufgaben ist jedes Plättchen mit mindestens einer Passage durch chemisches Bohren oder Laserbohren oder Ähnlichem versehen. Nachdem die Wandungen der Passagen in den Plättchen mit einer elektrisch isolierenden Schicht beschichtet werden, werden die Passagen mit Pfropfen aus elektrisch leitendem, nachgiebigem Material versehen und die Plättchen aufeinandergestapelt.
- Die Form der Passagen und der Pfropfen sind wichtige Merkmale der vorliegenden Erfindung. Um die Notwendigkeit eines separaten Mittels zur Positionshaltung der einzelnen Pfropfen aus elektrisch leitendem nachgiebigen Material zu eliminieren und um vertikale elektrische Verbindungen zwischen den Plättchen zusätzlich zu lateralen elektrischen Verbindungen zu elektrischen Schaltungen an jedem der Plättchen herzustellen, sind die Passagen und Pfropfen mit nach innen geneigten Wandungen ausgebildet, die eine insgesamt konische, stundenglas- oder pyramidenförmige Form aufweisen. Ein ringförmiger elektrischer Bereich, welcher lateral elektrisch mit den Schaltungen auf einem Plättchen verbunden ist, umgibt - je nach Bedarf - den Scheitelbereich oder das kleine Ende der Passagen. Der Scheitelbereich oder das kleine Ende der Pfropfen ist derart gestaltet, daß es über den Scheitelbereich der Passagen hinausragt und das "untere oder größere Ende" der Pfropfen ist derart gestaltet, daß es über die unteren Enden der Passagen hinausragt. Wenn ein Stapel derartiger Plättchen geformt wird, wird der Scheitelbereich eines Pfropfens in das untere Ende eines Pfropfens eines benachberten Plättchens hinein komprimiert.
- Gleichzeitig wird das untere Ende des letztgenannten Pfropfens gegen den elektrisch leitenden ringförmigen Bereich komprimiert, so daß sowohl eine vertikale elektrische Verbindung zu einem darüberliegenden Plättchen als auch zu den mit dem Bereich verbundenen elektrischen Schaltungen hergestellt wird.
- Während der Herstellung einer Anordnung werden die Plättchen mit dem Scheitelbereich der konisch oder ähnlich geformten Passagen nach unten gerichtet. Konisch oder ähnlich geformte Pfropfen aus elektrisch leitendem, nachgiebigem Material werden dann in die Passagen eingesetzt. Wegen ihrer jeweiligen Form wird verhindert, daß die Pfropfen aus den Passagen herausfallen, solange die Plättchen nicht umgedreht werden. Nachdem alle Passagen der Plättchen mit Pfropfen versehen wurden, werden sie zusammengestapelt und auf eine Grundplatte gelegt.
- Die Grundplatte ist mit einer Mehrzahl von elektrischen Durchführungsstiften versehen, die einen elektrischen Kontakt mit dem unteren Ende der Pfropfen aus elektrisch leitendem, nachgiebigem Material in dem untersten der Plättchen in der Anordnung herstellen. Das Plättchen am oberen Ende des Stapels ist mit einem Andruckmittel versehen, um alle Plättchen zusammenzudrücken, und dabei, wie oben beschrieben, die einzelnen Pfropfen aus elektrisch leitendem Material zu komprimieren. Es wird verständlich sein, daß, je nach Bedarf, Plättchen dem Stapel beigefügt oder vom Stapel entnommen werden können und daß die gesamte Größenveränderung des Stapels lediglich der Dicke des verwendeten Plättchens entspricht.
- Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Anmeldung werden durch die nachfolgende ausführliche Beschreibung der beiliegenden Figur verdeutlicht, wobei:
- Fig. 1 eine Querschnittsansicht einer mit mehreren gestapelten Plättchen versehenen Halbleiterplattenanordnung gemäß der vorliegenden Erfindung darstellt;
- Fig. 2 eine Draufsicht auf eines der Plättchen gemäß Fig. 1 darstellt, wobei auf einer dessen Flächen einige ringförmige elektrische Bereiche dargestellt sind;
- Fig. 3 eine Querschnittsansicht entlang der Richtung der Linien 3-3 in Figur 2 darstellt;
- Fig. 4 eine Querschnittsansicht darstellt, die das Plättchen der Fig. 3 zeigt, nachdem es mit einem ätzresistenten Material beschichtet worden ist;
- Fig. 5 eine Querschnittsansicht des Plättchens der Fig. 4 darstellt, nachdem es mit einem Muster versehen worden ist, damit eine quadratische Fläche unterhalb der Pfropfen auf der Rückseite des halbleitenden Plättchens freigelegt wird;
- Fig. 6 eine Querschnittsansicht des Plättchens der Fig. 5 darstellt, die zwei im Plättchen vorgesehene Durchgangslöcher zeigt;
- Fig. 7 eine vergrößerte Querschnittsansicht einer der in Fig. 6 gezeigten Passagen ist, nachdem die in den Fig. 4 bis 6 dargestellte ätzresistente Beschichtung von der Mitte des die Passage umgebenden ringförmigen Pfropfens entfernt wurde;
- Fig. 8 eine Querschnittsansicht der Passage der Fig. 7 darstellt, nachdem die scharfen Kanten im scheitelbereich der Passage entfernt wurden;
- Fig. 9 eine Querschnittsansicht der Passage der Fig. 8 darstellt, nachdem ihre Wandungen mit einer elektrisch isolierenden Schicht beschichtet wurden;
- Fig. 10 eine Querschnittsansicht der Passage der Fig. 9 darstellt, nachdem die in den Fig. 4 bis 9 dargestellte ätzresistente Beschichtung von dem ringförmigen Bereich entfernt wurde;
- Fig. 11 eine Querschnittsansicht der Passage der Fig. 10 darstellt, nachdem ein Pfropfen aus nachgiebigem elektrisch leitendem Feindraht darin eingeführt wurde;
- Fig. 12 eine vergrößerte Teilquerschnittsansicht darstellt, die zwei zwischen einem Blindplättchen und einer Grundplatte aufeinander gestapelte Plättchen zeigt, wobei der Pfropfen der Fig. 11 in jeder der darin angeordneten Passagen gemäß der vorliegenden Erfindung angeordnet ist;
- Fig. 13 eine vergrößerte Teilquerschnittsansicht darstellt, die eine alternative Ausführungsform der vorliegenden Erfindung zeigt, die elektrisch leitendes, nachgiebiges, elastomerisches Material umfaßt;
- Fig. 14 eine alternative Ausführungsform der Erfindung darstellt, die den oberen Bereich eines auf dem die Passage umgebenden Bereich komprimierten Propfens aus feinem Draht zeigt; und
- Fig.15 eine Teilquerschnittsansicht darstellt, die relative Abmessungen der Passagen in den Plättchen zeigt.
- Bezugnehmend auf Fig. 1 ist erfindungsgemäß eine Halbleiterkristallplättchenanordnung vorgesehen, die allgemein mit 1 bezeichnet wird. Die Anordnung 1 weist ein auf einer Grundplatte 3 montiertes Gehäuse 2 auf. Das Gehäuse 2 weist mehrere Seitenwandungen 4, 5 und 6 und eine obere Wandung 7 auf. Eine vordere Seitenwandung, die den Seitenwandungen 4-6 entspricht, ist nicht dargestellt. Innerhalb des Gehäuses 2 zwischen der Grundplatte 3 und der oberen Wandung 7 ist ein Stapel halbleitender Plättchen 10-17 angeordnet. Im Stapel der Plättchen 10-17 ist das untere Plättchen 10 zur Grundplatte 3 benachbart angeordnet. Das obere Plättchen 18 ist am nächsten zur oberen Wandung 7 angeordnet. Das Plättchen 18 kann ein Blindplättchen sein, welches nur zur Begrenzung der vertikalen elektrischen Verbindungselemente und zur Herstellung einer nachfolgend näher beschriebenen elektrischen Verbindung mit den Pfropfen des Plättchens 17 dient. Auf dem Plättchen 18, zwischen dem Plättchen 18 und der oberen Wandung 17 befindet sich ein nachgiebiges, elektrisch isolierendes, thermisch leitendes Teil 20. Das Teil 20 ist zur Kompensation der thermischen Expansion und Kontraktion des Plättchen- Stapels 10-18 und zur Ableitung von Wärme aus dem Plättchen-Stapel 10-18 zur oberen Wandung 7 zwischen dem Plättchen 18 und der oberen Wandung 7 angeordnet. Mehrere metallische Finger 21 sind vorgesehen, die von der oberen Wandung 7 herausragen. Die Finger 21 weisen Kühlrippen zur Ableitung von Wärme vom Gehäuse 2 auf.
- Durch die Grundplatte 3 hindurch erstrecken sich mehrere elektrische Durchführungsstifte 22. Die Durchführungsstifte 22 sind vorgesehen, um einen elektrischen Kontakt mit dem elektrisch leitenden nachgiebigen Material innerhalb der Passagen des Plättchen-Stapels 10-18 - wie nachfolgend weiter beschrieben wird - herzustellen.
- In der Praxis besteht die Grundplatte 3 aus isolierendem Material, wie beispielsweise ein keramisches Material, um die Durchführungsstifte 22 voneinander zu isolieren und die Seitenwandungen 2 und 4 können ein metallisches Material aufweisen. Der freie Bereich innerhalb des Gehäuses 2 kann mit einem üblichen elektrisch nicht-leitenden, gasförmigen oder flüssigen Material gefüllt sein, um die Wärmeableitung vom Gehäuse 2 zu begünstigen.
- Jedes der Plättchen 10-17 weist mehrere stundenglasförmige Passagen 25 auf. Das Blindplättchen 18 ist normalerweise mit entsprechend ausgebildeten pyramidenförmigen Aussparungen 26 versehen. In jeder der Passagen 25 und Aussparungen 26 ist ein Pfropfen 27 aus einem elektrisch leitenden, nachgiebigen Material, wie, beispielsweise, ein feiner Draht oder ein elektrisch leitendes Elastomer angeordnet. Die Passagen 25 und Aussparungen 26 in den Plättchen 10-18 sind anliegend an einer entsprechenden Passage in einem benachbarten Plättchen angeordnet, so daß die Pfropfen 27 aus elektrisch leitendem, nachgiebigem Material in den Passagen sich zu einer leitenden vertikalen Säule zusammenfügen, die elektrische Verbindungen von Durchführungsstiften 22 zu den einzelnen der Halbleiterplättchen 10-18 bilden.
- Während die Ausführungsform der Fig. 1 ein geschlossenes Gehäuse 2 darstellt, können selbstverständlich übliche Öffnungen für zirkulierende kühlende Gase oder Flüssigkeiten dem Gehäuse 2 in einer Weise beigefügt werden, die den Wärmeflußbedingungen der darin angeordneten Verwendungsschaltungen am besten angepaßt ist. Weiterhin, bei gewissen Anwendungen, können einige der Passagen 25 vertikale Verbindungen zwischen zwei oder mehreren, aber weniger als allen Plättchen herstellen.
- Bezugnehmend auf Figuren 2 bis 11, werden die Schritte zur Herstellung jedes der halbleitenden Plättchen im Plättchen-Stapel 10-18 jetzt beschrieben. Der Einfachheit halber nimmt die Beschreibung nur auf das Plättchen 10 Bezug, wobei verstanden wird, daß die anderen Plättchen 11-17, außer den möglichen Unterschieden bei den darin vorhandenen elektrischen Schaltungen, im wesentlichen, soweit es die vorliegende Erfindung betrifft, identisch sind.
- Bezugnehmend auf Fig. 2 und 3, ist das Plättchen 10 ein 1,0,0 Silikonplättchen, welches mit einer ersten oder vorderseitigen Oberfläche 30 und einer zweiten oder hinterseitigen Oberfläche 31 versehen ist. Die Oberfläche 30 weist elektrische Schaltungen, d.h. logische Schaltungen, Speicherzellen oder ähnliches (nicht dargestellt) auf, die lateral elektrisch mit einem oder mehreren ringförmigen Bereichen 32-37 verbunden sind. Obwohl nur 6 Bereiche dargestellt sind, sollte es verstanden sein, daß jedes Plättchen üblicherweise mit einer Vielzahl solcher Bereiche versehen ist. Die Oberfläche 30 umfaßt vorzugsweise ein nachgiebiges, elektrisch isolierendes Material.
- Die Oberflächen 30 und 31 des Plättchens 10 werden dann, wie in Fig. 4 dargestellt, mit einer Beschichtung 34 aus ätzresistentem Material, wie beispielsweise Silikonnitrid, versehen. Nachdem das Plättchen 10 mit dem ätzresistenten Material beschichtet worden ist, wird die Beschichtung 34 auf der Rückseite 31 des Plättchens 10 mit Techniken, die in der mikrolithographischen Kunst bekannt sind, gemustert und plasmageätzt, um quadratische Öffnungen 35 in der Nitridbeschichtung zu bilden, die das Plättchen 10, wie in Fig. 5 dargestellt, unterhalb der Bereiche 32-37 freilegt. Nachdem die quadratischen Öffnungen 35 gebildet sind, wird das Plättchen 10 einem üblichen anisotropen Ätzprozess ausgesetzt, beispielsweise 85º Kaliumhydroxyd mit einer 35% Konzentration, welches wie in Fig. 6 dargestellt ein pyramidenstumpfförmiges Loch oder eine Vertiefung 36 im Plättchen 10 bildet. Andere Techniken können auch verwendet werden, um Löcher 36 zu bilden, wie die, die Laservorrichtungen und kombinierte Laser und Ätzvorrichtungen umfassen. Alle Mittel, die ungefähr pyramiden-, konischoder stundenuhrförmige Passagen unter Vermeidung einer Beschädigung der Oberfläche des Plättchens bilden, können für die Zwecke dieser Erfindung verwendet werden.
- Bezugnehmend auf Fig. 7 ist eine vergrößerte Querschnittsansicht des Bereichs 33 und des Lochs 36 im Plättchen 10 dargestellt. Wie in Fig. 7 dargestellt, werden mit dem anisotropen Ätzprozess zur Bildung der Löcher 36 wie oben bezüglich Fig. 6 beschrieben sehr scharfe und dadurch auch etwas zerbrechliche Kanten 37 gebildet, die zersplittern und Risse bekommen können. Um die scharfen Kanten 37 zu entfernen, wird die Silikonnitrid-Beschichtung 34 in der Mitte des Bereichs 33 entfernt und das Plättchen 10 wird einem zweiten kurzen anistropen Ätzprozess ausgesetzt. Dieser Ätzprozess bildet ein zweites invertiertes pyramidenstumpfförmiges Loch 38, wodurch stundenglasförmige Passagen 25 mit quadratischen Seiten, wie in Fig. 1 und 8 dargestellt, geformt werden.
- Nachdem die Passagen 25 im Plättchen 10 gebildet werden, wird eine isolierende Schicht 40 aus Silikonnitrid an den Wandungen der Passagen 25 abgelagert oder wächst an diese an, um eine elektrische Isolierung des Plättchens 10, wie in Fig. 9 dargestellt, zu bilden. Danach wird, wie in Fig. 10 dargestellt, die Silikonnitrid-Beschichtung 34 von dem verbindenden Bereich 33 entfernt. Für den Zweck dieser Beschreibung kann es angenommen werden, daß die Plättchen 10-18 circa 0,448 mm dick sind, daß die Öffnung 41 am oberen Ende der Passage 25 auf einer Seite circa 0,224 mm beträgt und daß die Öffnung 42 am unteren Ende der Passage 25 auf einer Seite circa 0,672 mm beträgt.
- Bezugnehmend auf Fig. 11 ist jede der Passagen 25 mit einem Pfropfen aus elektrisch leitendem, nachgiebigem Material 45 versehen. In einer der Ausführungsformen der Erfindung weist der Pfropfen 45 einen Pfropfen aus einlitzigem feinem Draht auf. Die Form des Pfropfens 45 ist ungefähr die einer Pyramide oder eines Konus. Der Durchmesser des Drahts, der für den Pfropfen 45 verwendet wird, beträgt circa 1/10tel der Breite der Oberseitenöffnung 41, d.h. 0,022 mm und das Volumen des verwendeten Drahts ist derart, daß die Passagen 25 zu bis zu 10 bis 20% ihres Volumens aufgefüllt werden; der Rest des Passagenvolumens bildet den Luftraum zwischen dem Draht im Pfropfen. Jegliche geeigneten üblichen Mittel können verwendet werden, um die Pfropfen 45 in die gewünschte Form vorzuformen.
- Bezugnehmend auf Fig. 12 wird eine Anordnung 50 dargestellt, die drei der Plättchen 10-18, nämlich die Plättchen 10, 11 und 18 mit den Passagen 25 und 26 aufweist, wobei jede der Passagen mit einem Pfropfen, wie oben bezüglich Fig. 11 beschrieben, aus nachgiebigem feinen Draht versehen ist. Die Plättchen 10, 11 und 18 sind auf der Grundplatte 3 angeordnet, wobei die Passagen 25 und 26 jedes der Plättchen mit einem der Durchführungsstifte 22 in der Grundplatte 3 in Registrierung steht. Oben auf dem Stapel der Plättchen 10, 11 und 18 ist auch ein thermisch leitender Bereich 20 vorgesehen, welcher oben bezüglich Fig. 1 beschrieben wurde. Die Plättchen 10, 11 und 18 können auch Durchgangslöcher zur Aufnahme von nicht dargestellten Paßstiften aufweisen, um die Passagen in den Plättchen fluchtend zu halten. Natürlich können auch andere Mittel zur Ausrichtung der Plättchen verwendet werden.
- Die Ausbildung der Passagen 25 und 26 und des Pfropfens 45, wie in Fig. 11 und 12 dargestellt, ist ein wichtiges Merkmal der vorliegenden Erfindung. Die pyramidische oder konische Form jedes der Pfropfen 45 ermöglicht, daß sein Ende oder größeres Ende eine Verbindung mit dem Verbundbereich 33 bildet, während sein Scheitelbereich oder kleineres Ende eine Verbindung mit dem Grund des nächsthöheren vertikalen Pfropfens 45 bildet. Im Falle des unteren Plättchens 10, stellt der untere Teil des darin angeordneten Pfropfens 45, wie auch in Fig. 1 dargestellt, einen elektrischen Kontakt mit dem Durchführungsstift 22 her. Im Falle des oberen Blindplättchens 18, wird das Blindplättchen ohne Schaltkreise als Halterung für die obere Lage des Pfropfens 45 verwendet, um die Pfropfen zu komprimieren und eine elektrische Verbindung vom Bereich 33 auf den obersten Plättchen 11 mit Schaltungskreisen zum darunterliegen Pfropfen 45 im Plättchen 11 herzustellen.
- Als eine Alternative zu dem feinen Drahtpfropfen der Fig. 12 stellt Fig. 13 eine gestaltete Form eines üblichen, nachgiebigen, leitenden Elastomers 51 dar. Eine Mehrzahl von Pfropfen 51 können, falls erwünscht, anstatt den Pfropfen 45 verwendet werden.
- Bezugnehmend auf Fig. 14, ist ein Pfropfen aus elektrisch leitendem, nachgiebigem Drahtmaterial 55 in einer alternativen Ausführungsform der Erfindung vorgesehen. Der Pfropfen 55 ist im wesentlichen identisch mit dem Pfropfen 45, welcher oben bezüglich der Fig. 11 und 12 beschrieben wurde, mit der Ausnahme, daß der Pfropfen 55 durch das Plättchen hindurch ragt, wobei ein Teil 56 davon dann gegen den Verbindungsringbereich 33 zurückkomprimiert wird, um zu bewirken, daß die Masse des feinen Drahts 55 in den Passagen 25 verbleibt und um einen Kontakt mit den Verbindungsring 33 zu gewährleisten. Diese Konfiguration kann anstatt der Pfropfen 45 verwendet werden, die in den Plättchen 10-17 verwendet werden und wenn diese Konfiguration im Plättchen 17 am oberen Ende des Stapels verwendet wird, kann die Verwendung des Blindplättchens 18 zur Herstellung eines elektrischen Kontakts mit dem Bereich 33 auf dem Plättchen 17 vermieden werden.
- Bezugnehmend auf Fig. 15 wird die Breite s2 der Passagen 25 durch die Gleichung
- s2 = s1 + t - 2 rt
- vorgegeben,
- wobei
- s1 die Breite des Scheitelbereichs der Passagen 25 ist,
- t die Dicke des Plättchens 10 ist und
- r eine Konstante mit einem Wert kleiner eins, (d.h. 0,1 - 0,2), ist.
- Obwohl einige Ausführungsformen der vorliegenden Erfindung oben beschrieben werden, ist es vorstellbar, daß unterschiedliche Änderungen hierzu gemacht werden können, ohne den Inhalt oder den Bereich der Erfindung zu verlassen.
- Beispielsweise kann das zweite Ätzen zur Bildung des Lochs 38 wie oben beschrieben ein isotropes Ätzen sein, wobei ein Loch gleicher Größe aber mit parallel verlaufenden Seitenwandungen gebildet wird. Natürlich können die Pfropfen ähnlich gestaltet sein. In allen Fällen umfassen die Verfahren und Mittel zur Gestaltung der Passagen und der Pfropfen übliche Halbleiterplättchen-Prozeßtechniken. Dementsprechend ist es vorgesehen, daß die beschriebenen Ausführungsformen nur als illustrativ für die Erfindung angesehen werden, und daß der Bereich der Erfindung sich nicht darauf beschränken sollte, sondern daß er durch Bezug auf die nachfolgend aufgeführten Ansprüche und deren Äquivalente bestimmt wird.
Claims (15)
1. Halbleiterkristallplättchenanordnung, umfassend
mehrere Plättchen (10-18) aus halbleitendem Material, welche
unter Druck aufeinander gestapelt sind, von denen jedes
der Plättchen (10-18) enthält: mindestens eine Passage
(25), deren Ausrichtung mit derjenigen Passage (25) in
einem benachbarten Plättchen (10-18) übereinstimmt, wobei
die Passage (25) ein erstes Ende, welches von einem ersten
Loch (41) in einer ersten Oberfläche (30) des Plättchens
(10) abgeschlossen ist, ein zweites Ende, welches von
einem zweiten und relativ größeren Loch (42) in einer
zweiten und gegenüberliegenden Oberfläche (31) des Plättchens
abgeschlossen ist, und eine Verengung in der Passage (25)
zwischen dem ersten (41) und dem zweiten (31) Ende
aufweist; eine elektrisch isolierende Schicht (40), mit der
die Wandung der Passage zwischen dem ersten (41) und dem
zweiten Ende (42) beschichtet ist; einen elektrisch
leitenden Bereich (33), der das erste Loch (41) umgibt und
mit den auf der ersten Oberfläche (30) angeordneten
elektrischen Schaltungen verbunden ist; sowie einen Pfropfen
aus elektrisch leitendem, nachgiebigem Material
(27,45,51,55), welcher in der Passage (25) angeordnet ist
und, wenn er nicht komprimiert wird, über die Ebene der
ersten (41) und zweiten (42) Löcher hinausragt, um eine
elektrische Verbindung mit dem elektrisch leitenden
Material herzustellen, welches in der im benachbarten der
mehreren Plättchen (10-18) angeordneten Passage (25)
angeordnet ist, wenn das benachbarte Plättchen (11) gegen
entweder die ersten (30) oder die zweiten Oberflächen (31)
gedrückt wird, derart daß das zweite und größere Loch (42)
in einem Plättchen über den elektrisch leitenden Bereich
(33) des darunterliegenden benachbarten Plättchens zu
liegen kommt, so daß der in der oberen Passage (25)
angeordnete Pfropfen aus elektrisch leitendem, nachgiebigem
Material (27,45,51,55) eine elektrische Verbindung mit dem
elektrisch leitenden Bereich (33) des unteren benachbarten
Plättchens erzeugt, wenn die Plättchen zusammengedrückt
werden.
2. Anordnung nach Anspruch 1, wobei die Verengung in
der Passage (25) in jedem der Plättchen (10-18) die
Beweglichkeit des Pfropfens aus nachgiebigem Material
(27,45,51,55) in den Passagen (25) durch das erste Loch
(41) hindurch einschränkt, wenn Druck auf den Pfropfen aus
nachgiebigem Material (27,45,51,55) in Richtung auf das
erste Loch (41) ausgeübt wird.
3. Anordnung nach Anspruch 1 oder 2, wobei der Pfropfen
aus elektrisch leitendem, nachgiebigem Material
(27,45,51,55) einen konisch ausgebildeten Bereich
einschließt.
4. Anordnung nach Anspruch 3, wobei der Pfropfen aus
elektrisch leitendem, nachgiebigem Material (27,45,51,55)
einen langgestreckten Bereich aufweist mit im wesentlichen
parallel verlaufenden Seitenbereichen, die sich vom
Scheitelbereich des konisch ausgebildeten Bereichs ausgehend
erstrecken.
5. Anordnung nach Anspruch 1 oder 2, wobei die Passage
(25) einen Bereich einschließt, in dem die Seitenwandungen
die Form eines Pyramidenstumpfs aufweisen.
6. Anordnung nach Anspruch 5, wobei die Passage (25)
einen Verlängerungsbereich aufweist mit im wesentlichen
parallel verlaufenden Seitenwandungen, der sich ausgehend
vom abgestumpften Ende der pyramidenförmig ausgebildeten
Seitenwandungen erstreckt.
7. Anordnung nach einem der vorangehenden Ansprüche,
wobei der Pfropfen aus nachgiebigem Material einen Pfropfen
(27) aus Draht aufweist.
8. Anordnung nach einem der Ansprüche 1 bis 6, wobei der
Pfropfen aus nachgiebigem Material einen Pfropfen aus
einem nachgiebigem elektrisch leitenden Elastomer (51)
aufweist.
9. Anordnung nach einem der vorangehenden Ansprüche,
wobei die erste Fläche (30) jedes der Plättchen (10-18) ein
nachgiebiges, elektrisch leitendes Material aufweist.
10. Halbleiterkristallplättchenanordnung nach einem der
vorangehenden Ansprüche, wobei die Anordnung weiterhin
beinhaltet: ein Gehäuse (2) mit einer Grundplatte (3) und
einer oberen Wandung (7), wobei die Plättchen (10-18)
innerhalb des Gehäuses (2) zwischen und parallel zur
Grundplatte (3) und der oberen Wandung (7) gestapelt sind;
mehrere elektrisch leitende, in der Grundplatte (3)
eingelassene Durchführungsstifte (22), um einen elektrischen
Kontakt mit den Pfropfen aus elektrisch leitendem nachgiebigen
Material (27,45,51,55) innerhalb der Passagen (25)
herzustellen; und Andruckmittel zwischen der oberen Wandung (7)
und dem oberen Plättchen (18) zur Zusammendrückung der
Plättchen (10-18) und zum Herstellen eines elektrisch
leitenden Verbindungswegs zwischen benachbarten Plättchen
(10-18).
11. Anordnung nach Anspruch 10, wobei die Druckmittel
Kühlmittel zur Ableitung von Wärme vom Plättchen-Stapel
(10-18) zur oberen Wandung (7) hinaufweisen.
12. Anordnung nach Anspruch 11, wobei die Kühlmittel zur
Ableitung von Wärme vom Plättchen-Stapel (10-18) zur
oberen Wandung (7) hin einen nachgiebigen Teil (20) zur
Kompensation der thermischen Expansion und Kontraktion des
Plättchen-Stapels (10-18) aufweisen.
13. Anordnung nach den Ansprüchen 11 oder 12 mit in der
oberen Wandung (7) befestigten und aus dieser
herausragenden Mitteln zur Ableitung von Wärme aus der oberen Wandung
(7).
14. Verfahren zum Herstellen einer
Halbleiterkristallplättchenanordnung, welches die Schritte umfaßt das
Vorsehen mehrerer Plättchen (10-18) aus halbleitendem
Material, wobei jedes dieser Plättchen (10-18) mit einer
ersten (30) und einer zweiten (31) Oberfläche versehen ist
und die erste Oberfläche (30) eine elektrische Schaltung
einschließt, die einen elektrisch leitenden Bereich
(32-37) mit einem zentralen Loch aufweist; das Vorsehen
eines ersten Lochs mit einer nach innen gerichteten
Seitenwandung, die sich in jedem der Plättchen (10-18)
unterhalb des Bereichs (32-37) von der zweiten Oberfläche (31)
in Richtung der ersten Oberfläche (30) erstreckt; das
Entfernen von Bereichen der Wandung des ersten Lochs zum
Bilden eines zweiten Lochs, welches sich divergierend vom
ersten Loch zu den Rändern des zentralen Lochs des auf der
ersten Oberfläche (30) angeordneten Bereichs (32-37)
erstreckt, wobei die ersten und zweiten Löcher zusammen eine
Passage (25) bilden; das Vorsehen der freigelegten
Wandungsflächen der Passage (25) in jedem der Plättchen
(10-18) mit einer elektrisch isolierenden Schicht (40);
das Einfügen eines Pfropfens aus elektrisch leitendem,
nachgiebigem Material (27,45,51,55) in jede der Passagen
(25), wobei der Pfropfen, wenn er nicht komprimiert wird,
über die Ebene der Enden der Passagen (25) hinausragt; das
Stapeln der Plättchen aufeinander, so daß der in eine
Passage (25) in einem der Plättchen (10-18) eingefügte
Pfropfen aus nachgiebigem Material (27,45,51,55) an dem in die
Passage (25) des benachbarten Plättchens (10-18)
eingefügten Pfropfen aus nachgiebigem Material (27,45,51,55)
anliegt; sowie das Zusammendrücken der benachbarten
Plättchen (10-18) zur Kompression des dazwischenliegenden
Pfropfens aus nachgiebigem Material (27,45,51,55) und
dadurch zum Bilden eines elektrischen Stromkreises zwischen
dem in benachbarte Plättchen (10-18) eingefügten Pfropfen
aus nachgiebigem Material (27,45,51,55), derart, daß das
zweite und größere Loch (42) innerhalb eines Plättchens
sich über den elektrisch leitenden Bereich (33) des
darunterliegenden benachbarten Plättchens (10-18) erstreckt, so
daß der in die Passage (25) im oberen Plättchen eingefügte
Pfropfen aus elektrisch leitendem, nachgiebigem Material
(27,45,51,55) eine elektrische Verbindung mit dem
elektrisch leitenden Bereich (33) des unteren benachbarten
Plättchens bildet, wenn die Plättchen zusammengedrückt
werden.
15. Verfahren zum Herstellen einer
Halbleiterkristallplättchenanordnung, welches die Schritte umfaßt das
Vorsehen mehrerer Plättchen (10-18) aus halbleitendem
Material, wobei jedes dieser Plättchen (10-18) mit einer
ersten (30) und einer zweiten (31) Oberfläche versehen ist
und die erste Oberfläche (30) eine elektrische Schaltung
einschließt, die einen elektrisch leitenden Bereich
(32-37) mit einem zentralen Loch aufweist; die
Beschichtung der ersten (30) und der zweiten Oberfläche (31) jedes
der Plättchen (10-18) mit einem ätzresistenten Material;
das Versehen des ätzresistenten Materials auf der zweiten
Oberfläche (31) jedes der Plättchen (10-18) mit einem
Muster zum Öffnen eines quadratischen Bereichs im
ätzresistenten Material und Freilegen des halbleitenden Materials
unterhalb des Bereichs (32-37); das Aussetzen jedes der
Plättchen (10-18) einem anisotropen Ätzprozess zum Bilden
eines ersten Lochs mit einer nach innen gerichteten
Seitenwandung, die sich in jedem der Plättchen (10-18)
unterhalb des Bereichs (32-37) von der zweiten Oberfläche (31)
in Richtung der ersten Oberfläche (30) erstreckt; das
Versehen des ätzresistenten Materials auf der ersten
Oberfläche (30) jedes der Plättchen (10-18) mit einem Muster zum
Öffnen eines quadratischen Bereichs im ätzresistenten
Material und zur Freilegung des halbleitenden Materials in
der Mitte des Bereichs (32-37); das Aussetzen jedes der
Plättchen (10-18) einem zweiten Ätzprozess zum Entfernen
von Bereichen der Wandung des ersten Lochs zum Bilden
eines zweiten Lochs, welches sich in jedem Plättchen (10-18)
ausgehend vom ersten Loch zum ätzresistenten Material in
der Mitte des quadratischen ringförmigen Bereichs (32-37)
der ersten Oberfläche (30) hin unterhalb des und koaxial
zu dem Bereich (32-37) erstreckt, wobei die ersten und
zweiten Löcher zusammen eine Passage (25) bilden; das
Entfernen des ätzresistenten Materials von der ersten
Oberfläche (30) jedes der Plättchen (10-18) zum Freilegen des
quadratischen ringförmigen Bereichs (32-37); das Vorsehen
der freigelegten Wandungsflächen der Passage (25) in jedem
der Plättchen (10-18) mit einer elektrisch isolierenden
Schicht (40); das Einfügen eines Pfropfens aus elektrisch
leitendem, nachgiebigem Material (27,45,51,55) in jede der
durch die freilegenden Schritte gebildeten Passagen (25),
wobei der Pfropfen, wenn er nicht komprimiert wird, über
die Ebene der Enden der Passagen (25) hinausragt; das
Stapeln der Plättchen aufeinander, so daß der in eine Passage
(25) in einem der Plättchen (10-18) eingefügte Pfropfen
aus nachgiebigem Material (27,45,51,55) an dem in der
Passage (25) des benachbarten Plättchens (10-18) eingefügten
Pfropfen aus nachgiebigem Material (27,45,51,55) anliegt;
sowie das Zusammendrücken der benachbarten Plättchen
(10-18) zum Komprimieren des dazwischenliegenden Pfropfens
aus nachgiebigem Material (27,45,51,55) zum Bilden eines
elektrischen Stromkreises zwischen dem im benachbarten
Plättchen (10-18) eingefügten Pfropfen aus nachgiebigem
Material (27,45,51,55) und den Bereichen (32-37), die die
Passagen (25) umgeben, an denen der Pfropfen anliegt,
derart, daß das zweite und größere Loch (42) innerhalb eines
Plättchens sich über den elektrisch leitenden Bereich
(33), der das darunterliegende benachbarte Plättchen
(10-18) aufweist, erstreckt, so daß der in die Passage
(25) im oberen Plättchen eingefügte Pfropfen aus
elektrisch leitendem, nachgiebigem Material (27,45,51,55) eine
elektrische Verbindung mit dem elektrisch leitenden
Bereich (33), den das untere benachbarte Plättchen aufweist,
bildet, wenn die Plättchen zusainengedrückt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/114,633 US4954875A (en) | 1986-07-17 | 1987-10-28 | Semiconductor wafer array with electrically conductive compliant material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3872828D1 DE3872828D1 (de) | 1992-08-20 |
| DE3872828T2 true DE3872828T2 (de) | 1993-02-11 |
Family
ID=22356470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE8888310029T Expired - Fee Related DE3872828T2 (de) | 1987-10-28 | 1988-10-25 | Halbleiterkristallplaettchen-stapel. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4954875A (de) |
| EP (1) | EP0314437B1 (de) |
| JP (1) | JPH0817223B2 (de) |
| DE (1) | DE3872828T2 (de) |
Families Citing this family (158)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
| US5140405A (en) * | 1990-08-30 | 1992-08-18 | Micron Technology, Inc. | Semiconductor assembly utilizing elastomeric single axis conductive interconnect |
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5311401A (en) * | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
| US5239447A (en) * | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
| US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
| US6714625B1 (en) | 1992-04-08 | 2004-03-30 | Elm Technology Corporation | Lithography device for semiconductor circuit pattern generation |
| US5432999A (en) * | 1992-08-20 | 1995-07-18 | Capps; David F. | Integrated circuit lamination process |
| US5340771A (en) * | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
| US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
| US6255726B1 (en) | 1994-06-23 | 2001-07-03 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with dielectric isolation |
| US5891761A (en) * | 1994-06-23 | 1999-04-06 | Cubic Memory, Inc. | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform |
| US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
| US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
| US6124633A (en) * | 1994-06-23 | 2000-09-26 | Cubic Memory | Vertical interconnect process for silicon segments with thermally conductive epoxy preform |
| US6486528B1 (en) | 1994-06-23 | 2002-11-26 | Vertical Circuits, Inc. | Silicon segment programming apparatus and three terminal fuse configuration |
| US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
| US6080596A (en) * | 1994-06-23 | 2000-06-27 | Cubic Memory Inc. | Method for forming vertical interconnect process for silicon segments with dielectric isolation |
| MY114888A (en) * | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
| US5949029A (en) * | 1994-08-23 | 1999-09-07 | Thomas & Betts International, Inc. | Conductive elastomers and methods for fabricating the same |
| US5599193A (en) * | 1994-08-23 | 1997-02-04 | Augat Inc. | Resilient electrical interconnect |
| DE4433833A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten |
| DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
| DE4435121A1 (de) * | 1994-09-30 | 1996-04-04 | Siemens Ag | An Datenbus betreibbare tragbare Datenträgeranordnung |
| US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
| US5608264A (en) * | 1995-06-05 | 1997-03-04 | Harris Corporation | Surface mountable integrated circuit with conductive vias |
| US5682062A (en) * | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
| US5668409A (en) * | 1995-06-05 | 1997-09-16 | Harris Corporation | Integrated circuit with edge connections and method |
| US5814889A (en) * | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
| US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
| US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
| EP1387401A3 (de) * | 1996-10-29 | 2008-12-10 | Tru-Si Technologies Inc. | Integrierte Schaltungen und Herstellungsverfahren |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| JPH1123615A (ja) * | 1997-05-09 | 1999-01-29 | Hitachi Ltd | 接続装置および検査システム |
| US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
| JP2001514449A (ja) * | 1997-08-22 | 2001-09-11 | キュービック・メモリー・インコーポレーテッド | 熱伝導性エポキシプリフォームによるシリコンセグメントの垂直相互接続方法 |
| US6096576A (en) * | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
| US6087199A (en) * | 1998-02-04 | 2000-07-11 | International Business Machines Corporation | Method for fabricating a very dense chip package |
| US5998868A (en) * | 1998-02-04 | 1999-12-07 | International Business Machines Corporation | Very dense chip package |
| US6025638A (en) * | 1998-06-01 | 2000-02-15 | International Business Machines Corporation | Structure for precision multichip assembly |
| US6614095B1 (en) | 1998-06-04 | 2003-09-02 | Gfd-Gesellschaft Fur Diamantprodukte Mbh | Diamond component with rear side contact and a method for the production thereof |
| US6872984B1 (en) | 1998-07-29 | 2005-03-29 | Silicon Light Machines Corporation | Method of sealing a hermetic lid to a semiconductor die at an angle |
| WO2000036650A1 (en) | 1998-12-16 | 2000-06-22 | Seiko Epson Corporation | Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them |
| US6429509B1 (en) * | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
| US6333553B1 (en) | 1999-05-21 | 2001-12-25 | International Business Machines Corporation | Wafer thickness compensation for interchip planarity |
| JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
| JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
| DE10037821A1 (de) * | 2000-08-03 | 2002-02-21 | Bosch Gmbh Robert | Baugruppe, insbesondere Wafer-Baugruppe |
| US6674161B1 (en) * | 2000-10-03 | 2004-01-06 | Rambus Inc. | Semiconductor stacked die devices |
| TW483129B (en) * | 2000-10-05 | 2002-04-11 | Amkor Technology Taiwan Linkou | Package for image sensing device and its manufacturing process |
| US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
| US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
| US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
| US6840777B2 (en) * | 2000-11-30 | 2005-01-11 | Intel Corporation | Solderless electronics packaging |
| JP2002270718A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7177081B2 (en) | 2001-03-08 | 2007-02-13 | Silicon Light Machines Corporation | High contrast grating light valve type device |
| US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
| US6451626B1 (en) | 2001-07-27 | 2002-09-17 | Charles W.C. Lin | Three-dimensional stacked semiconductor package |
| US6765287B1 (en) | 2001-07-27 | 2004-07-20 | Charles W. C. Lin | Three-dimensional stacked semiconductor package |
| US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
| US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
| US6930364B2 (en) | 2001-09-13 | 2005-08-16 | Silicon Light Machines Corporation | Microelectronic mechanical system and methods |
| US6956995B1 (en) | 2001-11-09 | 2005-10-18 | Silicon Light Machines Corporation | Optical communication arrangement |
| US6486549B1 (en) | 2001-11-10 | 2002-11-26 | Bridge Semiconductor Corporation | Semiconductor module with encapsulant base |
| SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
| US6891276B1 (en) | 2002-01-09 | 2005-05-10 | Bridge Semiconductor Corporation | Semiconductor package device |
| US7190060B1 (en) | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
| US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6668748B2 (en) * | 2002-03-01 | 2003-12-30 | H2Eye (International) Limited | Submersible articles and method of manufacture thereof |
| SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
| SG115456A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
| SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
| US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
| US7054515B1 (en) | 2002-05-30 | 2006-05-30 | Silicon Light Machines Corporation | Diffractive light modulator-based dynamic equalizer with integrated spectral monitor |
| US6822797B1 (en) | 2002-05-31 | 2004-11-23 | Silicon Light Machines, Inc. | Light modulator structure for producing high-contrast operation using zero-order light |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| US6908201B2 (en) | 2002-06-28 | 2005-06-21 | Silicon Light Machines Corporation | Micro-support structures |
| US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
| US7402897B2 (en) | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
| US20040036170A1 (en) * | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
| US7057795B2 (en) | 2002-08-20 | 2006-06-06 | Silicon Light Machines Corporation | Micro-structures with individually addressable ribbon pairs |
| US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
| US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
| JP3828473B2 (ja) * | 2002-09-30 | 2006-10-04 | 株式会社東芝 | 積層型半導体装置及びその製造方法 |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| US6928207B1 (en) | 2002-12-12 | 2005-08-09 | Silicon Light Machines Corporation | Apparatus for selectively blocking WDM channels |
| US7057819B1 (en) | 2002-12-17 | 2006-06-06 | Silicon Light Machines Corporation | High contrast tilting ribbon blazed grating |
| US6987600B1 (en) | 2002-12-17 | 2006-01-17 | Silicon Light Machines Corporation | Arbitrary phase profile for better equalization in dynamic gain equalizer |
| US6934070B1 (en) | 2002-12-18 | 2005-08-23 | Silicon Light Machines Corporation | Chirped optical MEM device |
| TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
| US7354798B2 (en) * | 2002-12-20 | 2008-04-08 | International Business Machines Corporation | Three-dimensional device fabrication method |
| US6927891B1 (en) | 2002-12-23 | 2005-08-09 | Silicon Light Machines Corporation | Tilt-able grating plane for improved crosstalk in 1×N blaze switches |
| US7068372B1 (en) | 2003-01-28 | 2006-06-27 | Silicon Light Machines Corporation | MEMS interferometer-based reconfigurable optical add-and-drop multiplexor |
| US7286764B1 (en) | 2003-02-03 | 2007-10-23 | Silicon Light Machines Corporation | Reconfigurable modulator-based optical add-and-drop multiplexer |
| US6947613B1 (en) | 2003-02-11 | 2005-09-20 | Silicon Light Machines Corporation | Wavelength selective switch and equalizer |
| US6922272B1 (en) | 2003-02-14 | 2005-07-26 | Silicon Light Machines Corporation | Method and apparatus for leveling thermal stress variations in multi-layer MEMS devices |
| US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
| US7027202B1 (en) | 2003-02-28 | 2006-04-11 | Silicon Light Machines Corp | Silicon substrate as a light modulator sacrificial layer |
| US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
| US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
| US7391973B1 (en) | 2003-02-28 | 2008-06-24 | Silicon Light Machines Corporation | Two-stage gain equalizer |
| US6922273B1 (en) | 2003-02-28 | 2005-07-26 | Silicon Light Machines Corporation | PDL mitigation structure for diffractive MEMS and gratings |
| US7042611B1 (en) | 2003-03-03 | 2006-05-09 | Silicon Light Machines Corporation | Pre-deflected bias ribbons |
| JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US7183654B2 (en) * | 2003-09-30 | 2007-02-27 | Intel Corporation | Providing a via with an increased via contact area |
| US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
| US7122462B2 (en) * | 2003-11-21 | 2006-10-17 | International Business Machines Corporation | Back end interconnect with a shaped interface |
| US7227249B1 (en) | 2003-12-24 | 2007-06-05 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package with chips on opposite sides of lead |
| US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
| US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
| US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
| DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
| US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
| KR20070009136A (ko) * | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | 복수 개의 웨이퍼에 직접 연결된 관통 전극을 포함하는패키징 칩 및 그 제조 방법 |
| US7622313B2 (en) * | 2005-07-29 | 2009-11-24 | Freescale Semiconductor, Inc. | Fabrication of three dimensional integrated circuit employing multiple die panels |
| US7307348B2 (en) | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| TW200737506A (en) * | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
| US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| US8581380B2 (en) * | 2006-07-10 | 2013-11-12 | Stats Chippac Ltd. | Integrated circuit packaging system with ultra-thin die |
| JP5258567B2 (ja) * | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
| US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
| US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
| US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
| JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US20080157322A1 (en) * | 2006-12-27 | 2008-07-03 | Jia Miao Tang | Double side stacked die package |
| US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
| US8461672B2 (en) * | 2007-07-27 | 2013-06-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| WO2009020572A2 (en) | 2007-08-03 | 2009-02-12 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
| US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
| US7834462B2 (en) * | 2007-09-17 | 2010-11-16 | Qimonda Ag | Electric device, stack of electric devices, and method of manufacturing a stack of electric devices |
| US8017451B2 (en) * | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
| US8273603B2 (en) | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
| US7683459B2 (en) * | 2008-06-02 | 2010-03-23 | Hong Kong Applied Science and Technology Research Institute Company, Ltd. | Bonding method for through-silicon-via based 3D wafer stacking |
| WO2009154761A1 (en) * | 2008-06-16 | 2009-12-23 | Tessera Research Llc | Stacking of wafer-level chip scale packages having edge contacts |
| US7948072B2 (en) * | 2008-07-25 | 2011-05-24 | Industrial Technology Research Institute | Wafer-to-wafer stacking |
| JP4985618B2 (ja) * | 2008-11-07 | 2012-07-25 | 富士電機株式会社 | はんだ接合方法 |
| US8309396B2 (en) * | 2009-01-26 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for 3D integrated circuit stacking |
| US8159065B2 (en) * | 2009-03-06 | 2012-04-17 | Hynix Semiconductor Inc. | Semiconductor package having an internal cooling system |
| US8466542B2 (en) * | 2009-03-13 | 2013-06-18 | Tessera, Inc. | Stacked microelectronic assemblies having vias extending through bond pads |
| JP5128712B1 (ja) * | 2012-04-13 | 2013-01-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US9583406B2 (en) * | 2015-03-17 | 2017-02-28 | Infineon Technologies Austria Ag | System and method for dual-region singulation |
| TWI559465B (zh) * | 2015-08-14 | 2016-11-21 | 恆勁科技股份有限公司 | 封裝基板及其製作方法 |
| WO2024224721A1 (ja) | 2023-04-28 | 2024-10-31 | 株式会社Ihi | 回転機械 |
| US20240421076A1 (en) * | 2023-06-13 | 2024-12-19 | International Business Machines Corporation | Advanced interconnects with hyperboloid profile |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2627545A (en) * | 1950-08-19 | 1953-02-03 | Westinghouse Electric Corp | Semiconductor device |
| US2734154A (en) * | 1953-07-27 | 1956-02-07 | Semiconductor devices | |
| US3197766A (en) * | 1962-03-08 | 1965-07-27 | Control Data Corp | Stacked circuit boards |
| US3561110A (en) * | 1967-08-31 | 1971-02-09 | Ibm | Method of making connections and conductive paths |
| US3475660A (en) * | 1967-12-01 | 1969-10-28 | Int Rectifier Corp | Hollow cylindrical semiconductor device |
| US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
| US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
| US3704455A (en) * | 1971-02-01 | 1972-11-28 | Alfred D Scarbrough | 3d-coaxial memory construction and method of making |
| US3813773A (en) * | 1972-09-05 | 1974-06-04 | Bunker Ramo | Method employing precision stamping for fabricating the wafers of a multiwafer electrical circuit structure |
| GB1431185A (en) * | 1972-10-31 | 1976-04-07 | Int Computers Ltd | Electrical connectors and to methods for making electrical connec tors |
| US3904934A (en) * | 1973-03-26 | 1975-09-09 | Massachusetts Inst Technology | Interconnection of planar electronic structures |
| US3867759A (en) * | 1973-06-13 | 1975-02-25 | Us Air Force | Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package |
| US3999105A (en) * | 1974-04-19 | 1976-12-21 | International Business Machines Corporation | Liquid encapsulated integrated circuit package |
| US3967162A (en) * | 1974-07-24 | 1976-06-29 | Amp Incorporated | Interconnection of oppositely disposed circuit devices |
| CS169520B1 (de) * | 1974-09-05 | 1976-07-29 | ||
| US4050756A (en) * | 1975-12-22 | 1977-09-27 | International Telephone And Telegraph Corporation | Conductive elastomer connector and method of making same |
| CS182611B1 (en) * | 1976-03-18 | 1978-04-28 | Pavel Reichel | Power semiconducting element |
| US4029375A (en) * | 1976-06-14 | 1977-06-14 | Electronic Engineering Company Of California | Miniature electrical connector |
| JPS5555985U (de) * | 1978-10-12 | 1980-04-16 | ||
| JPS56116282A (en) * | 1980-02-19 | 1981-09-11 | Sharp Kk | Electronic part with plural terminals |
| US4368106A (en) * | 1980-10-27 | 1983-01-11 | General Electric Company | Implantation of electrical feed-through conductors |
| US4437109A (en) * | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
| US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
| US4499655A (en) * | 1981-03-18 | 1985-02-19 | General Electric Company | Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire |
| JPS5843554A (ja) * | 1981-09-08 | 1983-03-14 | Mitsubishi Electric Corp | 半導体装置 |
| JPS5920683U (ja) * | 1982-07-29 | 1984-02-08 | 松下電器産業株式会社 | 電子機器等の表示装置 |
| JPS59127856A (ja) * | 1983-01-12 | 1984-07-23 | Nec Corp | 多層半導体チツプを有する半導体集積回路装置 |
| US4581679A (en) * | 1983-05-31 | 1986-04-08 | Trw Inc. | Multi-element circuit construction |
| US4574331A (en) * | 1983-05-31 | 1986-03-04 | Trw Inc. | Multi-element circuit construction |
| GB2150749B (en) * | 1983-12-03 | 1987-09-23 | Standard Telephones Cables Ltd | Integrated circuits |
| US4596069A (en) * | 1984-07-13 | 1986-06-24 | Texas Instruments Incorporated | Three dimensional processing for monolithic IMPATTs |
| JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
-
1987
- 1987-10-28 US US07/114,633 patent/US4954875A/en not_active Expired - Fee Related
-
1988
- 1988-10-25 DE DE8888310029T patent/DE3872828T2/de not_active Expired - Fee Related
- 1988-10-25 EP EP88310029A patent/EP0314437B1/de not_active Expired
- 1988-10-27 JP JP63271951A patent/JPH0817223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3872828D1 (de) | 1992-08-20 |
| US4954875A (en) | 1990-09-04 |
| JPH0817223B2 (ja) | 1996-02-21 |
| EP0314437B1 (de) | 1992-07-15 |
| JPH021152A (ja) | 1990-01-05 |
| EP0314437A1 (de) | 1989-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3872828T2 (de) | Halbleiterkristallplaettchen-stapel. | |
| DE69019588T2 (de) | Steckverbinder hoher Kontaktdichte für einen Träger von integrierten Schaltungen. | |
| DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
| DE69926241T2 (de) | Leiterplatten-verbindungsvorrichtung und herstellungsverfahren | |
| DE69829986T2 (de) | Testkarte zur wafer-prüfung | |
| DE60206228T2 (de) | Modulares, anpassungsfähiges Steckverbindersystem und Herstellungsverfahren | |
| DE69922656T2 (de) | Zusammenbau von elektronischen komponenten mittels federpackungen | |
| DE69430829T2 (de) | Mehrchipmodul und Herstellungsverfahren dafür | |
| DE68913318T2 (de) | Elastomerische Verbinder für elektronische Bausteine und für Prüfungen. | |
| DE2554965C2 (de) | ||
| DE10197124B4 (de) | Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren | |
| DE69635227T2 (de) | Kontakträger zum bestücken von substraten mit federkontakten | |
| DE102004033057A1 (de) | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben | |
| DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
| DE2536316C2 (de) | Schaltungskarte für integrierte Halbleiterschaltungen | |
| DE69617113T2 (de) | Verbindungsvorrichtung mit gesteuertem Impedanzverhalten | |
| EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
| DE19928075A1 (de) | Wärmeableiter und Speichermodul mit Wärmeableiter | |
| DE2758140A1 (de) | Monolithisch integrierte halbleiterschaltungen tragender modul | |
| DE4128603A1 (de) | Halbleiteranordnung | |
| DE69736488T2 (de) | Elektrische verbinder mit hoher dichte | |
| DE4325668A1 (de) | Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung | |
| DE4036093A1 (de) | Ic-modul | |
| DE19747609B4 (de) | Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung | |
| DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |