DE3730095C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen dynamischen Halbleiter­ speicher nach dem Oberbegriff des Patentanspruches 1.

Bezug genommen wird auf die parallelen US-Patentanmeldungen 0 11 434 mit dem Titel "Semiconductor Memory Device", die am 29. Januar 1987 eingereicht wurde, und 0 41 672 mit dem Titel "Semiconductor Device and Method for Manufacturing the Same", die am 23. April 1987 eingereicht wurde, und die beide auf den gleichen Anmelder wie die vorliegende Anmeldung übertragen wur­ den.

Ein dynamischer Halbleiterspeicher der eingangs beschriebenen Art ist aus der EP 01 69 332 A2 bekannt. Bei diesem bekannten Halbleiterspeicher ist für jede Gruppe von Speicherzellen, die jeweils aus vier Speicherzellen besteht, eine Bitleitung vorgesehen. Es sind weiterhin für jede Gruppe von Speicher­ zellen vier Wortleitungen, d. h. für jede Speicherzelle eine Wortleitung, vorgesehen. Diese große Anzahl von Wortleitungen erschwert es, den Grad der Integration zu erhöhen.

Aus der DE 26 19 849 B2 ist ein dynamischer Halbleiterspei­ cher bekannt, bei dem eine Speicherzellenmatrix eine Mehrzahl von in Gruppen angeordneten Speicherzellen aufweist. Die Speicherzellen weisen jeweils einen Speicherkondensator und einen Transistor auf. Für jede Speicherzelle ist eine Wort­ leitung vorgesehen. Es sind jeweils zwei Transistoren mit einer einzigen Bitleitung verbunden. Die Tatsache, daß für jede Speicherzelle eine Wortleitung vorgesehen ist, erschwert es, den Integrationsgrad zu erhöhen.

Aus der US 42 87 571 ist ein statischer Halbleiterspeicher bekannt. In den Speicherzellen dieses statischen Halbleiter­ speichers ist jeweils nur ein Transistor vorhanden. Die In­ formation wird durch verschiedene Schwellwertspannungen der Transistoren dargestellt. In einem durch zwei horizontale und zwei vertikale Wortleitungen gebildeten quadratischen Bereich ist ein diffundierter Abschnitt gebildet. Dieser diffundierte Abschnitt dient als Source oder Drain für zwei mit den benach­ barten horizontalen Wortleitungen verbundenen Transistoren und für zwei mit den benachbarten vertikalen Wortleitungen verbun­ denen Transistoren. Der diffundierte Bereich ist weiter mit einer Bitleitung oder einer Masseleitung verbunden. Information kann aus dem bekannten statischen Halbleiterspeicher nur ausgelesen werden, aber nicht wieder eingeschrieben werden.

Fig. 1 zeigt ein Blockdiagramm mit einer globalen Struktur eines weiteren dynamischen Halbleiterspeichers.

Nach Fig. 1 weist ein dynamischer Halbleiterspeicher eine Matrix mit einer Mehrzahl von Speicherzellen, die als Speicherabschnitte dienen, einen X-Dekodierer und einen Y-Dekodierer, die mit dem Speicherabschnitt zum Auswählen seiner Adresse gekoppelt sind, einen Eingangsschnittstellenabschnitt mit einem mit dem Speicherabschnitt verbundenen Leseverstärker und einen I/O-Puffer auf. Eine Mehrzahl von als Speicherab­ schnitt dienende Speicherzellen sind als eine Matrix an den Schnitt- oder Kreuzungspunkten der Wortleitungen, die mit dem X-Dekodierer verbunden sind, und der Bitleitungen, die mit dem Y-Dekodierer verbunden sind, vorgesehen.

Im folgenden wird die Arbeitsweise beschrieben. In Betrieb wird auf den Empfang hin eines von außen angelegten Reihenadreß­ signales und eines von außen angelegten Spaltenadreßsignales eine Speicherzelle an dem Kreuzungspunkt einer einzelnen Wort­ leitung und einer einzelnen Bitleitung, die durch den X-Dekodie­ rer und den Y-Dekodierer ausgewählt sind, ausgewählt, und die Information darin wird gelesen und geschrieben durch den I/O- Schnittstellenbereich, der einen Leseverstärker und einen I/O- Puffer aufweist.

Fig. 2 ist eine vergrößerte Ansicht eines Kreuzungspunktes von zwei Wortleitungen und einer Bitleitung eines herkömmlichen dynamischen Halbleiterspeichers und zeigt, daß zwei Speicherzellen durch zwei Wortleitungen und eine Bitleitung durch ein im Zentrum vorgesehenes gemeinsames Kontaktloch getrennt ausgewählt werden.

Fig. 3 zeigt eine entlang der Linie A-A in Fig. 2 genommene Schnittansicht. In Fig. 2 und 3 ist gezeigt, daß ein Source- Bereich 6 a und ein Drain-Bereich 6 b eines Transistors 6 auf einer Hauptoberfläche eines Siliziumsubstrates 1 gebildet sind und daß ein Kondensatorbereich 4 a benachbart zu dem Drain- Bereich 6 b vorgesehen ist. Diese Bereiche sind voneinander isoliert durch einen Isolierbereich 7, und ein Kanaleinschnitt 8 ist unter dem Isolierbereich 7 gebildet. Wortleitungen 3 sind auf einem Kanalbereich 3 a zwischen dem Source-Bereich 6 a und dem Drain-Bereich 6 b durch einen Gate-Isolierfilm 3 b gebildet. Eine Kondensatorelektrode 9 ist ebenfalls auf dem Kondensator­ bereich 4 a durch einen Kondensatorisolierfilm 4 b gebildet. Ein auf der Kondensatorelektrode 9 gebildeter ebener Bereich ist durch Schraffur mit gestrichelten Linien in Fig. 2 gezeigt. Diese Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer Isolierschicht 10 bedeckt. Eine auf der Isolierschicht 10 gebildete Bitleitung 5 ist mit dem den zwei Transistoren 6 gemeinsamen Source-Bereich 6 a verbunden. Das heißt, zwei Kondensator­ bereiche 4 a sind mit einer einzigen Bitleitung 5 durch ein Kon­ taktloch 2 durch einen entsprechenden Schalttransistor 6 ver­ bunden.

Da zwei Speicherzellen mit einer Bitleitung durch ein einziges Kontaktloch bei dem herkömmlichen dynamischen Halbleiterspeicher verbunden sind, wie oben ausgeführt wurde, sind halb so viele Kontaktlöcher wie Speicherbits nötig. Folglich wird das Problem verursacht, daß ein hoher Grad der Integration einer Halbleiterspeichereinrichtung schwierig zu erzielen ist wegen des durch diese vielen Kontaktlöcher besetzten Bereiches.

Folglich ist es Aufgabe der Erfindung, den Grad der Integration eines dynamischen Halbleiterspeichers zu erhöhen.

Diese Aufgabe wird erfindungsgemäß durch einen dynamischen Halbleiterspeicher mit den Merkmalen des Patent­ anspruches 1 gelöst.

Als Resultat wird nur die halbe Zahl von Kontaktlöchern be­ nötigt, während ein Kontaktloch für zwei Speicherzellen bei dem herkömmlichen dynamischen Halbleiterspeicher be­ nötigt wurde. Daher wird der dankenswerte Effekt erzielt, daß ein hoher Grad der Integration eines dynamischen Halbleiterspeichers möglich ist.

Bevorzugte Ausführungsformen sind in den Unteransprüchen gekennzeichnet.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figu­ ren. Von den Figuren zeigt

Fig. 1 ein Blockdiagramm der Gesamtstruktur eines typi­ schen dynamischen Halbleiterspeichers,

Fig. 2 eine Draufsicht auf einen konventionellen dynamischen Halb­ leiterspeicher,

Fig. 3 eine schematische Schnittansicht entlang der Linie A-A in Fig. 2,

Fig. 4 eine schematische Draufsicht auf eine erste erfindungs­ gemäße Ausführungsform eines dynamischen Halbleiterspeichers,

Fig. 5 eine schematische Schnittansicht entlang der Linie B-B in Fig. 4,

Fig. 6 eine Schnittansicht ähnlich der in Fig. 5 einer zweiten Ausführungsform,

Fig. 7 eine Draufsicht ähnlich der in Fig. 4 einer dritten Ausführungsform,

Fig. 8 eine schematische Draufsicht einer vierten Ausführungsform,

Fig. 9 eine schematische Schnittansicht entlang der Linie C-C in Fig. 8, und

Fig. 10 eine schematische Schnittansicht entlang der Linie D-D in Fig. 8.

Bezugnehmend auf Fig. 4 und 5: ein Source- Bereich 6 a und ein Drain-Bereich 6 b eines Transistors sind auf einer Hauptoberfläche eines Halbleitersubstrates 1 gebildet, und ein Kondensatorbereich 4 a ist benachbart zu dem Drain- Bereich 6 b vorgesehen. Diese Bereiche sind durch einen Isolier­ bereich 7 isoliert, und ein Kanaleinschnitt 8 ist unter dem Iso­ lierbereich 7 gebildet. Wortleitungen 3 sind auf einem Kanalbe­ reich 3 a zwischen dem Source-Bereich 6 a und dem Drain-Bereich 6 b durch einen Gate-Isolierfilm 3 b gebildet. Ebenfalls ist eine Kondensatorelektrode 9 auf einem Kondensatorbereich 4 a durch einen Kondensatorisolierfilm 4 b gebildet. Ein auf der Kondensa­ torelektrode 9 gebildeter ebener Bereich ist durch Schraffur mit gestrichelten Linien in Fig. 4 gezeigt. Diese Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer Isolierschicht 10 bedeckt. Auf der Isolierschicht 10 gebildete Bitleitungen 5 sind mit dem Source-Bereich 6 a durch ein Kontaktloch 2 verbun­ den, das in die Isolierschicht 10 eingeschlossen ist.

Wie aus Fig. 4 gesehen werden kann, sind vier Transistoren 6, die punktsymmetrisch um ein Kontaktloch 2 angeordnet sind, von­ einander durch den Isolierbereich 7 isoliert, ist eine einzelne Bitleitung 5 a mit den Source-Bereichen 6 a der zwei Transistoren durch ein Kontaktloch 2 verbunden und die andere Bitleitung 5 b mit den Source-Bereichen 6 a der anderen zwei Transistoren durch das gleiche Kontaktloch verbunden. Das heißt, nur ein Kontaktloch ist für vier Speicherzellen notwendig. Dies hat das Ergebnis, daß ein hoher Grad der Integration des Halbleiterspeichers möglich wird, indem die Zahl der Kontaktlöcher ver­ ringert wird.

Fig. 7 ist eine Draufsicht ähnlich der in Fig. 4, dort ist eine andere Ausführungsform mit einem veränderten Abschnitt gezeigt. In dieser Ausführungsform sind die Source-Bereiche 6 a von zwei Transistoren, die durch die gleiche Bit-Leitung 5 verbunden sind, nicht voneinander durch den Isolierbereich 7 isoliert und bilden einen gemeinsamen Source-Bereich.

Fig. 6 ist eine Schnittansicht ähnlich der in Fig. 5, die eine andere Ausführungsform zeigt, bei der ein Abschnitt geändert ist. In dieser Ausführungsform ist eine isolierende Rille anstelle des isolierenden Oxidfilmes 7 vorgesehen. Ein Kanaleinschnitt 8 ist in einer Seitenwand und in der Boden­ oberfläche der isolierenden Rille 11 vorgesehen. Die iso­ lierende Rille 11 kann mit einem Isoliermaterial 11 a gefüllt werden.

Fig. 8 zeigt eine Draufsicht ähnlich der in Fig. 4 mit einer weiteren Ausführungsform. In dieser Ausführungsform wird eine elektrische Ladung geschrieben und gelesen durch eine einzelne Bitleitung 5 in und aus zwei Speicherzellen in einer punktsymmetrischen Beziehung um das Kontaktloch 2.

Fig. 9 und 10 zeigen Schnittansichten entlang der Linie C-C bzw. der Linie D-D in Fig. 8. Wie von diesen Schnitt­ ansichten ersichtlich ist, kreuzen sich zwei Bitleitungen 5 in einer dreidimensionalen Weise mit einer Vielschicht­ verbindung in einem Kontaktloch, und jede Bitleitung ist mit einem Source-Bereich der Transistoren in zwei Spei­ cherzellen verbunden, die in einer punktsymmetrischen Beziehung stehen.

Claims (9)

1. Dynamischer Halbleiterspeicher mit
einer Mehrzahl von Wortleitungen (3),
einer Mehrzahl von Bitleitungen (5),
einer Speicherzellenmatrix mit einer Mehrzahl von in Gruppen angeordneten Speicherzellen (4 a, 4 b, 6, 9), die je eine Speichereinrichtung (4 a, 4 b, 9) und einen Transistor (6) aufweisen,
wobei eine Elektrode (4 a) der Speichereinrichtung (4 a, 4 b, 9) mit einem Source-/Drainbereich (6 b) des Transistors (6) verbunden ist, der andere Source-/Drainbereich (6 a) des Transistors (6) mit der der Speicherzelle (4 a, 4 b, 6, 9) zugeordneten Bitleitung (5 a, 5 b) verbunden ist und die Gate­ elektrode (3) des Transistors (6) mit der der Speicherzelle (4 a, 4 b, 6, 9) zugeordneten Wortleitung (3) verbunden ist und jede Gruppe von Speicherzellen vier benachbarte Speicher­ zellen (4 a, 4 b, 6, 9) aufweist, die symmetrisch zu einem Punkt angeordnet sind, und der Transistor (6) jeder Speicher­ zelle (4 a, 4 b, 6, 9) einer jeden Gruppe von Speicherzellen benachbart zum Punkt der Symmetrie angeordnet ist und jede Gruppe von Speicherzellen ein Kontaktloch (2) am Punkt der Symmetrie aufweist, dadurch gekennzeichnet, daß das Kontaktloch (2) eine Mehr­ zahl von elektrisch voneinander isolierten Kontaktbereichen und eine mit zwei Speicherzellen (4 a, 4 b, 6, 9) durch einen Kontaktbereich verbundene Bitleitung (5 a) und eine andere mit den beiden anderen Speicherzellen (4 a, 4 b, 6, 9) durch einen weiteren Kontaktbereich verbundene Bitleitung (5 b) aufweist.

2. Dynamischer Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrzahl von Kontaktbereichen voneinander durch einen Oxidfilm (7) isoliert sind.

3. Dynamischer Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß der Oxidfilm (7) durch selektive Oxidation gebildet ist.

4. Dynamischer Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Mehrzahl von Kontaktbereichen durch eine Rille (11) isoliert sind.

5. Dynamischer Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die Rille (11) mit einem isolie­ renden Material gefüllt ist.

6. Dynamischer Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zwei Bitleitungen (5) par­ allel zueinander gebildet sind.

7. Dynamischer Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die beiden Bitleitungen (5) so gebildet sind, daß sie sich in einer dreidimensionalen Weise an dem Kontaktlochbereich überkreuzen.

8. Dynamischer Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede Speicherzelle (4 a, 4 b, 6, 9) einen Kondensator (4 a) aufweist.

9. Dynamischer Halbleiterspeicher nach Anspruch 8, dadurch gekennzeichnet, daß der Transistor (6) ein Feld­ effekttransistor ist.