DE3710008A1 - Verfahren zur verringerung eines aus einer folge von impulsfoermigen stoerungen bestehenden digitalen stoersignals in einem digitalen eingangssignal und schaltungsanordnung zum durchfuehren dieses verfahrens - Google Patents
Verfahren zur verringerung eines aus einer folge von impulsfoermigen stoerungen bestehenden digitalen stoersignals in einem digitalen eingangssignal und schaltungsanordnung zum durchfuehren dieses verfahrensInfo
- Publication number
- DE3710008A1 DE3710008A1 DE19873710008 DE3710008A DE3710008A1 DE 3710008 A1 DE3710008 A1 DE 3710008A1 DE 19873710008 DE19873710008 DE 19873710008 DE 3710008 A DE3710008 A DE 3710008A DE 3710008 A1 DE3710008 A1 DE 3710008A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- value
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000003111 delayed effect Effects 0.000 claims abstract description 17
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 2
- 241000881711 Acipenser sturio Species 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur
Verringerung eines aus einer Folge von impulsförmigen
Störungen bestehenden Störsignals in einem aus einem
digitalen Nutzsignal und dem digitalen Störsignal
zusammengesetzten digitalen Eingangssignal, das als Folge
amplitudendiskreter Abtastwerte mit einer durch ein
Taktsignal bestimmten Abtastfrequenz vorliegt.
In einem Regelsystem treten bei der Messung einer Prozeß
größe vielfach im Meßsignal Störungen auf. Ein solches
Meßsignal enthält ein Nutzsignal, das der Prozeßgröße
entspricht, und ein Störsignal, das in der Regel keine
Information über das Prozeßgeschehen enthält. Das Stör
signal bewirkt in einem Regelsystem, daß Änderungen der
Prozeßgröße vorgetäuscht werden, die durch das Nutzsignal
nicht hervorgerufen werden.
Als Störsignal ist im folgenden ein solches Signal zu
verstehen, das eine impulsförmige Störung aufweist. Der
Anfang einer solchen impulsförmigen Störung ist dann
gegeben, wenn der Betrag der Differenz zweier aufeinander
folgender Abtastwerte eines digitalen Meßsignals am
Impulsanfang größer ist als eine mögliche Betragsänderung
zweier aufeinanderfolgender Nutzsignalwerte. Beispiels
weise werden in elektrischen Regelsystemen solche Stör
signale durch Schaltvorgänge hervorgerufen, die über eine
Stromversorgung auf das Nutzsignal einwirken.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
zur Verringerung eines solchen digitalen Störsignals zu
schaffen, bei dem auf einfache Weise ein Ausgangssignal
erzeugt wird, das weitgehend dem Nutzsignal entspricht.
Diese Aufgabe wird bei einem Verfahren der eingangs
genannten Art dadurch gelöst, daß das Eingangssignal als
Ausgangssignal verwendet wird, wenn der Betrag der
Differenz zwischen dem Eingangssignalwert und dem um einen
Takt verzögerten Ausgangssignalwert nicht größer als ein
vorgegebener Wert ist, der gleich dem Betrag der maximal
möglichen Änderung zweier aufeinanderfolgender Nutzsignal
werte ist, und daß, wenn der genannte Betrag größer als
der vorgegebene Wert ist, als Ausgangssignal ein aus dem
Eingangssignal tiefpaßgefiltertes Signal verwendet wird,
und daß als Anfangswerte bei der Tiefpaßfilterung der Wert
des um einen Takt verzögerten Eingangssignals genommen
wird.
Bei dem erfindungsgemäßen Verfahren wird, solange keine
Störung auftritt, als Ausgangssignal das Eingangssignal
abgegeben. Tritt eine impulsförmige Störung auf, d. h. der
Betrag der Differenz zwischen dem Eingangssignalwert und
dem um einen Takt verzögerten Ausgangssignalwert ist
größer als der Betrag der maximal möglichen Änderung
zweier aufeinanderfolgender Nutzsignalwerte (vorgegebener
Wert), wird als Ausgangssignal ein aus dem Eingangssignal
tiefpaßgefiltertes Signal verwendet. Im tiefpaßgefilterten
Signal sind die impulsförmigen Störungen weitgehend
verringert. Der Beginn einer impulsförmigen Störung wird
also durch Vergleich des vorgegebenen Wertes mit der
Betragsdifferenz zweier aufeinanderfolgender Eingangs
signalwerte festgestellt. Der Vergleich bei den nächsten
Takten nach Beginn einer impulsförmigen Störung wird
zwischen dem vorgegebenen Wert und der Betragsdifferenz
des um einen Takt verzögerten tiefpaßgefilterten Signals
und des jeweiligen Eingangssignalwertes durchgeführt.
Bei der Tiefpaßfilterung werden Werte zwischengespeichert,
die aus früher ermittelten tiefpaßgefilterten Signalwerten
abgeleitet sind. Bei Beginn einer Tiefpaßfilterung werden
als Anfangswerte daher der Wert des um einen Takt
verzögerten Eingangssignalwertes genommen.
Wird eine Tiefpaßfilterung erster Ordnung vorgenommen, so
werden zur Bildung des tiefpaßgefilterten Signals das mit
einer ersten Zeitkonstante multiplizierte Eingangssignal
und das um einen Takt verzögerte und mit einer zweiten
Zeitkonstante multiplizierte Ausgangssignal addiert.
Das erfindungsgemäße Verfahren kann mittels einer Digital
rechenanordnung durchgeführt werden. Hierbei wird das
digitale Eingangssignal der Digitalrechenanordnung zuge
führt, welche die einzelnen Verfahrensschritte durchführt
und welche ein Ausgangssignal bildet.
Die Erfindung betrifft ferner eine digitale Schaltungs
anordnung mit einem das Eingangssignal erhaltenden Eingang
und mit einem ein Ausgangssignal abgebenden Ausgang zur
Durchführung des erfindungsgemäßen Verfahrens. Hierbei ist
eine mit dem Eingang und über ein Register mit dem
Ausgang gekoppelte Vergleichsschaltung vorgesehen, welche
den Vergleich zwischen dem Betrag der Differenz zwischen
dem Eingangssignalwert und dem um einen Takt verzögerten
Ausgangssignalwert und dem vorgegebenen Wert durchführt
und einen Umschalter steuert, der das Eingangssignal an
den Ausgang schaltet, wenn der genannte Betrag nicht
größer als der vorgegebene Wert ist, und der das aus dem
Eingangssignal in einem wenigstens ein Register
umfassenden Tiefpaßfilter erzeugte tiefpaßgefilterte
Signal an den Ausgang schaltet, wenn dieser Betrag größer
als dieser Wert ist, und weiter sind die Eingänge der
jeweiligen Register, wenn der genannte Betrag nicht größer
als der vorgegebene Wert ist, mit dem Ausgang der
Schaltungsanordnung gekoppelt.
Bei dieser digitalen Schaltungsanordnung wird aus dem
Eingangssignal mittels eines Tiefpaßfilters ein tiefpaßge
filtertes Signal erzeugt. Dieses Tiefpaßfilter enthält
wenigstens ein Register, das als Anfangswert den um einen
Takt verzögerten Eingangssignalwert erhält. Die Register
in dem Tiefpaßfilter dienen zur Zwischenspeicherung der
aus früher ermittelten tiefpaßgefilterten Signalwerten
abgeleiteten Werte. Als Anfangswerte werden in die
Register der Ausgangssignalwert der Schaltungsanordnung,
d. h. der Eingangssignalwert eingelesen. Dazu ist der
Eingang eines jeden Registers mit dem Ausgang der
Schaltungsanordnung verbunden, wenn der genannte Betrag
nicht größer als der vorgegebene Wert ist. Wenn das
tiefpaßgefilterte Signal als Ausgangssignal verwendet
wird, können die Register entweder mit dem Ausgang des
Tiefpaßfilters oder mit dem Ausgang der Schaltungs
anordnung gekoppelt sein. Aus dem Eingangssignalwert und
dem um einen Takt verzögerten Ausgangssignalwert wird ein
Vergleichswert gebildet, der im Vergleicher mit dem
vorgegebenen Wert verglichen wird. Dieser Vergleicher
steuert dann einen Umschalter, der entweder das Eingangs
signal oder das tiefpaßgefilterte Signal an den Ausgang
gibt.
Eine einfache digitale Schaltungsanordnung läßt sich mit
einem Tiefpaßfilter erster Ordnung realisieren. Dabei ist
vorgesehen, daß das Tiefpaßfilter eine erste Multiplika
tionsstufe, die das Eingangssignal mit der ersten Zeit
konstante multipliziert, und einen Addierer enthält, der
das mit einer zweiten Zeitkonstante in einem zweiten
Multiplizierer multiplizierte Ausgangssignal eines
Registers, dessen Eingang mit dem Ausgang der
Schaltungsanordnung gekoppelt ist, mit dem Ausgangssignal
des ersten Multiplizierers addiert. Hierbei ist der
Eingang des einzigen Registers immer mit dem Ausgang der
Schaltungsanordnung verbunden. Einerseits wird daher ein
Eingangssignalwert als Anfangswert und andererseits ein
tiefpaßgefilterter Signalwert zur weiteren Verarbeitung
dem Register zugeführt.
Ausführungsbeispiele der Erfindung werden nachstehend
anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein aus einem Nutzsignal und einem Störsignal
zusammengesetztes Eingangssignal und ein daraus abge
leitetes Signal mit einem weitgehend verringerten
Störsignal,
Fig. 2 eine erste digitale Schaltungsanordnung zur Durch
führung des Verfahrens,
Fig. 3 eine zweite digitale Schaltungsanordnung zur Durch
führung des Verfahrens und
Fig. 4 ein Flußablaufdiagramm zur Erläuterung einzelner
Verfahrensschritte in der Schaltungsanordnung nach Fig. 3.
In Fig. 1a ist ein aus einem Störsignal und einem Nutz
signal zusammengesetztes Eingangssignal Xe dargestellt,
das beispielsweise in einem elektrischen Regelsystem als
Meßsignal auftritt. Ein Störsignal wird beispielsweise
durch Schaltvorgänge hervorgerufen. Dieses Störsignal kann
dann über die Energieversorgung auf das Nutzsignal
einwirken. Als Störsignal ist im folgenden ein solches
Signal zu verstehen, das eine impulsförmige Störung
aufweist. Der Anfang einer solchen impulsförmigen Störung
ist nur dann gegeben, wenn der Betrag der Differenz zweier
aufeinanderfolgender Abtastwerte des digitalen Meßsignals
größer ist als eine mögliche Betragsänderung (vorgegebener
Wert) zweier aufeinanderfolgender Werte eines digitalen
Nutzsignals.
In Fig. 2 ist eine digitale Schaltungsanordnung darge
stellt, mit der ein Verfahren zur Verringerung des
digitalen Störsignals durchgeführt wird. Das Eingangs
signal Xe liegt als binär codierter Abtastwert mit einer
Auflösung von beispielsweise 8 Bit vor. Dieses Eingangs
signal Xe wird einem in einem Tiefpaßfilter 1 enthaltenen
Multiplizierer 2 zugeführt. Der Multiplizierer 2 multipli
ziert das Eingangssignal Xe mit einer ersten Zeit
konstante T 1, die von einem Speicher 3 geliefert wird. Das
Ausgangssignal des Multiplizierers 2 wird in einem
Addierer 4 mit einem Ausgangssignal eines weiteren
Multiplizierers 5 addiert. Das Ausgangssignal des
Addierers 4 bildet das Ausgangssignal Xr des Tiefpaß
filters 1. Der Ausgang des Addierers 4, der auch der
Ausgang 6 des Tiefpaßfilters 1 ist, ist mit einem
Eingang 7 eines Umschalters 8 verbunden. Dem anderen
Eingang 9 des Umschalters 8 wird das digitale Eingangs
signal Xe geliefert. Am Ausgang 10 des Umschalters 8 liegt
das Ausgangssignal Xa der Schaltungsanordnung vor, das
einerseits einem im Tiefpaßfilter 1 enthaltenen
Register 11 und einem weiteren Register 16 zugeführt
wird. Der Ausgang 12 des Registers 11 ist an einen ersten
Eingang 13 des Multiplizierers 5 angeschlossen. Dem
anderen Eingang 14 des Multiplizierers 5 wird eine zweite
Zeitkonstante T 2 von einem Speicher 17 geliefert, wobei
T 2 = 1- T 1 ist. Ist der Eingang 7 des Umschalters 8 mit
seinem Ausgang 10 verbunden, so bildet die aus den
Elementen 2, 3, 4, 5, 8, 11 und 17 zusammengesetzte
Schaltung ein Tiefpaßfilter erster Ordnung.
Das Eingangssignal Xe wird des weiteren einer in einer
Vergleichsschaltung 15 enthaltenen Überlagerungsschal
tung 18 zugeführt, die andererseits das um einen Takt im
Register 16 verzögerte Ausgangssignal Xa erhält. In der
Überlagerungsschaltung 18 wird das um einen Takt
verzögerte Ausgangssignal Xa vom Eingangssignal Xe
subtrahiert. Das Ausgangssignal der Überlagerungsschal
tung 18 wird einem ebenfalls in der Vergleichsschaltung 15
enthaltenen Betragsbildner 19 zugeführt, der den Betrag
der Differenz bildet. In einem Vergleicher 20 wird das
Ausgangssignal des Betragsbildners 19 mit einem in einem
Speicher 21 gespeicherten Wert G verglichen. Der
Vergleicher 20 und der Speicher 21 sind ebenfalls Elemente
der Vergleichsschaltung 15. Der vorgegebene Wert G
entspricht dem maximal möglichen Betrag der Differenz
zweier aufeinanderfolgender Nutzsignalwerte. Wenn der
Vergleicher 20 feststellt, daß das vom Betragsbildner 19
gelieferte Signal größer als der Wert G ist, steuert der
Vergleicher 20 den Umschalter 8 so, daß dieser seinen
Eingang 7 mit seinem Ausgang 10 verbindet. Stellt der
Vergleicher aber fest, daß der Ausgangssignalwert des
Betragsbildners 19 kleiner oder gleich dem vorgegebenen
Wert G ist, steuert dieser den Umschalter 8 so, daß der
Eingang 9 des Umschalters mit seinem Ausgang 10 verbunden
wird. Sobald die Vergleichsschaltung 15 also festgestellt
hat, daß der Betrag der Differenz zweier aufeinander
folgender Eingangssignalwerte größer als der Betrag der
Differenz der maximal möglichen Nutzsignaländerung ist,
wird nicht mehr das Eingangssignal als Ausgangssignal
verwendet, sondern das aus dem Eingangssignal erzeugte
tiefpaßgefilterte Signal Xr. Als Anfangswert für das
Tiefpaßfilter 10 wird dabei der letzte Eingangssignalwert
genommen, der im Register 11 abgespeichert ist. Im
folgenden werden dann im Register 11 die tiefpaßge
filterten Signalwerte abgespeichert. Mit Hilfe des
Tiefpaßfilters 1 werden dann die impulsförmigen Störungen
weitgehend verringert.
Der zeitliche Verlauf der Erzeugung eines Ausgangs
signals Xa verläuft so, daß, nachdem der Vergleich in der
Vergleichsschaltung 15 durchgeführt worden ist, der
Umschalter 8 in die erforderliche Stellung gesetzt wird
und dann ein Ausgangssignal Xa am Ausgang 10 des
Umschalters 8 vorliegt, der mit dem nächsten Takt von
einer an diese Schaltungsanordnung angeschlossenen
weiteren Schaltung übernommen werden kann.
Ein mögliches aus dem Eingangssignal Xe mit der
Schaltungsanordnung gemäß der Fig. 2 ermitteltes Ausgangs
signal Xa ist in Fig. 1b dargestellt. Hieraus kann man
ersehen, daß die impulsförmigen Störungen, die im
Eingangssignal Xe aufgetreten sind, weitgehend reduziert
worden sind.
Einige der hier dargestellten Schaltelemente sind noch mit
einem nicht näher dargestellten Taktsignalgenerator
verbunden.
Eine weitere Realisierung der Schaltungsanordnung zur
Durchführung des erfindungsgemäßen Verfahrens ist in
Fig. 3 dargestellt. Hier wird einer Digitalrechen
anordnung 25 an ihrem Eingang 26 das Eingangssignal Xe
zugeführt. Die Digitalrechenanordnung 25 umfaßt einen
Mikroprozessor 27, einen Festwertspeicher 28 (ROM), einen
Schreib/Lesespeicher 29 (RAM), einen Eingabebaustein 30
und einen Ausgabebaustein 31. Der Eingang 26 der Digital
rechenanordnung 25 ist auch ein Eingang des Eingabe
bausteins 30. Der Eingabebaustein 30 weist einen
weiteren hier nicht näher dargestellten Eingang auf, der
mit einer ebenfalls hier nicht näher dargestellten
Eingabeanordnung verbunden ist, in der beispielsweise die
beiden Zeitkonstanten eingestellt werden. Der Mikro
prozessor 27 ist mit den einzelnen Bausteinen, d. h. Fest
wertspeicher 28, Schreib/Lesespeicher 29 und den Ein- und
Ausgabebausteinen 30 und 31 über Steuer-, Daten- und
Adressenleitungen verbunden. Im Festwertspeicher 28 ist
ein Programm abgespeichert, das der Mikroprozessor 27
ausführt. Im Schreib/Lesespeicher 29 werden veränderbare
Daten während des Rechenvorgangs abgespeichert. In der
Digitalrechenanordnung 25 wird ein digitales Ausgangs
signal Xa erzeugt, das über den Ausgabebaustein 31
abgegeben wird.
Mit Hilfe des in Fig. 4 dargestellten Flußablaufdiagramms
werden die einzelnen Verfahrensschritte erläutert, die zur
Erzeugung des Ausgangssignals Xa dienen. Wie in Block 34
dargestellt ist, wird zuerst ein Eingangssignalwert Xe
eingelesen. Im nächsten Programmschritt wird, wie in
Block 35 dargestellt ist, ein Wert des tiefpaßgefilterten
Signals nach folgender Gleichung berechnet:
Xr : = T 2 Xa (alt) + T 1 Xe,
wobei T 1 die erste und T 2 (T 2 = 1 - T 1) die zweite Zeit
konstante und Xa (alt) der beim vorherigen Programmablauf
berechnete Wert des Ausgangssignals Xa sind. Die in
Block 35 dargestellte Gleichung ist die Zeitfunktion im
diskreten Bereich für ein Tiefpaßfilter erster Ordnung.
Mit diesem Programmschritt wird also ein Tiefpaßfilter
erster Ordnung nachgebildet.
Im nächsten Programmschritt (Block 36) wird ein Wert A
erzeugt, in dem der beim vorherigen Programmablauf
berechnete Wert des Ausgangssignals Xa vom Eingangssignal
wert Xe subtrahiert wird und anschließend der Betrag der
Differenz gebildet wird:
A : = |Xe - Xa (alt)|.
Der in Block 36 erzeugte Wert A wird in Block 37 mit einem
Wert G verglichen, der dem vorgegebenen Wert entspricht.
Wenn der Wert A größer als G ist, wird der Ausgangssignal
wert Xa gleich dem tiefpaßgefilterten Signalwert Xr
gesetzt (Block 38) und wenn der Wert A nicht größer als
der vorgegebene Wert G ist, wird der Ausgangssignalwert Xa
gleich dem Eingangssignalwert Xe gesetzt (Block 39).
Dieser Ausgangssignalwert Xa kann nun von einer weiteren
Schaltungsanordnung, die an die Digitalrechenanordnung 25
angeschlossen ist, weiter verarbeitet werden.
Claims (4)
1. Verfahren zur Verringerung eines aus einer Folge
von impulsförmigen Störungen bestehenden Störsignals in
einem aus einem digitalen Nutzsignal und dem digitalen
Störsignal zusammengesetzten digitalen Eingangs
signal (Xe), das als Folge amplitudendiskreter Abtastwerte
mit einer durch ein Taktsignal bestimmten Abtastfrequenz
vorliegt,
dadurch gekennzeichnet, daß das Eingangssignal (Xe) als
Ausgangssignal (Xa) verwendet wird, wenn der Betrag der
Differenz zwischen dem Eingangssignalwert (Xe) und dem um
einen Takt verzögerten Ausgangssignalwert (Xa) nicht
größer als ein vorgegebener Wert (G) ist, der gleich dem
Betrag der maximal möglichen Änderung zweier aufeinander
folgender Nutzsignalwerte ist, und daß, wenn der genannte
Betrag größer als der vorgegebene Wert (G) ist, als
Ausgangssignal (Xa) ein aus dem Eingangssignal (Xe)
tiefpaßgefiltertes Signal (Xr) verwendet wird, und daß als
Anfangswerte bei der Tiefpaßfilterung der Wert des um
einen Takt verzögerten Eingangssignals (Xe) genommen wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß zur Bildung des tiefpaßge
filterten Signals (Xr) das mit einer ersten Zeit
konstante (T 1) multiplizierte Eingangssignal (Xe) und das
um einen Takt verzögerte und mit einer zweiten Zeit
konstante (T 2) multiplizierte Ausgangssignal (Xa) addiert
werden.
3. Digitale Schaltungsanordnung mit einem das
Eingangssignal (Xe) erhaltenden Eingang und einem ein
Ausgangssignal (Xa) abgebenden Ausgang zur Durchführung
des Verfahrens nach Anspruch 1,
dadurch gekennzeichnet, daß eine mit dem Eingang und über
ein Register (16) mit dem Ausgang gekoppelte Vergleichs
schaltung (15) vorgesehen ist, welche den Vergleich
zwischen dem Betrag der Differenz zwischen dem Eingangs
signalwert (Xe) und dem um einen Takt verzögerten
Ausgangssignalwert (Xa) und dem vorgegebenen Wert (G)
durchführt und einen Umschalter (8) steuert, der das
Eingangssignal (Xe) an den Ausgang schaltet, wenn der
genannte Betrag nicht größer als der vorgegebene Wert (G)
ist, und der das aus dem Eingangssignal (Xe) in einem
wenigstens ein Register (11) umfassenden Tiefpaßfilter (1)
erzeugte tiefpaßgefilterte Signal (Xr) an den Ausgang
schaltet, wenn dieser Betrag größer als dieser Wert (G)
ist, und daß die Eingänge der jeweiligen Register (11),
wenn der genannte Betrag nicht größer als der vorgegebene
Wert (G) ist, mit dem Ausgang der Schaltungsanordnung
gekoppelt sind.
4. Digitale Schaltungsanordnung nach Anspruch 3 zur
Durchführung des Verfahrens nach Anspruch 2,
dadurch gekennzeichnet, daß das Tiefpaßfilter (1) eine
erste Multiplikationsstufe (2), die das Eingangs
signal (Xe) mit der ersten Zeitkonstante (T 1) multipli
ziert, und einen Addierer (4) enthält, der das mit einer
zweiten Zeitkonstante (T 2) in einem zweiten Multipli
zierer (5) multiplizierte Ausgangssignal eines
Registers (11), dessen Eingang mit dem Ausgang der
Schaltungsanordnung gekoppelt ist, mit dem Ausgangssignal
des ersten Multiplizierers (2) addiert.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873710008 DE3710008A1 (de) | 1987-03-26 | 1987-03-26 | Verfahren zur verringerung eines aus einer folge von impulsfoermigen stoerungen bestehenden digitalen stoersignals in einem digitalen eingangssignal und schaltungsanordnung zum durchfuehren dieses verfahrens |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873710008 DE3710008A1 (de) | 1987-03-26 | 1987-03-26 | Verfahren zur verringerung eines aus einer folge von impulsfoermigen stoerungen bestehenden digitalen stoersignals in einem digitalen eingangssignal und schaltungsanordnung zum durchfuehren dieses verfahrens |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3710008A1 true DE3710008A1 (de) | 1988-10-06 |
| DE3710008C2 DE3710008C2 (de) | 1992-03-26 |
Family
ID=6324061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873710008 Granted DE3710008A1 (de) | 1987-03-26 | 1987-03-26 | Verfahren zur verringerung eines aus einer folge von impulsfoermigen stoerungen bestehenden digitalen stoersignals in einem digitalen eingangssignal und schaltungsanordnung zum durchfuehren dieses verfahrens |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3710008A1 (de) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534282A (en) * | 1969-08-13 | 1970-10-13 | American Optical Corp | Spike suppression circuit |
-
1987
- 1987-03-26 DE DE19873710008 patent/DE3710008A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534282A (en) * | 1969-08-13 | 1970-10-13 | American Optical Corp | Spike suppression circuit |
Non-Patent Citations (2)
| Title |
|---|
| E. LINZENKIRCHNER "Ein nichtlineares Filter zur Rauschunterdrückung und sein Einsatz in der Prozeßtechnik", Regelungstechnische Praxis 1976, H.8, S.209-212 * |
| JP 55-79537 A, In: Patents Abstr. of Japan, Sect. E, Vol. 4 (1980), Nr. 126 (E-24) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3710008C2 (de) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69027292T2 (de) | Verfahren und System zur digitalen Signalverarbeitung. | |
| DE3485792T2 (de) | Digitale signalverarbeitungseinrichtungen. | |
| DE3510660C2 (de) | ||
| DE3249233C2 (de) | ||
| EP0084592A1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
| DE3687237T2 (de) | Verfahren und geraet zur versorgung von histogrammdaten. | |
| EP0099142B1 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
| CH622113A5 (de) | ||
| DE69317392T2 (de) | Abtastfrequenzumwandler | |
| DE69321011T2 (de) | Verfahren und Gerät zur Rauschmessung | |
| DE2433885C3 (de) | Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen | |
| DE19524387C1 (de) | Schaltungsanordnung und Verfahren zum Messen eines Kapazitätsunterschiedes zwischen einer ersten Kapazität C1 und einer zweiten Kapazität C2 | |
| DE3440680A1 (de) | Verfahren und vorrichtung zur dezimaldivision | |
| DE3710008C2 (de) | ||
| EP0444233B1 (de) | Verfahren und Vorrichtung zur Analog/Digital-Wandlung eines sich zeitlich ändernden analogen Eingangssignals | |
| DE19738528A1 (de) | Vorrichtung und Verfahren zur Verschiebungsmessung | |
| DE69029442T2 (de) | Zeitintervall-Triggerung und Hardware Erzeugung von Histogramm | |
| EP0242446B1 (de) | System zur Messung des Tastverhältnisses von Impulsen veränderlicher Frequenz | |
| DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
| DE3710006C2 (de) | ||
| EP0676887B1 (de) | Verfahren zur Erzeugung eines digitalen Sinussignales mit einer vorgegebenen Abtastrate und Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE3719581C2 (de) | ||
| EP0236956B1 (de) | Schaltung zur digitalen Kompensation eines determinierten Störsignals | |
| DE2607304C3 (de) | Schaltungsanordnung zum Erzeugen von Analogsignalen mit veränderbarer Folgefrequenz | |
| DE10256176B4 (de) | Verfahren und Vorrichtung zur Bildung des Mittelwertes eines periodischen Signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |