DE3788858T2

DE3788858T2 - Verfahren und Schaltung zur Rückgewinnung der Trägersynchronisierung in kohärenten Demodulatoren.

Info

Publication number: DE3788858T2
Application number: DE3788858T
Authority: DE
Inventors: Ettore Ceroni; Curto Michelangelo Lo
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1986-12-05
Filing date: 1987-11-12
Publication date: 1994-06-01
Anticipated expiration: 2007-11-13
Also published as: JP2557426B2; US4795986A; NO170249C; EP0270160A3; ZA879132B; IT8622584A0; JPS63151246A; IT1199705B; NO875070D0; NO875070L; EP0270160A2; NO170249B; ES2048154T3; DE3788858D1; EP0270160B1

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der digitalen Signalübertragung und besonders auf ein Verfahren und den zugehörigem Schaltkreis für die Rückgewinnung der Trägersynchronisation in kohärenten Demodulatoren, die am Eingang ein PSK-moduliertes, oder allgemeiner gesagt, ein QAM-moduliertes Signal empfangen.
Bekanntlich sind RF-Digitalsignalempfänger mit Demodulatoren ausgerüstet. Zur Demodulation der erwähnten Signale, die gewöhnlich mit der PSK-Technik moduliert sind, muß auf der Basis der im empfangenen Signal enthaltenen Information ein örtlicher Träger rekonstruiert werden, der mit dem im übertragenen Signal unterdrückten Träger identisch sein muß.
Unter den zur Rekonstruktion des örtlichen Trägers benutzten Methoden sind die vom Costas-Loop abgeleiteten Methoden am meisten verbreitet. Zur Erzeugung des genannten Trägers wird ein in einem PLL-Schaltkreis (Phase-Locked Loop) eingebetteter VCO-Lokaloszillator (Voltage Controlled Oscillator) benutzt. Der VCO wird durch eine Fehlersignalfunktion gesteuert, die sich lediglich auf die Phasenverschiebung zwischen dem örtlichen und dem unterdrückten Träger bezieht.
Eine erste Einschränkung der Costas-Loop-Technik und damit aller Demodulationssysteme, die zur Phasensynchronisierung einen Komparator nur für die Phase benutzen, ist durch den begrenzten Einrastbereich gegeben.
Bekanntlich ist der Einrastbereich eines PLL-Schaltkreises gegeben durch die maximale Frequenzdifferenz (ΔAf) zwischen der Ausgangsfrequenz des Lokaloszillators (ohne Referenzsignal) und derjenigen Ausgangsfrequenz des gleichen Lokaloszillators, bei der die Schleife imstande ist, in Gegenwart eines Referenzsignals auf die Phasensynchronisation einzurasten.
Wegen dieser Einschränkung ist es erforderlich, die Phasenschleife (PLL) mit einer Suchschaltung auszustatten, die den Einrastbereich erweitert (wie später mit Bezug auf BILD 1 mehr im einzelnen beschrieben).
Eine zweite Einschränkung der Costas-Loop-Technik besteht in der Tatsache, daß falsche Synchronisierungen möglich sind, d. h. es kann passieren, daß die Phasenschleife sogar für besondere Frequenzwerte des Lokaloszillators stabile Gleichgewichtspunkte findet, die nicht der Eingangsfrequenz entsprechen, wodurch eine Demodulation des erwähnten Eingangssignals unmöglich wird.
In dem Artikel von G.L.Hedin, J.K.Holmes, W.C.Lindsey und K.T.Woo mit dem Titel "Theory of False Lock in Costas Loops", publiziert in den IEEE Transactions on Communications, Vol.COM-26, No.1, January 1978, untersuchen die Autoren einige der Gründe, die falsche Synchronisierung hervorrufen können und zeigen, daß die Δfi-Frequenzen, bei denen falsche Synchronisierung auftreten kann, Werte haben, die ein Vielfaches der Symbolfrequenz fs sind, dividiert durch die Anzahl der Modulationsphasen, nach der Formel:
Δfi = n · fs/m, mit n = 1, 2, . . . und, im Falle von Quadrature Phase-Shift Keying (QPSK), m = 4.
Im gleichen Artikel wird gezeigt, daß die spektrale Verteilung des Fehlersignals unter synchronen Bedingungen unterschiedlich ist, je nachdem, ob es sich um eine echte oder falsche Synchronisierung handelt. Besonders haben die Komponenten bei Vielfachen der Symbolfrequenz unterschiedliche Amplituden. Ein erstes Verfahren für korrekte Synchronisierung besteht darin, daß zunächst das Vorhandensein der falschen Synchronisierung festgestellt wird, indem man die Amplitude der vorher erwähnten Komponenten mißt und dann die Phasenschleife in die korrekte Synchronposition zwingt.
Das vorgeschlagenen Verfahren ist ziemlich kompliziert, die praktische Ausführung schwierig zu erreichen und eine zuverlässige Arbeitsweise kann außerdem nicht immer sichergestellt werden.
In anderen Artikeln wird ein Parameter mit dem Namen "False-Lock Margin" eingeführt, der durch das Verhältnis zwischen der Gleichstromkomponente des Fehlersignals unter echten Einrastbedingungen und der Gleichstromkomponente des Fehlersignals unter den verschiedenen möglichen falschen Einrastbedingungen gekennzeichnet ist, mit einem Wert, der vom jeweiligen Band des Übertragungskanals abhängt. Man hat festgestellt und experimentell bestätigt, daß der "False-Lock Margin" in QPSK-Systemen stark reduziert ist, da die erste falsche Einastung bei Δfi = fs/4 stattfindet.
Das weist auf ein zweites Verfahren zur Vermeidung von falschen Einrastungen hin, welches darin besteht, daß der Bereich des Lokaloszillators auf Werte kleiner als ± fs/8 begrenzt wird. Auf diese Weise würden alle falschen Einrastungen vermieden.
Diese Lösung ist jedoch nicht immer durchführbar, besonders in Systemen geringer Kapazität, in denen der Ausdruck fs/8 ein sehr kleiner Bruchteil des Sollwertes der Trägerfrequenz werden kann. Tatsächlich hat der Sollwert des Eingangssignalfrequenz in solchen Systemen wegen der Instabilität des Lokaloszillators, der Senderoszillatoren und der in den Sendern/Empfängern enthaltenen Lokaloszillatoren der Umsetzer eine gewisse Unbestimmtheit, die größer als fs/8 sein kann.
Deshalb findet dieses zweite Verfahren weite Anwendung in Systemen mittlerer bis hoher Kapazität, ist aber absolut unbrauchbar in Systemen kleiner Kapazität, wenn nicht sehr komplizierte und teuere hochstabile Oszillatoren verwendet werden.
Ein vom Costas-Loop abgeleiteter PLL-Schaltkreis mit zusätzlichen Mitteln für die Erweiterung des PLL-Einrastbereiches zur Vermeidung falschen Einrastens wird in dem US-Patent US-A-4,338,574 dargestellt, Erfinder Fujita et al. Die zusätzlichen Mittel bestehen aus: einer Verzögerungsleitung, die auf geeignete Weise ein in der Schleife erzeugtes erstes Fehlersignal verzögert; ein Komparator, der das erwähnte erste verzögerte Fehlersignal mit dem Fehlersignal nur für die Phase am Ausgang des Costas-Lop vergleicht, wodurch ein drittes Fehlersignal entsteht, das lediglich von der zwischen dem örtlich erzeugten und dem unterdrückten Träger bestehenden Frequenzverschiebung abhängt. Dieses dritte, nur von der Frequenz abhängige Fehlersignal, durchläuft ein Tiefpaßfilter und wird zu einem zweiten Steuersignal für den VCO. Wenn die Schaltung von Fujia auch die hauptsächlichen Nachteile der vorherigen Demodulatoren aus dem Wege räumt, hat sie jedoch den Nachteil, daß zwei verschiedene Fehlersignale erzeugt werden, nämlich eines nur für die Phase und ein anderes nur für die Frequenz.
Ein drittes vom Costas-Loop abgeleitetes Verfahren zur Erweiterung des Einrastbereiches in QPSK-Demodulatoren ist in dem Artikel von F.D.Natali mit dem Titel "AFC Tracking Algorithms" beschrieben, veröffentlicht in den IEEE Transactions on Communications, Vol.COM-32, No.8, August 1984, in welchem ein Phasen-/Frequenz-Komparator verwendet wird.
In der praktischen Ausführung erscheint die vorgeschlagene Lösung ziemlich kompliziert, da sie die Verwendung von linearen Multiplizierern und Analog-/Digitalumsetzern verlangt, die in Systemen kleiner Kapazität schwierig zu verwirklichen sind, da niedrige Kosten und kleine Abmessungen große Bedeutung haben.
Das Ziel der vorliegenden Erfindung ist es daher, die oben angegebenen Nachteile zu vermeiden und ein Verfahren zur Erfassung der Trägersynchronisation in kohärenten Demodulatoren anzugeben, dessen praktische Verwirklichung billig durchzuführen ist, der PLL-Schaltung des Demodulators eine zusätzliche Frequenzcharakteristik verleiht und nur ein einziges Fehlersignal erzeugt, das gleichzeitig von Phase und Frequenz abhängt. Die erwähnte zusätzliche Frequenzcharakteristik garantiert ein Einrasten zwischen dem örtlich erzeugten Träger und dem (unterdrückten) Träger des Empfangssignals, vermeidet falsches Einrasten und stellt einen genügend großen Einrastbereich zur Verfügung.
Zur Erreichung der oben genannten Ziele stellt sich die vorliegende Erfindung die Aufgabe, ein Verfahren zur Erfassung des Trägersynchronismus in kohärenten Demodulatoren anzugeben, wie in Anspruch 1 näher erläutert wird. Eine andere Aufgabe der vorliegenden Erfindung ist ein Schaltkreis zur Erfassung des Trägersynchronismus, wie in Anspruch 5 näher erläutert wird.
Andere Ziele und Vorteile der vorliegenden Erfindung werden anhand der unten gegebenen genauen Beschreibung samt beiliegenden Zeichnungen klargemacht, die jedoch nur als erläuternde und nicht einschränkende Beispiele aufzufassen sind:
BILD 1 zeigt das Übersichtsschaltbild eines Demodulators nach dem derzeitigen Stand der Technik,
BILD 2 zeigt das Übersichtsschaltbild eines Demodulators nach der vorliegenden Erfindung,
BILD 3 zeigt eine erste praktische Verwirklichung des Schaltungsblocks von BILD 2,
BILD 4 zeigt eine zweite praktische Verwirklichung des gleichen Schaltungsblocks von BILD 2,
BILD 5 zeigt den experimentellen Verlauf der Spannung über der Frequenz des Demodulators, Gegegenstand der vorliegenden Erfindung,
BILD 6 zeigt den experimentellen Verlauf der Spannung über der Frequenz des Demodulators, Gegegenstand der vorliegenden Erfindung, bei Vorhandensein von termischem Rauschen.
BILD 1 zeigt einen Demodulator mit 'Quadrature Phase-shift Keying (QPSK)' oder 'Offset Quadrature Phase-shift Keying (O-QPSK)' vom Costas-Typ, in welchem 1 den Leistungsteiler am Eingang darstellt, an dessen Eingang ein moduliertes Empfangssignal IF ansteht und dessen Ausgänge jeweils mit dem ersten Eingang eines Mischers 2 und dem ersten Eingang eines Mischers 3 verbunden sind.
Am zweiten Eingang des Mischers 2 kommt das Ausgangssignal des VCO-Lokaloscillators 4 an. Das genannte Signal erreicht über den 90º-Phasenschieber 5 auch den zweiten Eingang des Mischers 3.
Der Ausgang des Mischers 2 ist mit dem Eingang des Tiefpaßfilters 6 verbunden, dessen Ausgang mit dem Eingang des Addierers 8, dem Eingang des Subtrahierers 9 und dem Eingang des regenerativen Komparators 10 verbunden ist. Der Ausgang des Mischers 3 ist mit dem Eingang des Tiefpaßfilters 7 verbunden, dessen Ausgang mit dem zweiten Eingang des Addierers 8, dem zweiten Eingang des Subtrahierers 9 und dem Eingang des regenerativen Komparators 11 verbunden ist.
Der Ausgang des Addierers 8 ist mit dem Eingang des regenerativen Komparators 12 verbunden, während der Ausgang des Subtrahierers 9 mit dem Eingang des regenerativen Komparators 13 verbunden ist. Der Ausgang des Komparators 10 ist mit einem Eingang des Multiplizierers 14 und mit dem Eingang D des Flip-Flops 17 verbunden, während der Ausgang des Komparators 11 mit dem anderen Eingang des Multiplizierers 14 und dem Eingang D des Flip-Flops 18 verbunden ist.
Die Ausgänge der Komparatoren 12 und 13 sind mit den beiden Eingängen des Multiplizierers 15 verbunden.
Die Ausgänge der beiden Multiplizierer 14 und 15 sind mit den beiden Eingängen des Multiplizierers 16 verbunden, dessen Ausgang mit dem Eingang des Tiefpaßfilters 19 verbunden ist. Der Ausgang des Filters 19 ist mit dem Eingang des Verstärkers 20 verbunden, dessen Ausgang mit dem ersten Eingang des Addierers 30 verbunden ist, mit dessen zweiten Eingang der Ausgang des Schaltungsblockes 21 verbunden ist. Der Ausgang des Addierers 30 ist mit dem Steuereingang des Lokaloszillators 4 verbunden.
Wie bekannt wird im Betrieb das IF-Signal durch den Teiler 1 jeweils auf den ersten Eingang der Mischer 2 und 3 aufgeteilt. Am zweiten Eingang des Mischers 2 kommt das Ausgangssignal des Lokaloszillators 4 an, während am zweiten Eingang des Mischers 3 das vom Phasenschieber 5 um 90º phasenverschobene Ausgangssignal des Lokaloszillators 4 ankommt.
Die demodulierten Signale an den Ausgängen der Mischer 2 und 3 durchlaufen die Tiefpaßfilter 6 und 7, die im wesentlichen das im demodulierten Signalband vorhandene Rauschen reduzieren und werden jeweils mit A1 und B1 bezeichnet. Die beiden Signale A1 und B1 werden im Addierer 8 addiert und im Subtrahierer 9 subtrahiert, wodurch die entsprechenden Signale A1+B1 und A1-B1 entstehen. Die vier Signale A1, B1, A1 + B1 und A1-B1 werden über die Komparatoren 10, 11, 12 und 13 digitalisiert, wodurch die vier digitalisierten Datenflüsse A2, B2, A2+B2, A2-B2 erzeugt werden.
Die Signale A2 und B2 erreichen jeweils den Eingang D der Abtastglieder 17 und 18, an deren Takteingang CK der von dem demodulierten Signal A1 oder B1 oder dem Empfangssignal IF abgeleitete Takt CP ansteht. Die Abtastglieder 17 und 18 regenerieren die Signale A2 und B2, wodurch der durch A4 und B4 übertragene und angezeigte Datenstrom rekonstruiert wird.
Die Signale A2 und B2 werden außerdem mit Hilfe des Multiplizierers 14 miteinander multipliziert. Die Signale A2+B2 und A2-B2 werden mit Hilfe des Multiplizierers 15 miteinander multipliziert. Die von den Multiplizierern 14 und 15 kommenden Ausgangssignale werden noch einmal durch den Multiplizierer 16 miteinander multipliziert, dessen Ausgangssignal das Fehlersignal e(R) darstellt.
Da die Signale A2, B2, A2+B2 und A2-B2 Digitalsignale zweier Ebenen sind, stellen die Multiplizierer 14, 15 und 16 logische Gatter dar, welche eine exklusive ODER-Schaltung durchführen können.
Die Schaltungsblöcke innerhalb der gebrochenen Linie in BILD 1 stellen einen Phasenkomparator vom Costas-Typ dar, dessen Ausgangssignal e(R) das Phasenfehlersignal zur Steuerung von Oszillator 4 darstellt, wobei R der Phasenverschiebungswinkel zwischen dem örtlich erzeugten Träger und dem modulierten Träger ist. Die im modulierten Träger enthaltene Information wird dann den Signalen A1 und B1 entnommen und die Funktion e(R) ist nur dann gleich Null, wenn die Phase des örtlich erzeugten Trägers mit der des modulierten Trägers übereinstimmt.
Das Tiefpaßfilter 19 blendet die im Fehlersignal e(R) enthaltene Gleichstromkomponente aus. Diese bereits erwähnte Komponente wird nach Verstärkung in dem Verstärker 20 an den ersten Eingang des Addiergliedes 30 angelegt, an dessen zweitem Eingang das Ausgangssignal von Block 21 ansteht. Das Ausgangssignal des Addiergliedes 30 wird an den Steuereingang des Lokaloszillators 4 angelegt so daß die Phase mit dem modulierten Träger synchronisiert ist und diese Bedingung stabil gehalten wird.
Block 21 ist eine bekannte Schaltung zur Erfassung des Synchronzustandes, die eine Erweiterung des Einrastbereiches erlaubt und hauptsächlich aus einem Dreieckswellen-Oszillator besteht, der periodisch die Frequenz des spannungsgeregelten Oszillators VCO 4 über den gesamten Bereich verändert, wenn die Phasenschleife nicht synchron ist. Sobald Synchronisation erreicht ist, reagiert die Phasenschleife mit einer Ausgleichsspannung, welche die Ausgangsspannung des Dreieckswellen-Oszillators kompensiert und auf diese Weise dessen Wirkung annulliert.
BILD 2 zeigt die gleichen Elemente wie BILD 1 mit den gleichen Nummern, und unterscheidet sich von BILD 1 lediglich durch den Zusatzblock 22 mit vier Eingängen und vier Ausgängen, sowie durch die Abwesenheit von Block 21 und Addierglied 30.
Block 22 befindet sich zwischen den Ausgängen der Komparatoren 10, 11, 12 und 13 und den Eingängen der Multiplizierer 14 und 15.
Die Schaltungsblöcke innerhalb der gebrochenen Linie von BILD 2 stellen einen Phasen/Frequenz-Komparator dar, dessen Ausgangssignal e(R,f) das Phasen/Frequenz-Fehlersignal zur Steuerung des Lokaloszillators 4 ist.
Das in dieser Konfiguration von dem Schaltkreis erzeugte Fehlersignal e(R,f), verglichen mit der bekannten Konfiguration von BILD 1, ist eine Funktion der Phasen- und Frequenzdifferenz zwischen dem örtlich erzeugten Träger und dem modulierten Träger.
Block 22 wertet die vier Signale A2, B2, A2+B2, A2-B2 so aus, daß in ihren Ausgangssignalen A3, B3, A3+B3 und A3-B3 die Information bezüglich der (unterdrückten) Trägerfrequenz des Empfangssignals enthalten ist, d. h. der erwähnte Block 22 verleiht der Phasenschleife eine zusätzliche Frequenzcharakteristik und erweitert außerdem den Einrastbereich.
BILD 3 zeigt eine praktische Ausführung des Schaltkreises von Block 22 für einen QPSK-Demodulator. Innerhalb des Blockes befindet sich ein bekannter Oszillator 23, der ein Signal erzeugt, dessen Frequenz wir mit 2fc bezeichnen wollen. Das genannte Signal wird den drei Takteingängen CK der drei D-Flip-Flops 24, 26 und 27 zugeführt. Der Ausgang von Flip-Flop 24 ist mit dem Eingang D des genannten Flip-Flops 24 verbunden, so daß die bekannten Konfiguration eines Durch-2-Teilers gebildet wird. Deshalb steht am Ausgang Q von Flip-Flop 24 ein Taktsignal mit der Frequenz fc an, welches gemeinsam mit der Frequenz 2fc zur Abtastung der Eingangssignale von Block 22 verwendet wird. Der Ausgang Q von Flip-Flop 24 ist mit den beiden Takteingängen CK der beiden FLIP-Flops 25 und 28 verbunden
Der Eingang D von Flip-Flop 25 ist mit dem Ausgang des Komparators 10 verbunden, während der Ausgang Q des genannten Flip-Flops mit dem ersten Eingang des Multiplizierers 14 verbunden ist.
Der Eingang D von Flip-Flop 28 ist mit dem Ausgang des Komparators 11 verbunden, während der Ausgang Q des genannten Flip-Flops mit dem ersten Eingang des Multiplizierers 14 verbunden ist.
Der Eingang D von Flip-Flop 26 ist mit dem Ausgang des Komparators 12 verbunden, während der Ausgang Q des genannten Flip-Flops mit dem ersten Eingang des Multiplizierers 15 verbunden ist.
Der Eingang D von Flip-Flop 27 ist mit dem Ausgang des Komparators 13 verbunden, während der Ausgang Q des genannten Flip-Flops mit dem ersten Eingang des Multiplizierers 15 verbunden ist.
BILD 4 zeigt eine praktische Ausführung des Schaltkreises von Block 22 für einen O-QPSK-Demodulator, die sich von BILD 3 darin unterscheidet, daß zwischen dem Ausgang des Oszillators 23 und dem Takteingang CK von Flip-Flop 24 ein Inverter 29 eingeschaltet ist und daß das Taktsignal am ersten Flip-Flop 25 nicht fc sondern ist, d. h. ein gegenüber fc um eine halbe Periode phasenverschobenes Signal.
Im Betrieb tastet der Schaltkreis von BILD 3 die Signale A2 und B2 mit der Frequenz fc und die Abtastwerte der Signale A2+B2 und A2-B2 mit der doppelten Frequenz ab, d. h. mit 2fc. Die Signale A2+B2 und A2-B2 können mit einer beliebigen Frequenz abgetastet werden, die ein gerades Vielfaches von fc ist.
Der Betrieb von Schaltkreis in BILD 4 unterscheidet sich von dem in BILD 3 dadurch, daß das Signal A3 mit der Frequenz fc abgetastet wird, d. h. mit einem Signal in Gegenphase im Vergleich zu einem Signal mit der Frequenz . Wie bekannt wird in einem O-QPSK-System die Phase der beiden demodulierten Signale A1 und B1 gegeneinander um eine halbe Periode verschoben, so daß die Phase des entsprechenden Abtastsignals ebenfalls um eine halbe Periode verschoben werden muß.
Außerdem kann für beide Varianten die Frequenz fc gleich oder größer als die Symbolfrequenz fs des empfangenen Signals sein. Im ersteren Fall handelt es sich um eine synchrone Abtastung, im zweiten Fall uni eine asynchrone Abtastung.
Bei synchroner Abtastung ist der Oszillator 23 natürlich nicht mehr ein frei schwingender Oszillator, sondern muß ein Oszillator sein, der vom Eingangssignal gesteuert wird, so daß er bei einer Frequenz schwingt, bei der fc = fs ist. Außerdem ist ein Phasenschieber zur Regulierung der Phase des Abtastsignals erforderlich, da man vermeiden will, daß Abtastsignale mit der Frequenz fc oder 2fc in die Übergangszone der Signale A2, B2, A2+B2 und A2-B2 fallen, da es sich hier um Zonen handelt, die keine Information enthalten.
Bei asynchronem Abtasten stellte es sich heraus, daß das Verhalten des Schaltkreises auf dem Verhältnis zwischen fc und fs beruht. Dieses Verhalten ist in BILD 5 und BILD 6 dargestellt.
Der in BILD 5 dargestellte Verlauf der Spannung über der Frequenz am Ausgang wurde experimentell mit einer offenen Schleife des Phasenkomparators aufgenommen, welcher der Gegenstand der vorliegenden Erfindung ist.
Im einzelnen stellt der Verlauf den Spannungsmittelwert e(R,f) am Ausgang des Phasen-/Frequenzkomparators dar, in Abhängigkeit von der Differenz zwischen der Frequenz Δf des Lokaloszillators 4 und der Frequenz des (unterdrückten) Trägers des Eingangssignals, bezogen auf die Symbolfrequenz fs.
BILD 5 zeigt drei mit den Buchstaben a, b und c bezeichnete Kurven. Kurve a stellt die Ausgangscharakteristik eines Komparators nur für die Phase nach dem gegenwärtigen Stand der Technik dar.
Die Kurven b und c wurden mit dem im Schaltkreis zur Erfassung der Trägersynchronisation enthaltenen Frequenz -/Phasenkomparator, Gegenstand der vorliegenden Erfindung, für verschiedene Werte von fc/fs aufgenommen, speziell für fc/fs = 1 (synchrone Abtastung) und fc/fs = 3 (asynchrone Abtastung).
Bei Betrachtung der Kurve a stellt man fest, daß bei Änderungen der Frequenz Δf die Ausgangsspannung des bekannten Komparators immer Null bleibt, d. h. bei Änderungen der Frequenz bleibt das Fehlersignals e(R) unverändert.
Bei Betrachtung der Kurven b und c stellt man fest, daß sich bei Änderungen der Frequenz Δf das Fehlersignal e(R,f) ändert, welches den Lokaloszillator zur Erzeugung eines örtlichen Trägers mit der genauen Frequenz des Signals steuert, wodurch falsche Synchronizationen vermieden werden. Kurve c zeigt außerdem einen gegenüber Kurve b erweiterten Einrastbereich. Der Einrastbereich wird durch den Wert Δf dargestellt, so daß die Fehlerspannung ihr Vorzeichen ändert e(R,f).
Einer Erweiterung des Einrastbereichs entspricht eine Verminderung der Kurvensteigung und damit eine Verminderung der Verstärkung des Phasen-/Frequenzkomparators. Die Wahl der Abtastfrequenz hängt deshalb von der für den Demodulator geforderten speziellen Charakteristik und Leistung ab.
BILD 6 zeigt Kurve c, die mit der Kurve in BILD 5 identisch ist, aufgenommen mit fc/fs = 3 und ohne Rauschen am Eingang des Demodulators (Rauschabstand S/N = ∞), sowie Kurve c&sub1;, ebenfalls aufgenommen mit fc/fs = 3 und einem Rauschabstand von S/N = 4 dB. Die Bedingung S/N = 4 dB ist der ungünstigste Fall, so daß die Kurven in der Praxis in dem Gebiet zwischen c und c&sub1; bleiben sollten, um jederzeit eine gute Arbeitsweise zu garantieren.
Wie bekannt ist die QAM-Modulationstechnik von der PSK-Modulation abgeleitet. Folglich sind alle den QPSK-Modulator betreffenden Bemerkungen auf den QAM-Modulator anwendbar. Besonders für die Rückgewinnung des modulierten Trägers ist der gleiche Phasen-/Frequenzkomparator, Gegenstand der vorliegenden Erfindung, anwendbar.
Die vorhergehende Beschreibung erklärt die Vorteile des Verfahrens und des Schaltkreises zur Erkennung der Trägersynchronisation für kohärente Demodulatoren, Gegenstand der vorliegenden Erfindung. Die Vorteile liegen vor allem darin, daß nach dem vorgeschlagenen Verfahren hergestellte Demodulatoren frei von falschen Synchronisationen sind und einen sehr weiten Einrastbereich haben, ohne auf zusätzliche Suchschaltungen zurückgreifen zu müssen. Außerdem ist es durch einfache Änderung der Abtastfrequenz möglich, den Einrastbereich in einem sehr weiten Bereich zu steuern. Schließlich ist der Schaltkreis sehr einfach und billig und kann in der Technologie der integrierten Schaltkreise hergestellt werden, da er vollständig digital ist.
Es ist klar, daß für Fachleute zahlreiche Varianten des als Beispiel beschriebenen Verfahrens und Schaltkreises zur Erkennung der Trägersynchronisation für kohärente Demodulatoren möglich sind, ohne dadurch über das Ziel der Ansprüche hinauszugehen.

Claims

1. Verfahren zur Rückgewinnung der Trägersynchronisierung in kohärenten Demodulatoren, in denen ein empfangenes PSK- oder QAM-moduliertes IF-Signal in zwei gleiche Signale aufgespalten wird (1), wobei die Frequenz des ersten Signals mit einer örtlich erzeugten Trägerfrequenz multipliziert wird, so daß ein erstes demoduliertes Signal (A1) entsteht, wobei die Frequenz des zweiten Signals mit einer örtlich erzeugten Quadratur-Trägerfrequenz multipliziert wird, so daß ein zweites demoduliertes Signal (B1) entsteht, wobei die ersten und zweiten demodulierten Signale der Reihe nach miteinander addiert und voneinander abgezogen werden, so daß Summen- und Differenzsignale (A1+B1, A1-B1) entstehen, die dann digitalisiert (A2+B2, A2-B2) und multipliziert werden (15), so daß ein erstes multipliziertes Signal entsteht, wobei die ersten und zweiten demodulierten Signale (A1, B1) digitalisiert (A2, B2) und multipliziert werden (14), so daß ein zweites multipliziertes Signal entsteht, wobei die ersten und zweiten multiplizierten Signale miteinander multipliziert werden (16), so daß ein Phasenfehlersignal (e(R)) entsteht, das über einen Tiefpaßfilter läuft (19, 20), um den genannten örtlich erzeugten Träger steuern zu können, dadurch gekennzeichnet, daß

die Summen- und Differenz-Digitalsignale (A2+B2, A2-B2) durch ein erstes Abtastsignal mit einer ersten Frequenz (2fc) abgetastet werden, die höher als die Symbolfrequenz fs des genannten Empfangssignals (IF) ist;

die ersten und zweiten demodulierten Digitalsignale (A2, B2) durch ein zweites Abtastsignal mit einer zweiten Frequenz fc abgetastet werden, die ein geradzahliger Teiler, vorzugsweise 1/2, der genannten ersten Frequenz (2fc) ist, und zwar gleich oder höher als die genannte Symbolfrequenz fs;

die Abtastung der genannten Summen-, Differenz-, ersten und zweiten demodulierten Digitalsignale dem genannten Phasenfehlersignal (e(R)) eine weitere Abhängigkeit (e(R,f)) von der Frequenzabweichung (f) hinzufügt, die zwischen dem örtlich erzeugten Träger und dem unterdrückten Modulationsträger des genannten Empfangssignals (IF) besteht.

2. Verfahren zur Rückgewinnung der Trägersynchronisierung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden genannten ersten und zweiten Abtastfrequenzen (2fc, fc) gegenüber der genannten Symbolfrequenz fs erhöht oder erniedrigt werden können, so daß jeweils der Frequenzbereich der genannten Trägergleichlaufanpassung erweitert oder reduziert werden kann.

3. Verfahren zur Rückgewinnung der Trägersynchronisierung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden genannten ersten und zweiten Abtastfrequenzen in geeigneter Weise gegenüber dem genannten unterdrückten Modulationsträger uni den gleichen Phasenbetrag verschoben werden, so daß im Falle von synchroner Abtastung mit fc = fs vermieden wird, daß die Abtastwerte in die Übergangszonen der noch abzutastenden Digitalsignale (A2, B2, A2+B2, A2-B2) fallen, die keine Information enthalten.

4. Verfahren zur Rückgewinnung der Trägersynchronisierung nach Anspruch l, dadurch gekennzeichnet, daß das genannte erste demodulierte Digitalsignal (A2) durch die zweite, gegenüber der genannten zweiten Abtastfrequenz verschobene Halbwelle des genannten zweiten Abtastsignals abgetastet wird, die das genannte zweite demodulierte Digitalsignal (B2) abtastet, so daß ein empfangenes O-PSK-moduliertes IF-Signal (IF) einwandfrei abgetastet wird.

5. Schaltkreis zur Rückgewinnung der Trägersynchronisierung in kohärenten Demodulatoren, der folgendes enthält: einen Leistungsteiler (1), der das empfangene PSK- oder QAM- modulierte IF-Signal (IF) in zwei gleiche Signale aufteilt, die jeweils den ersten Eingang eines ersten (2) und zweiten (3) Mischers erreichen, an dessen zweitem Eingang jeweils ein von einem VCO (4) erzeugter örtlicher Träger und ein durch Verschiebung des genannten örtlichen Trägers in einem Viertelwellenschieber (5) erzeugter örtlicher Quadraturträger ansteht, wobei die Ausgangssignale des Mixers ein erstes und zweites demoduliertes Signal (A1, B1) darstellen, die der Reihe nach in einem Summierschaltkreis (8) addiert und in einem Subtraktionsschaltkreis (9) voneinander abgezogen werden, wodurch Summensignale (A2+B2) und Differenzsignale (A2-B2) entstehen, die jeweils von einem regenerativen Vergleicher (12, 13) digitalisiert und multipliziert (15) werden, so daß ein erstes multipliziertes Signal entsteht; die genannten ersten und zweiten demodulierten Signale (A1, B1) werden digitalisiert (A2, B2) und miteinander multipliziert (14), so daß ein zweites multipliziertes Signal entsteht, während die ersten und zweiten multiplizierten Signale wiederum miteinander multipliziert (16) werden, so daß ein Phasenfehlersignal (e(R)) entsteht, welches nach Filterung in einem Tiefpaßfilter (19, 20) einen Steuereingang des genannten VCO (4) erreicht, dadurch gekennzeichnet, daß er außerdem folgendes enthält:

Einen Oszillatorschaltkreis (23) zur Erzeugung eines ersten Abtastsignals mit einer ersten Frequenz (2fc), die höher ist als die Symbolfrequenz fs des genannten Empfangssignals (IF);

Einen Frequenzteiler (24), der die genannte erste Frequenz (2fc) durch gerade Zahlen, vorzugsweise 2, teilt so daß ein zweites Abtastsignal mit einer zweiten Frequenz fc entsteht, die gleich oder höher ist als die Symbolfrequenz fs; und

ein erster und zweiter von dem genannten zweiten Abtastsignal getakteter Abtastschaltkreis (25, 28), der die ersten und zweiten demodulierten digitalisierten Signale (A2, B2) abtastet;

ein dritter und vierter von dem genannten ersten Abtastsignal (2fc) getakteter Abtastschaltkreis (26, 27), der die digitalisierten Summen- und Differenzsignale (A2+B2, A2-B2) abtastet;

die Abtastung der genannten: Summen, Differenzen, ersten und zweiten demodulierten Digitalsignale, die dem genannten Phasenfehlersignal (e(R)) eine weitere Abhängigkeit (e(R,f)) von der zwischen dem genannten örtlich erzeugten Träger und dem unterdrückten modulierten Träger des genannten Empfangssignals (IF) bestehenden Frequenzverschiebung (f) hinzufügt.

6. Schaltkreis zur Rückgewinnung der Trägersynchronisierung nach Anspruch 5, dadurch gekennzeichnet, daß die Oszillatorschaltung (23) außerdem eine Schaltung zur Erhöhung und Erniedrigung der genannten ersten Frequenz (2fc) des genannten ersten Abtastsignals gegenüber der genannten Symbolfrequenz (fs) beinhaltet, so daß jeweils der Frequenzbereich der genannten Trägergleichlaufanpassung erweitert oder reduziert werden kann.

7. Schaltkreis zur Rückgewinnung der Trägersynchronisierung nach Anspruch 5, dadurch gekennzeichnet, daß:

die erste (26), zweite (27), dritte (25) und vierte (28) Abtastschaltung jeweils ein erster (26), zweiter (27), dritter (25) und vierter (28) flip-flop sind;

die genannte Frequenzteilerschaltung ein fünfter flip-flop (24) ist, der die genannte erste Frequenz (2fc) des ersten Abtastsignals durch 2 teilt;

die beiden genannten ersten (26) und zweiten (27) flip-flops von dem genannten ersten Abtastsignal getaktet werden;

die genannten drittem (25) und vierten (28) flip-flops durch eine wirkliches Ausgangssignal des fünften flip-flops getaktet werden, so daß das empfangene PSK- oder QAM-modulierte IF-Signal (IF) korrekt abgetastet wird.

8. Schaltkreis zur Rückgewinnung der Trägersynchronisierung nach Anspruch 5, dadurch gekennzeichnet, daß:

der genannte fünfte flip-flop (24) durch ein erstes invertiertes Abtastsignal getaktet wird;

der genannte vierte flip-flop (28) durch ein nicht invertiertes Ausgangs-Signal des genannten fünften flip-flops getaktet wird; und

der genannte dritte flip-flop (25) durch das invertierte Ausgangs-Signal des genannten fünften flip-flops getaktet wird, so daß ein empfangenes O-PSK-moduliertes ZF-Signal (ZF) korrekt abgetastet wird.

9. Schaltkreis zur Rückgewinnung der Trägersynchronisierung nach Anspruch 5, dadurch gekennzeichnet, daß die genannte Oszillatorschaltung (23) einen durch die genannte ZF-Empfangsfrequenz (ZF) gesteuerten Oszillator beinhaltet, der ein erstes Abtastsignal erzeugt, dessen erste Frequenz (2fc) ein exaktes geradzahliges Vielfaches der genannten Symbolfrequenz fs ist; und

ein Frequenzschieber vorhanden ist, der in geeigneter Weise das genannte erste Abtastsignal gegenüber dem genannten unterdrückten Modulationsträger verschiebt, so daß vermieden wird, daß Abtastwerte in die Übergangszonen der noch abzutastenden Digitalsignale (A2, B2, A2+B2, A2-B2) fallen, die keine Information enthalten.