DE3787034T2 - Digitale Signalfehlerkorrektur. - Google Patents

Description

• Die Erfindung bezieht sich im allgemeinen auf die Korrektur von digitalen Signalen und ist insbesondere auf die Korrektur von Fehlern in digitalen Audiosignalen gerichtet, welche z. B. auf einem Magnetband oder dergleichen aufgezeichnet sind.
• Es ist bekannt, die sogenannte Kreuzverschachtelungstechnik zum Transformieren eines digitalen Signals in eine Fehler korrigierende Codestruktur für die digitale Datenübertragung oder Aufzeichnung und Wiedergabe zu verwenden. Es ist die übliche Praxis, wenn die Kreuzverschachtelungstechnik angewendet wird, modulo-2-Addierer zu verwenden, um zwei Paritätsreihen P und Q zu erzeugen, von denen jede vorherbestimmte Zahlen der Datenworter in zwei unterschiedlichen Anordnungen darstellt. Weil jedes Wort des digitalen Datensignals in den zwei paritätsreihen enthalten ist, sieht diese bekannte Kreuzverschachtelungstechnik eine wesentliche Fehlerkorrekturfähigkeit vor, insbesondere, wenn die Korrekturvorgänge wiederholt durchgeführt werden.
• In dem Fehlerkorrektursystem, welches die Kreuzverschachtelungstechnik in einem herkömmlichen PCM-Bandrekorder anwendet, z. B. einem 8mm-VTR für digitale Audiosignale, wird, wenn nur ein in den P- oder Q-Reihen existierendes Fehlerwort durch Feststellen von Wortfehlerhinweisadressen von derartigen Reihen gefunden wird, dieses einzelne Fehlerwort korrigiert. Jedoch in allen anderen Fällen, das heißt, wenn kein Fehlerwort existiert, so daß es unnötig ist, dieses zu korrigieren, oder wenn zwei oder mehr Fehlerwörter existieren und daher nicht korrigiert werden können, werden die Wortfehlerhinweisadressen lediglich ausgelesen, und es wird kein Korrekturverfahren durchgeführt. Folglich ist, wenn kein Fehlerwort existiert oder wenn zwei oder mehr Fehlerwörter existieren, die zum Auslesen der Wortfehlerhinweisadressen erforderliche Zeit verschwendet.
• Wenn die Kreuzverschachtelungstechnik angewendet wird, wird die Anzahl der Fehlerwörter, die korrigiert werden kann, derart vergrößert, daß die Fehlerkorrekturfähigkeit durch das Vergrößern der Anzahl, wie oft die Fehlerkorrekturverfahren bezüglich der P- und Q-Reihen wiederholt werden, verbessert wird. Jedoch, da die verfügbare Gesamtzeit für die Fehlerkorrekturverfahren gewöhnlich auf einen vorherbestimmten Zeitraum beschränkt ist, begrenzt die vorher beschriebene für das Auslesen der Fehlerworthinweisadressen erforderliche verschwendete Zeit, wenn keine Fehlerkorrektur ausgeführt wird oder werden kann, notwendigerweise die Anzahl der Wiederholungen der Korrekturvorgänge, welche innerhalb eines derart begrenzten Zeitraums durchgeführt werden können. Folglich ist die Steigerung der Korrekturfähigkeit eingeschränkt.
• Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung ist eine Vorrichtung zur Korrektur von Fehlern in empfangenen Datensignalen mit Paritätsreihen und CRC-Codes vorgesehen, welche umfaßt:
• Wortfehlerhinweisadressenspeichermittel zum Speichern von Wortfehlerhinweisadressen, die auf der Grundlage der CRC- Codes, die in den genannten empfangenen digitalen Signalen enthalten sind, erzeugt werden;
• Mittel, die auf den Beginn eines Korrekturvorgangs ansprechen, zum Auslesen der genannten Wortfehlerhinweisadressen aus einer vorherbestimmten Paritätsreihe aus den genannten Wortfehlerhinweisadressenspeichermitteln;
• einen Zähler zur Bestimmung, wie viele der genannten aus dem genannten Wortfehlerhinweisadressenspeichermittel ausgelesenen Wortfehlerhinweisadressen Fehlerwörter anzeigen; und Mittel zur Korrektur eines Fehlerwortes der genannten vorherbestimmten Paritätsreihe, wenn nur eine der genannten aus dem genannten Wortfehlerhinweisadressenspeichermittel gelesenen Wortfehlerhinweisadressen ein Fehlerwort anzeigt; dadurch gekennzeichnet, daß sie weiterhin umfaßt:
• Paritätsreihenfehlerhinweisadressenspeichermittel zum Speichern von Reihenfehlerhinweisadressen der genannten vorherbestimmten Paritätsreihen;
• Mittel zum Löschen der Reihenfehlerhinweisadresse für die vom Fehler korrigierte Reihe aus den genannten Paritätsreihenfehlerhinweisadressenspeichermitteln; und
• Hinweisadressenunterscheidungsmittel zum Überprüfen der in den genannten Paritätsreihenfehlerhinweisadressenspeichermittel gespeicherten Reihenfehlerhinweisadressen und die in einem zweiten oder nachfolgenden Korrekturvorgang wirksam werden, wenn die überprüfte Reihenfehlerhinweisadresse keinen Fehler anzeigt, um die nächste Reihenfehlerhinweisadresse zu überprüfen, ohne die entsprechenden Wortfehlerhinweisadressen aus den genannten Wortfehlerhinweisadressenspeichermittel auszulesen.
• Ein zweiter Gesichtspunkt der Erfindung sieht ein Verfahren zur Korrektur von Fehlern in empfangenen digitalen Signalen mit Paritätsreihen und CRC-Codes vor, welches folgende Schritte umfaßt:
• Speichern von auf der Grundlage der CRC-Codes, die in den genannten empfangenen digitalen Signalen enthalten sind, erzeugten Wortfehlerhinweisadressen;
• Beginnen eines Korrekturvorgangs durch Lesen der gespeicherten Wortfehlerhinweisadressen einer vorherbestimmten Paritätsreihe;
• Bestimmen, wie viele der genannten Wortfehlerhinweisadressen, welche gelesen werden, Fehlerwörter anzeigen; und
• Korrigieren eines Fehlerwortes der genannten Paritätsreihe, wenn nur ein Fehlerwort durch die Wortfehlerhinweisadressen, welche gelesen werden, angezeigt wird; gekennzeichnet durch die weiteren Schritte von:
• Speichern der Reihenfehlerhinweisadressen der genannten vorherbestimmten Paritätsreihe der empfangenen digitalen Signale;
• Löschen der gespeicherten Reihenfehlerhinweisadressen, welche der vom Fehler korrigierten Reihe entsprechen;
• Überprüfen in einem zweiten oder nachfolgenden Korrekturverfahren einer der gespeicherten Reihenfehlerhinweisadressen; und
• wenn die überprüfte Reihenfehlerhinweisadresse in irgendeinem der entsprechenden Wörtern keinen Fehler anzeigt, Überprüfen der nächsten Reihenfehlerhinweisadresse, ohne die gespeicherten Wortfehlerhinweisadressen zu lesen.
• ES ist klar zu erkennen, daß es, unter Bezugnahme auf die das Vorhandensein oder die Abwesenheit eines Fehlers in den Worten anzeigenden Reihenfehlerhinweisadressen, die unter Berücksichtigung der jeweiligen Reihen gebildet werden, möglich ist, das Lesen der Wortfehlerhinweisadressen zur Bestimmung zu unterlassen, ob oder ob nicht die Korrekturverfahren durchgeführt werden können oder auch durchgeführt werden müßten. Wenn die Korrekturvorgänge wiederholt durchgeführt werden, nimmt die Anzahl der zu korrigierenden Fehlerwörter nach und nach ab, so daß die Anzahl der Reihen mit keinem Fehler ansteigt. Auf diese Weise kann gemäß der Erfindung die mit dem Zugriff auf Wortfehlerhinweisadressen für Reihen, welche keine Fehler enthalten, verschwendete Zeit drastisch verringert werden, mit dem Ergebnis, daß die Anzahl der Fehlerwörter, die innerhalb einer begrenzten Zeit korrigiert werden können, ansteigen wird. Die obengenannten und andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der Erfindung ersichtlich, welche in Verbindung mit den beigefügten Zeichnungen zu lesen ist. Zu den Zeichnungen:
• Fig. 1A ist eine schematische Darstellung der Anordnung von Daten und deren Beziehung zu Paritätsreihen, welche bei der Aufzeichnung von PCM-Audiosignalen benutzt worden sind;
• Fig. IB stellt schematisch die Kapazität von Speichern mit wahlfreiem Zugriff (RAMs) zum Speichern der Paritätsreihenfehlerhinweisadressen in einer Fehlerkorrekturvorrichtung gemäß einer Ausführungsform der Erfindung dar;
• Fig. 2 ist eine schematische Darstellung eines Datenblocks, auf welchen die Erfindung angewendet werden kann;
• Fig. 3 ist ein Blockschaltbild, das eine Fehlerkorrekturvorrichtung gemäß einer Ausführungsform der Erfindung zeigt; und
• Fig. 4 und 5 sind Flußdiagramme, auf welche bei der Erklärung der Wirkungsweise der Fehlerkorrekturvorrichtung gemäß einer Ausführungsform der Erfindung Bezug genommen wird.
• Nachstehend wird eine Ausführungsform der vorliegenden Erfindung beschrieben, wie sie zur Fehlerkorrektur von PCM-Audiosignalen angewendet wird, welche von einem herkömmlichen oder standardmäßigen 8 mm-VTR aufgezeichnet und wiedergegeben werden. In einem solchen 8 mm-VTR ist ein Magnetband mit einer Breite von 8 mm um die periphere Oberfläche einer rotierenden Trommel mit einem Umschlingungswinkel von 221º gewickelt. Innerhalb dieses Umschlingungswinkels wird ein Bereich von 180º als Aufzeichnungsbereich für Videosignale benutzt, und ein Bereich von 36º wird als Aufzeichnungsbereich für PCM- Audiosignale benutzt. Ein Paar von rotierenden Köpfen sind der Trommel mit einem dazwischenliegenden Winkelabstand von 180º zugeteilt, und die Trommel rotiert mit der Halbbildfrequenz. Die rotierenden Köpfe bewegen sich schräg über das Magnetband, in gleitendem Kontakt mit diesem, um nacheinander schiefe oder schräge Spuren zu verfolgen. Das Videosignal für ein Teilbild wird einem der rotierenden Köpfe zugeführt, um durch diesen auf einer jeweiligen Spur aufgezeichnet zu werden, während der Aufzeichnungsbereich für die Videosignale abgetastet wird. Die PCM-Audiosignale für ein Teilbild werden, nachdem sie mit dem Fehlerkorrekturcode codiert worden sind und einer geeigneten Kompression der Zeitbasis unterzogen worden ist, einem der Köpfe zugeführt, um durch diesen auf der jeweiligen Spur aufgezeichnet zu werden, während der Aufzeichnungsbereich für die PCM-Signale abgetastet wird.
• In dem 8 mm-VTR werden die Codier- und Decodiervorgänge für die Fehlerkorrektur, die mit den PCM-Audiosignalen für ein Teilbild durchgeführt werden, als eine Einheit verwendet, wie es z. B. ausführlich in dem US-Patent 4,562,578 offenbart ist, dessen Rechtsinhaber mit dem hier angegebenen identisch ist. Eine solche Einheit umfaßt 132 Blöcke, wobei jeder Block 8 Wörter von digitalen Audiodaten W&sub0;-W&sub7; und 2 Wörter von Paritätsdaten P und Q enthält. Ein zyklischer Blockprüfungs- (CRC)-Code zur Fehlerfeststellung wird zu den Daten von jedem Block hinzugefügt, und weiterhin ist jedem Block zusätzlich vor seiner Aufzeichnung ein Blocksynchronisierungssignal und ein Blockadressensignal, wie in den Fig. 1A und 2 gezeigt ist, hinzugefügt worden. Wenn die Daten des ersten Blocks aus der Umgebung herausgenommen werden und getrennt überprüft werden, werden sie, wie in Fig. 2 gezeigt ist, aussehen, wobei es sich von selbst versteht, daß, nach diesem ersten Block der zweite Block folgen wird, der dritte Block, . . . bis zum 132sten Block, dabei von links nach rechts in Fig. 1A verlaufend.
• In der in Fig. 1A gezeigten zweidimensionalen oder Matrixanordnung der Dateneinheit enthält jeder der in Querrichtung einer nach dem anderen angeordneten 132 Blöcke 8 Datenwörter, das heißt, es gibt 1056 Wörter in der Dateneinheit. Das digitale Audiosignal von einem Teilbild in dem NTSC-System besteht aus 1050 Wörtern, wobei jedes Wort aus 8 Bit besteht. Daher sind 6 Wörter aus geeigneten Steuerdaten in der Dateneinheit zusammen mit den PCM-Audiosignalen des rechten und linken Kanals für ein Teilbild enthalten. In Fig. 1A sind die Daten für jeden Block in einer vertikalen Spalte angeordnet, und jede der sich horizontal erstreckenden Zeilen, identifiziert als Q, W&sub0;, W&sub1;, W&sub2;, W&sub3;, P, W&sub4;, W&sub5;, W&sub6; und W&sub7;, besteht aus 132 Datenwörtern.
• Eine erste Paritätsreihe (die P-Reihe) wird aus 9 Wörtern gebildet, welche aus den Audiodatenreihen W&sub0;-W&sub7; und der Paritätsreihe P herausgenommen wurden, mit einem Abstand zwischen solchen Wörtern von 14 Blöcken oder 15 Blöcken in Querrichtung, und wobei die in dieser Paritätsreihe P enthaltenen Wörter in Fig. 1A durch volle Kreise symbolisiert werden. Eine zweite Paritätsreihe Q ist aus 10 Wörtern gebildet, die durch leere Kreise in Fig. 1A symbolisiert sind, und die aus der Audiodatenreihe W&sub0;-W&sub7;, der ersten Paritätsreihe P und der zweiten Paritätsreihe Q mit einem Abstand von 12 Blöcken zwischen benachbarten Symbolen herausgenommen worden sind. Wie aus den Fig. 1A und 2 ersichtlich ist, wird die erste Paritätsreihe P wünschenswert in der Mitte des jeweiligen Blocks positioniert, während die zweite Paritätsreihe Q am Ende des Blocks positioniert wird.
• Wie oben ausgeführt, besitzt jede der Datenwortreihen W&sub0;-W&sub7; und jede der Paritätsreihen P und Q, die in einer jeweiligen horizontalen Zeile in der Matrix von Fig. 1A angeordnet sind, 132 Wörter in der jeweiligen Reihe. Daher kann jedes Element der P- und Q-Reihe mittels einer Ziffer n (n = 0 bis 131) identifiziert werden.
• Wie später ausführlich beschrieben wird, ist gemäß der vorliegenden Erfindung ein Speicher mit wahlfreiem Zugriff (RAM) 11 vorgesehen, um 1-Bit-Fehlerhinweisadressen für die Paritätsreihe P zu speichern, und entsprechend ist ein Speicher mit wahlfreiem Zugriff (RAM) 12 vorgesehen, um 1-Bit-Fehlerhinweisadressen für die Paritätsreihe Q zu speichern. Da es 132 Elemente oder Wörter in jeder der Paritätsreihe P und Q gibt, besitzt jeder der Reihenfehlerhinweisadressen-RAMs 11 und 12 eine Kapazität von 132 Bits, wie in Fig. 1B gezeigt ist.
• Wie allgemein bekannt ist, wird das Vorhandensein oder die Abwesenheit eines Fehlers in jedem Block mittels des jeweiligen CRC-Codes festgestellt. Da eine einfache Parität benutzt wird, wenn die CRC-Prüfung feststellt, daß nur ein einzelnes Fehlerwort in der P- oder Q-Reihe existiert, kann dieses einzelne Fehlerwort korrigiert werden. Außerdem kann durch Wiederholen der Decodier- oder Fehlerkorrekturvorgänge in Bezug auf die P- und Q-Reihe die Fehlerkorrekturfähigkeit verbessert werden. Wie allgemein bekannt ist, werden in dem Fall von PCM-Audiodaten fehlerhafte Daten, welche durch den Fehlerkorrekturcode nicht korrigiert werden können, interpoliert oder durch den Durchschnitt der korrekten Daten ersetzt, welche vor und nach den unkorrigierten fehlerhaften Daten vorhanden sind.
• Bezugnehmend auf Fig. 3 ist zu erkennen, daß in einer dort dargestellten Ausführungsform der vorliegenden Erfindung die wiedergegebenen oder empfangenen PCM-Daten und Paritätsdaten, welche an einen Eingang 1 angelegt werden, in einen Daten-RAM 2 unter Adressen, die durch einen Adressengenerator 3 bestimmt werden, gespeichert oder geschrieben werden. Derart wiedergegebene Daten, die vorher im RAM 2 gespeichert gewesen sind, werden einer Fehlerdetektion mittels eines CRC-Arithmetikbetriebsschaltung (nicht gezeigt) unterzogen, welche 1-Bit- Wortfehlerhinweisadressen bereitstellt, welche anzeigen, ob oder ob nicht ein Fehler in jedem Wort festgestellt worden ist. Die Wortfehlerhinweisadressen werden einem Eingang 4 zugeführt, und werden von dort in einen Worthinweisadressen- RAM 5 eingeschrieben. Der Daten-RAM 2 besitzt eine Kapazität, die geeignet ist, die wiedergegebenen Daten für ein Teilbild zu speichern, welche, wie vorher angegeben worden ist, aus 10 Wörtern von PCM-Daten und Paritätsdaten in jedem der 132 Blöcken bestehen. Daher besitzt der RAM 2 eine ausreichende Kapazität, um 1320 Datenwörter zu speichern. Andererseits besitzt der Worthinweisadressen-RAM 5 eine Kapazität von 1320 Bits, um in der Lage zu sein, 1-Bit-Wortfehlerhinweisadressen für jedes der Wörter, die in einem Teilbild der Daten enthalten sind, zu speichern. Die Adressen in dem Worthinweisadressen-RAM 5, unter welchen die Wortfehlerhinweisadressen geschrieben werden, werden ebenfalls durch den Adressengenerator 3 bestimmt. Die in dem Daten-RAM 2 gespeicherten Daten und die in dem Worthinweisadressen-RAM 5 gespeicherten Wortfehlerhinweisadressen werden über eine Umschalteschaltung 6 einer Korrekturschaltung 7 und einem Zähler 8 zugeführt.
• Um die Korrekturvorgänge der P-Reihen durchzuführen, werden die 9 Wortfehlerhinweisadressen, welche die 9 Wörter, die den Anfang der P-Reihe bilden, anzeigen, aus dem Worthinweisadressen-RAM 5 ausgelesen und über die Umschalteschaltung 6 zum Zähler 8 hindurchgeleitet. Wenn nur eine Wortfehlerhinweisadresse, entsprechend einem Wortfehler, durch den Zähler 8 festgestellt wird, veranlaßt dieser die Korrekturschaltung 7, das entsprechende einzelne Fehlerwort zu korrigieren, woraufhin die korrigierten Daten oder das korrigierte Wort in den Daten-RAM 2 an die Stelle des Fehlerworts eingeschrieben wird und zur gleichen Zeit die dem korrigierten Fehlerwort entsprechende Wortfehlerhinweisadresse aus dem Worthinweisadressen- RAM 5 gelöscht wird. Wenn kein Fehlerwort detektiert wird, oder wenn zwei oder mehr Fehlerwörter unter den 9 Wortfehlerhinweisadressen entsprechend der ersten P-Reihe detektiert oder gezählt werden, wird kein Korrekturvorgang ausgeführt, das heißt, die Korrekturschaltung 7 ist nicht in Betrieb, um irgendwelche Daten im RAM 2 zu korrigieren. Die vorhergehenden Arbeitsvorgänge werden bezüglich jeder der 132 Reihen der P- Reihe wiederholt, und ebenso bezüglich jeder der 132 Reihen der Q-Reihe.
• Wenn durch den Zähler 8 kein Fehlerwort detektiert oder gezählt worden ist, oder wenn ein Fehlerwort durch die Korrekturschaltung 7 korrigiert worden ist, wird eine Korrekturvollendungsimpulserzeugungsschaltung 9 wirksam, um einen Korrekturvollendungsimpuls für einen später im Detail beschriebenen Anwendungsfall zu erzeugen.
• Es ist ein Zeitsteuerungsimpulsgenerator 10 vorgesehen, um geeignete Zeitsteuerungsimpulse zur Steuerung der Arbeitsvorgänge des Adressengenerators 3, der Umschalteschaltung 6 und der Korrekturschaltung 7 zu erzeugen. Wenn die Wortfehlerhinweisadressen aus dem Worthinweisadressen-RAM 5 ausgelesen werden, um durch den Zähler 8 gezählt zu werden, und wenn die Wortfehlerhinweisadressen im RAM 5 nach der Korrektur eines Fehlerworts gelöscht worden sind, wird die Umschalteschaltung 6 in die in Fig. 3 dargestellte Stellung eingestellt, das heißt, der Worthinweisadressen-RAM 5 ist mit der Korrekturschaltung 7 und dem Zähler 8 über die Umschalteschaltung 6 verbunden. Andererseits wird, wenn ein Fehlerwort im Daten-RAM 2 durch ein korrigiertes Wort ersetzt werden soll, die Umschalteschaltung 6 umgeschaltet, um den RAM 2 mit der Korrekturschaltung 7 zu verbinden.
• Wie vorher ausgeführt worden ist, werden die 1-Bit-P-Reihenfehlerhinweisadressen und die 1-Bit-Q-Reihenfehlerhinweisadressen in den P- und Q-Reihenhinweisadressen-RAMs 11 und 12 gespeichert. Die Paritätsreihenfehlerhinweisadressen-RAMs 11 und 12 werden gemeinsam durch einen Adressengenerator 13 als Reaktion auf Zeitsteuerungsimpulse vom Generator 10 adressiert. Wie bereits ausgeführt wurde, enthält jede der P- und Q-Reihe 132 Reihen, und die jeweiligen 1-Bit-Reihenfehlerhinweisadressen werden jeweils unter 132 verschiedenen Adressen in den RAMs 11 und 12 gespeichert. Jede der Paritätsreihenfehlerhinweisadressen kann den logischen Pegel oder Wert "1" besitzen, um anzuzeigen, daß ein Fehlerwort in der jeweiligen Paritätsreihe existiert, wohingegen die Reihenfehlerhinweisadresse den Wert "0" besitzt, um anzuzeigen, daß in der jeweiligen Reihe kein Fehlerwort existiert. Die gesamten Reihenfehlerhinweisadressen werden anfänglich auf den hohen Wert "1" gesetzt, und jede der Reihenfehlerhinweisadressen wird gelöscht oder auf den niedrigen Wert "0" geändert, wenn kein Fehlerwort in der jeweiligen Paritätsreihe existiert, und wenn ein einzelner Fehler korrigiert worden ist.
• ES ist eine Umschalteschaltung 14 vorgesehen, um abwechselnd die P- und Q-Reihenfehlerhinweisadressen-RAMs 11 und 12 mit einer Hinweisadressenlöschschaltung 15 und einer Hinweisadressendiskrimierungsschaltung oder -detektor zu verbinden. Die Hinweisadressenlöschschaltung 15 ist mit dem Generator 9 für den Empfang der Korrekturvervollständigungsimpulse mit diesem verbunden, und als Reaktion auf einen derartigen Korrekturvervollständigungsimpuls wird die Hinweisadressenlöschschaltung 15 wirksam, um die Hinweisadresse der jeweiligen Reiche der P- oder Q-Reihe, welche keinen Fehler hat, zu löschen oder auf "0" zurückzusetzen. Mit anderen Worten, die P- oder Q-Reihenfehlerhinweisadressen für die P- oder Q- Reihen, in denen ein Fehlerwort durch die Schaltung 7 korrigiert worden ist, werden auf "0" zurückgestellt. Die Hinweisadressendiskriminierungsschaltung 16 bestimmt, ob die in dem RAM 11 oder 12 adressierte P- oder Q-Reihenfehlerhinweisadresse jeweils "0" oder "1" ist, und der Zeitsteuerungsimpulsgenerator 10 wird als Reaktion auf eine derartige Feststellung oder Diskriminierung betätigt.
• Wie in Fig. 3 gezeigt ist, wird der Schaltvorgang der Umschalteschaltung 14 außerdem durch Zeitsteuerungsimpulse vom Zeitsteuerungsimpulsgenerator 10 gesteuert. Schließlich sind die P- und Q-Reihenfehlerhinweisadressen-RAMs 11 und 12 ausgelegt, die jeweiligen Reihenfehlerhinweisadressen an den Eingängen 17 und 18 zu empfangen, z. B. von einer geeigneten P-, Q-Decodierungsschaltung (nicht gezeigt). Es ist zu erkennen, daß, während der Korrektur der Q-Reihe der Q-Reihenfehlerhinweisadressen-RAM 12 mittels der Umschalteschaltung 14 in der gezeigten Stellung mit der Hinweisadressenrückstellschaltung 15 und der Hinweisadressendiskriminierungsschaltung 16 verbunden ist. Andererseits wird die Umschalteschaltung 14 während der Korrektur der P-Reihe umgeschaltet, um den p-Reihenfehlerhinweisadressen-RAM 11 mit den Schaltungen 15 und 16 zu verbinden.
• In dem Fall der Anwendung der vorliegenden Erfindung bei einem 8 mm-VTR sollten zwei Sätze des Daten-RAM 2, des Fehlerworthinweisadressen-RAM 5, des P-Reihenfehlerhinweisadressen-RAM 11 und des Q-Reihenfehlerhinweisadressen-RAN 12 zur Bearbeitung der PCM-Signale von miteinander abwechselnden Teilbildern vorhanden sein. Auf diese Weise wird während eines Teilbildes, in welchem das PCM-Signal in einen Satz geschrieben wird und dort ein Fehlerkorrekturvorgang durchgeführt wird, das vorhergehende korrigierte PCM-Signal und die Wortfehlerhinweisadressen aus dem anderen Satz ausgelesen.
• Die Korrektur von Fehlern in der oben beschriebenen Ausführungsform der Erfindung wird nun mit Bezug auf die Flußdiagramme in den Fig. 4 und S beschrieben. Die ersten Korrekturvorgänge sind in Fig. 4 dargestellt, und werden bezüglich eines Beispiels in der P-Reihe beschrieben.
• Im Schritt (1) wird die Ziffer n der 132 Reihen der P-Reihe auf den Anfangswert "0" gesetzt. Im Schritt (2) werden die bei n=0 identifizierten Wortfehlerhinweisadressen für die 9 Wörter, die die P-Reihe bilden, aus dem Wortfehlerhinweisadressen-RAM 5 ausgelesen. Im Schritt (3) wird durch den Zähler 8 bestimmt, ob unter den 9 Wörtern, die die bei n=0 identifizierte P-Reihe bilden, kein Fehlerwort ist. Selbstverständlich bleibt die Umschalteschaltung 6 während der Schritte (2) und (3) in der in Fig. 3 gezeigten Stellung, um den Wortfehlerhinweisadressen-RAM 5 mit dem Zähler 8 zu verbinden. Wenn die Antwort für die Verzweigungslinie (3) in Fig. 4 "N" oder "NEIN" ist, das heißt, ein oder mehrere Fehlerwörter von dem Zähler 8 unter den 9 Wortfehlerhinweisadressen entsprechend der bei n=0 identifizierten P-Reihe gezählt worden sind, geht das Programm zu Schritt (4) weiter, in welchem bestimmt wird, ob es nur ein Fehlerwort gibt.
• Andererseits, wenn die Antwort für die Verzweigungslinie (3) "JA" oder "J" ist, das heißt, wenn kein Fehlerwort unter den 9 Datenwörtern, welche die bei n=0 identifizierte P-Reihe bilden, festgestellt wird, springt das Programm zu Schritt (6), in welchem der Korrekturvervollständigungsimpulsgenerator 9 die Hinweisadressenlöschschaltung 15 veranlaßt, die in dem P-Reihenfehlerhinweisadressen-RAM 11 unter der Adresse für die bei n=0 identifizierten P-Reihe gespeicherte Reihenfehlerhinweisadresse zu löschen. Selbstverständlich wird während der Zeit einer derartigen Löschung der Reihenfehlerhinweisadresse die Umschalteschaltung 14 umgeschaltet, um den RAM 11 mit der Hinweisadressenlöschschaltung 15 zu verbinden.
• Wenn die Antwort für die Verzweigungsausgangslinie (4) "JA" oder "J" ist, das heißt, wenn im Schritt (4) ein Fehlerwort festgestellt worden ist, wird ein solches Fehlerwort in Schritt (5) korrigiert, und dann fährt das Programm mit Schritt (6) fort, in welchem der Generator 9 einen Korrekturvervollständigungsimpuls zur Verfügung stellt, um die Hinweisadressenlöschschaltung 15 zu veranlassen, die Reihenfehlerhinweisadresse unter der Adresse im RAM 11 zu löschen, welche der bei n=0 identifizierten P-Reihe entspricht. Selbstverständlich wird während einer solchen Korrektur eines Fehlerwortes die Umschalteschaltung 6 umgeschaltet, um den Daten-RAM 2 mit der Korrekturschaltung 7 zu verbinden.
• Andererseits, wenn die Antwort für die Verzweigungslinie (4) "NEIN" oder "N" ist, das heißt, wenn zwei oder mehr Fehlerwörter unter den 9 Datenwörter, welche die bei n=0 identifizierten P-Reihe bilden, festgestellt worden sind, wird oder kann kein Korrekturvorgang durchgeführt werden, das heißt, das Programm springt von Schritt (4) zu Schritt (7), in welchem die P-Reihennummer n um +1 vergrößert wird, das heißt, auf n=1. Entsprechend geht das Programm nach Beendigung von Schritt (6), in welchem die Reihenfehlerhinweisadresse für die bei n=0 identifizierten P-Reihe gelöscht wird, nach Schritt (7), in welchem die Identifizierungsnummer n der P-Reihe inkrementiert wird. Das Programm geht von Schritt (7) zu Schritt (8), in welchem bestimmt wird, ob der erste Korrekturvorgang für die 132 Reihen der P-Reihe durchgeführt worden ist. Mit anderen Worten, der Schritt (8) bestimmt, ob n = 132 ist. Wenn gefunden worden ist, daß n = 132 ist, wird die erste Korrekturbearbeitungsvorgang für die P-Reihe beendet. Jedoch, wenn im Schritt (8) gefunden wird, daß n kleiner als 132 ist, kehrt das Programm zu Schritt (2) zurück. Nachdem die ersten Korrekturvorgänge bezüglich der P-Reihe abgeschlossen worden sind, werden die ersten Korrekturvorgänge bezüglich der Q- Reihe ähnlich ausgeführt.
• Wie vorher festgestellt, ist es wünschenswert, daß die Korrekturbearbeitungsvorgänge bezüglich der P-Reihe und der Q-Reihe wiederholt. Der zweite und jeder folgende Korrekturbearbeitungsvorgang wird nun unter Bezugnahme auf Fig. 5 beschrieben, in welcher die Schritte, welche jenen oben, unter Bezugnahme auf Fig. 4 beschriebenen entsprechen, durch die gleichen Bezugszeichen gekennzeichnet werden. Noch einmal wird die in Fig. 5 dargestellte spezielle Beschreibung des Korrekturbearbeitungsvorgangs mit Bezug auf ein Beispiel in der P-Reihe erfolgen.
• In dem zweiten oder nachfolgenden Korrekturbearbeitungsvorgang wird die Zahl n, welche die Reihe der P-Reihe identifiziert, in Schritt (1) auf den Ausgangspunkt n=0 gesetzt. Dann geht das Programm mit umgeschalteter Umschaltungsschaltung 14, um den RAM 11 mit der Hinweisadressendiskriminierungs- oder Detektionsschaltung 16 zu verbinden, weiter zum Schritt (9), in welchem die unter der Adresse für n=0 gespeicherten 1-Bit-P- Reihenfehlerhinweisadresse aus dem RAM 11 ausgelesen wird. Im Schritt (10) stellt die Hinweisadressendiskriminierungsschaltung 16 fest, ob die aus dem RAM 11 ausgelesene P-Reihenfehlerhinweisadresse "1" ist, das heißt, ob ein Fehlerwort in den 9 Datenwörtern enthalten ist, welche die bei n=0 identifizierten Reihen der P-Reihe bilden. Wenn die Antwort für die Verzweigungsausgangslinie (10) "JA" oder "J" ist, das heißt, wenn die aus dem RAM 11 ausgelesene P-Reihenfehlerhinweisadresse "1" ist, geht das Programm von Schritt (10) zu Schritt (2), in welchem die Hinweisadressendiskriminierungsschaltung 16 den Zeitsteuerungsimpulsgenerator 10 betätigt, um zu veranlassen, die Wortfehlerhinweisadressen, die den Datenwörtern entsprechen, welche die bei n=0 identifizierte Reihe der P- Reihe bilden, aus dem RAM 5 auszulesen. In dem nächsten Schritt (4) bestimmt der Zähler 8 aus den aus dem RAM 5 ausgelesenen Wortfehlerhinweisadressen, ob ein Fehlerwort unter den 9 Wörtern, welche die P-Reihe ausmachen, existiert. Wenn nur ein Fehlerwort in der berücksichtigten P-Reihe festgestellt wird, geht das Programm zum Schritt (5), in welchem das einzelne Fehlerwort durch die Korrekturschaltung 7 korrigiert wird, und danach werden der Korrekturvollendungsimpulsgenerator 9 und die Hinweisadressenlöschschaltung 15 tätig, um die im RAM 11 unter der Adresse, die der bei n=0 identifizierten P-Reihe entspricht, gespeicherte Reihenfehlerhinweisadresse auf "0" zurückzusetzen. Wenn im Schritt (4) durch den Zähler 8 zwei oder mehr Fehlerworte festgestellt werden, werden der Fehlerkorrekturschritt (6) und der die Reihenfehlerhinweisadresse löschende Schritt (6) fortgelassen, und das Programm geht weiter nach Schritt (7). Entsprechend, wenn die aus der n=0 entsprechenden Adresse in dem RAM 11 ausgelesene 1-Bit-P-Reihenfehlerhinweisadresse "0" ist, das heißt, wenn die im Schritt (10) festgestellte Reihenfehlerhinweisadresse nicht "1" ist, woraus folgt, daß in den betrachteten 9 Datenwörtern, die die P-Reihe bilden, kein Fehlerwort existiert, überspringt das Programm die Schritte (2), (4), (5) und (6) und geht direkt zum Schritt (7) weiter. Im Schritt (7) wird die Zahl n zum Identifizieren der Reihen der P-Reihe, die betrachtet werden, um 1 inkrementiert, und dann geht das Programm zum Schritt (8) weiter, in welchem festgestellt wird, ob n=132 ist. Wenn n kleiner als 132 ist, kehrt das Programm zum Schritt (9) zurück, wohingegen, wenn n=132 ist, das Programm beendet wird. Mit anderen Worten, der zweite oder nachfolgende in Fig. 5 dargestellte Korrekturbearbeitungsvorgang wird bezüglich jede der P-Reihen wiederholt. Entsprechend werden die zweiten und nachfolgenden Korrekturbearbeitungsvorgänge bezüglich der Q-Reihen durchgeführt.
• Es ist klar zu erkennen, daß die Fehlerkorrektur in Übereinstimmung mit der vorliegenden Erfindung nicht auf digitale Daten beschränkt ist, welche mittels der Kreuzverschachtelungstechnik in eine Fehler korrigierbare Codestruktur transformiert worden sind, sondern sie kann entsprechend bei dem Produktcode zur Durchführung von Fehlerkorrekturcodierungsverfahren in den vertikalen und horizontalen Richtungen der zweidimensionalen Datenanordnung angewendet werden. Weiterhin ist der Fehlerkorrekturcode, welcher benutzt wird, nicht auf den im beschriebenen Beispiel verwendeten einfachen Paritätscode beschränkt, sondern es können ebenso andere Codes, wie zum Beispiel der Reed-Solomon-Code oder dergleichen, benutzt werden.
• Es ist klar zu erkennen, daß, bei der Korrektur von Fehlern gemäß der Erfindung mittels zweier oder mehrerer Korrekturreihen und durch Wiederholen der Korrekturverfahren bezüglich jeder Reihe, die Korrekturverfahren bezüglich irgendeiner der Reihen ohne Fehler fortgelassen werden können. Daher kann die Anzahl der Wiederholungen der Korrekturverfahren, welche bezüglich jeder Reihe in einer festgesetzten Zeit ausgeführt werden können, verglichen mit herkömmlichen Fehlerkorrektursystemen, in welchen die Korrekturverfahren selbst bezüglich von Reihen durchgeführt werden, die keinen Fehler enthalten, vergrößert werden.

Claims (6)

1. Vorrichtung zur Korrektur von Fehlern in empfangenen Datensignalen mit Paritätsreihen und CRC-Codes, welche umfaßt:

Wortfehlerhinweisadressenspeichermittel (5) zum Speichern von Wortfehlerhinweisadressen, die auf der Grundlage der CRC- Codes, die in den genannten empfangenen digitalen Signalen enthalten sind, erzeugt werden;

Mittel (3, 6), die auf den Beginn eines Korrekturvorgangs ansprechen, zum Auslesen der genannten Wortfehlerhinweisadressen aus einer vorherbestimmten Paritätsreihe aus den genannten wortfehlerhinweisadressenspeichermitteln (5);

einen Zähler (8) zur Bestimmung, wie viele der genannten aus dem genannten Wortfehlerhinweisadressenspeichermittel ausgelesenen Wortfehlerhinweisadressen Fehlerwörter anzeigen; und

Mittel (7) zur Korrektur eines Fehlerwortes der genannten vorherbestimmten Paritätsreihe, wenn nur eine der genannten aus dem genannten Wortfehlerhinweisadressenspeichermittel (5) gelesenen Wortfehlerhinweisadressen ein Fehlerwort anzeigt; dadurch gekennzeichnet, daß sie weiterhin umfaßt:

Paritätsreihenfehlerhinweisadressenspeichermittel (11, 12) zum Speichern von Reihenfehlerhinweisadressen der genannten vorherbestimmten paritätsreihen;

Mittel (15) zum Löschen der Reihenfehlerhinweisadresse für die vom Fehler korrigierte Reihe aus den genannten Paritätsreihenfehlerhinweisadressenspeichermitteln, und

Hinweisadressenunterscheidungsmittel zum Überprüfen der in den genannten Paritätsreihenfehlerhinweisadressenspeichermittel (11, 12) gespeicherten Reihenfehlerhinweisadressen und die in einem zweiten oder nachfolgenden Korrekturvorgang wirksam werden, wenn die überprüfte Reihenfehlerhinweisadresse keinen Fehler anzeigt, um die nächste Reihenfehlerhinweisadresse zu überprüfen, ohne die entsprechenden Wortfehlerhinweisadressen aus den genannten Wortfehlerhinweisadressenspeichermittel (5) auszulesen.

2. Vorrichtung nach Anspruch 1, welche weiterhin Mittel zum Setzen von Fehlerhinweisadressen in den genannten Paritätsreihenfehlerhinweisadressenspeichermittel (11, 12) zu Beginn einer Fehlerkorrekturoperation umfassen.

3. Vorrichtung nach Anspruch 1 oder 2, in welcher die genannten Löschmittel (15) weiterhin angepaßt sind, die entsprechende Reihenfehlerhinweisadresse zu löschen, wenn der genannte Zähler keinen Fehler in den Wörtern zeigt, die den ausgelesenen Wortfehlerhinweisadressen entsprechen.

4. Verfahren zur Korrektur von Fehlern in empfangenen digitalen Signalen mit Paritätsreihen und CRC-Codes, welches folgende Schritte umfaßt:

Speichern von auf der Grundlage der CRC-Codes, die in den genannten empfangenen digitalen Signalen enthalten sind, erzeugten Wortfehlerhinweisadressen;

Beginnen eines Korrekturvorgangs durch Lesen der gespeicherten Wortfehlerhinweisadressen einer vorherbestimmten Paritätsreihe;

Bestimmen, wie viele der genannten Wortfehlerhinweisadressen, welche gelesen werden, Fehlerwörter anzeigen; und

Korrigieren eines Fehlerwortes der genannten Paritätsreihe, wenn nur ein Fehlerwort durch die Wortfehlerhinweisadressen, welche gelesen werden, angezeigt wird; gekennzeichnet durch die weiteren Schritte von:

Speichern der Reihenfehlerhinweisadressen der genannten vorherbestimmten Paritätsreihe der empfangenen digitalen Signale;

Löschen der gespeicherten Reihenfehlerhinweisadressen, welche der vom Fehler korrigierten Reihe entsprechen;

überprüfen in einem zweiten oder nachfolgenden Korrekturverfahren einer der gespeicherten Reihenfehlerhinweisadressen; und

wenn die überprüfte Reihenfehlerhinweisadresse in irgendeinem der entsprechenden Wörtern keinen Fehler anzeigt, Überprüfen der nächsten Reihenfehlerhinweisadresse, ohne die gespeicherten Wortfehlerhinweisadressen zu lesen.

5. Verfahren nach Anspruch 4, in welchem alle der genannten Reihenfehlerhinweisadressen zu Beginn der Fehlerkorrekturoperation gesetzt werden.

6. Verfahren nach Anspruch 4 oder 5, welches weiterhin auch das Löschen der entsprechenden Reihenfehlerhinweisadresse umfaßt, wenn die Wortfehlerhinweisadressen, welche gelesen werden, keine Wortfehler anzeigen.