DE3751188T2

DE3751188T2 - NRZ-Phasenregelschleifenschaltung mit Monitor und Erholschaltungen dafür.

Info

Publication number: DE3751188T2
Application number: DE3751188T
Authority: DE
Inventors: Reymond Paul Rizzo
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-02-11
Filing date: 1987-12-01
Publication date: 1995-09-28
Anticipated expiration: 2007-12-02
Also published as: JPH0824261B2; US4787097A; EP0278079A3; JPS63204920A; EP0278079B1; EP0278079A2; DE3751188D1

Description

Diese Erfindung betrifft eine Schaltung zur Entnahme van Taktinformationen aus einem NRZ-Datenstrom unter Verwendung einer PLL-Schaltung.
Um die serielle Hochgeschwindigkeitsübertragung von Daten in einem Datenstrom zu decodieren, muß man Taktinformationen in bezug auf die Daten erhalten. Die Taktinformationen können entweder getrennt von den Daten gesendet oder direkt aus den Daten entnommen werden. Eine PLL-Schaltung wird oft verwendet, um Taktinformationen direkt aus dem Datenstrom zu entnehmen. Die PLL-Schaltung enthält normalerweise einen Phasendetektor, ein Tiefpaßfilter und einen spannungsgesteuerten Oszillator (VCO). Ein wiedergewonnenes Taktsignal kann man am Ausgang des VCOs erhalten, da die Rückkopplungseigenschaft der PLL-Schaltung den Ausgang des VCOs auf die Basisfrequenz des Eingangssignals konvergiert.
Wenn das Eingangssignal eine periodische Wellenform hat, wie beispielsweise eine einfache Sinusfrequenz, hat die PLL-Schaltung keine Schwierigkeit, sich auf deren Basisfrequenz zu synchronisieren, da es keine Harmonischen eines periodischen Signals gibt. Wenn es sich bei dem Eingangssignal jedoch um Zufallsdaten handelt, sind viele Harmonische des Signals, zusätzlich zu der Basisfrequenz der Zufallsdaten, auch Bestandteil des Spektrums. Die PLL-Schaltung darf sich nicht auf Harmonische der Zufallsdaten, sondern nur auf die Basisrrequenz der Zufallsdaten synchronisieren. Daher muß der Frequenzerfassungsbereich der PLL-Schaltung auf ein Schmalband begrenzt werden, das um die Easisfrequenz der Zufallsdaten zentriert ist, so daß sich die PLL-Schaltung nicht fälschlicherweise auf eine Harmonische synchronisieren kann.
In der Vergangenheit mußten die Komponenten der PLL-Schaltung sorgfältig ausgewählt, manuell abgeglichen oder während einer Testphase aktiv abgeglichen werden, um den Erfassungsbereich der PLL-Schaltung einzugrenzen. Dies ist eine zeitraubende und teure Aufgabe. Zeit und Temperatur können den Erfassungsbereich der PLL-Schaltung auch weit genug vergrößern, so daß sie sich fälschlicherweise auf eine Harmonische synchronisieren kann.
Ein weiteres Problem bei der Verwendung einer PLL-Schaltung mit einem schmalen Erfassungsbereich ist die Schwierigkeit, die eine PLL-Schaltung hat, nach der Initialisierung einen synchronisierten Zustand zu erreichen oder nach einer unterbrochenen Übertragung einen synchronisierten Zustand wiederzuerlangen, beispielsweise dann, wenn ein Kabel herausgezogen wird. Wenn sich die Ausgangsfrequenz eines VCOs nicht innerhalb des Erfassungsbereiches befindet, driftet eine PLL-Schaltung oft ziellos umher, ohne sich je auf die Basisfrequenz der ankommenden Daten synchronisieren zu können.
Die Probleme, einen korrekten Synchronzustand bei einem Zufallsdatenstrom aufrechtzuerhalten, werden noch größer, wenn es sich bei dem Zufallsdatenstrom um einen NRZ-Datenstrom handelt. NRZ- Daten haben nicht unbedingt einen spektralen Erequenzanteil bei der Frequenz, mit welcher der Datenstrom gesendet wird. Spezielle Änderungen müssen an der PLL-Schaltung vorgenommen werden, damit sie einen NRZ-Datenstrom bewältigen kann.
Außerdem sollte die Fehlerrate von NRZ-Daten so gering wie möglich sein, vorzugsweise in der Größenordnung von 10&supmin;¹&sup5;.
Um diese Fehlerrate zu erreichen, darf in einem Prozessor, der 24 Stunden am Tag läuft und eine Übertragungsgeschwindigkeit von 200 Millionen Bits pro Sekunde hat, nur alle zwei oder drei Monate ein Fehler auftreten. Spezielle Änderungen müssen an der PLL-Schaltung vorgenommen werden, um eine solche Fehlerrate zu erreichen.
In der Vergangenheit gab es mehrere Versuche, die obengenannten Probleme zu lösen. In der U.S.-Patentschrift 4 365 211 ist eine PLL-Schaltung mit einer Primärschleife und einer Initialisierungsschleife beschrieben. Die Initialisierungsschleife wird in die Schaltung geschaltet, wenn ein Frequenzfenster überschritten wird. Jedoch wird das Frequenzfenster unter Verwendung ungenauer Elemente, wie beispielsweise Kondensatoren und Widerstände, erzeugt und ist damit für Zufallsdaten, wie beispielsweise NRZ- Daten, nicht geeignet, die ein genaues und schmales Frequenzfenster erforderlich machen.
In der U.S.-Patentschrift 4 590 602 ist eine breitbandige Taktrückgewinnungsschaltung für NRZ-Daten beschrieben. Dieses Patent verwendet jedoch Quadratur-Phasendetektoren, die einen 90ºC- Phasenunterschied zwischen den Daten und dem wiedergewonnenen Takt erzeugen. Dies ist nicht erwünscht, da die Eingangsdaten an der Impulsflanke abgetastet werden, was zu Datenfehlern führen kann, die eine wünschenswerte Fehlerrate übersteigen. Außerdem überwacht die Überwachungsschaltung Phasenunterschiede anstelle von Frequenzunterschieden. Dieser Lösungsansatz ist für eine Schleifeninitialisierung aufgrund der Unempfindlichkeit zwischen Eingabe- und Ausgabedatenmustern nicht wünschenswert.
Es ist die Hauptaufgabe dieser Erfindung, eine PLL-Schaltung erneut effizient auf einen NRZ-Datenstrom zu synchronisieren, wenn ein schmales Frequenzfenster überschritten worden ist.
Dieses Problem wird durch die in Anspruch 1 angegebenen Merkmale gelöst. Auf weitere vorteilhafte Ausführungsformen der Erfindung ist in den Teilansprüchen hingewiesen.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt eine grundlegende PLL-Schaltung.
Fig. 2 zeigt eine Überwachungs- und eine Rückgewinnungsschaltung, die in der Schleife einer grundlegenden PLL-Schaltung angeordnet sind.
Fig. 3 zeigt Komponenten der Überwachungs- und der Pückgewinnungsschaltung von Figur 2.
Fig. 4 zeigt die Überwachungs- und die Rückgewinnungsschaltung, die mit der PLL-Schaltung der Erfindung verbunden ist, die in der Lage ist, einen NRZ-Datenstrom zu bewältigen.
Fig. 5 zeigt die ausführliche Schaltung des Phasendetektors von Figur 4.
Fig. 6 bis 7 zeigen die ausführliche Schaltung der Strompumpen von Figur 4 mit ihren Wahrheitstabellen.
Fig. 1 zeigt eine grundlegende PLL-Schaltung 10. Der Phasendetektor 12, das Tiefpaßfilter 13 und der VCO 16 sind im Vorwärtspfad der Schleife miteinander verbunden. Die Ausgangsleitung 17 führt zum Phasendetektor 12 zurück. VCO 16 ist ein selbsterregter Oszillator, der von einer externen Bezugsfrequenz gesteuert wird (nicht abgebildet). Die Frequenz des VCOs 16 führt auf der Ausgangsleitung 17 der PLL-Schaltung zurück zum Phasendetektor 12. Der Phasendetektor 12 vergleicht die Ausgangsfrequenz der PLL-Schaltung mit der Eingangsfrequenz des Signals auf der Eingangsleitung 11.
Das Ausgangssignal des Phasendetektors 12 ist ein durchschnittlicher Gleichspannungswert, der proportional zum Frequenz- und Phasenunterschied der Eingangsleitung 11 und der Ausgangsleitung 17 ist und im allgemeinen als das Fehlersignal bezeichnet wird. Das Rauschen des Fehlersignals bei hoher Frequenz wird vom Tiefpaßfilter 13 gefiltert. Das gefilterte Fehlersignal wird dann an den VCO 16 geliefert, wodurch die Schleife geschlossen und der VCO 16 gezwungen wird, seine Frequenz einzustellen, um die Differenz zwischen der Frequenz des VCOs und der Eingangsfrequenz auf der Eingangsleitung 11 zu reduzieren. Wenn der VCO 16 beginnt, seine Frequenz zu ändern, befindet sich die Schleife 10 im Erfassungszustand.
Die Schleife 10 bleibt im Erfassungszustand, und der Vorgang der Einstellung der Frequenz des VCOs 16 dauert so lange an, bis die Frequenz des VCOs auf der Ausgangsleitung 17 gleich ist wie die Eingangsfrequenz auf der Eingangsleitung 11. Sobald diese beiden Frequenzen gleich sind (bis auf einen endlichen Phasenunterschied), ist die Schleife synchronisiert beziehungsweise befindet sie sich im Gleichlauf.
Der Bereich, über den die Schleife 10 Anderungen der Eingangsfrequenz der Eingangsleitung 11 folgt, wird als Synchronisierungsbereich bezeichnet. Der Frequenzbereich, in dem die Schleife 10 eine Phasensynchronisierung erfaßt, ist der Erfassungsbereich. Der Erfassungsbereich bei der Schleife 10 ist nie größer als der Synchronisierungsbereich. Wenn das Fehlersignal zu groß ist, was auf einen großen Frequenzunterschied zwischen der Frequenz des VCOs und der Frequenz der Eingangsleitung hinweist, leitet das Tiefpaßfilter 13 dieses Fehlersignal nicht an den VCO weiter, da der Erfassungsbereich überschritten worden ist.
Wenn das Eingangssignal auf der Eingangsleitung 11 ein 200-MHz- Sinussignal wäre, könnte der Erfassungsbereich der Schleife 10 unbegrenzt sein, da keine Gefahr einer irrtümlichen Synchronisierung auf eine Harmonische eines reinen Sinussignals besteht. Wenn der Erfassungsbereich groß ist, ist es wahrscheinlicher, daß sich die Schleife 10 während der Initialisierung auf ein eintreffendes Signal synchronisieren kann.
Wenn das Eingangssignal auf der Eingangsleitung 11 jedoch ein Strom digitaler Zufallsdaten ist, muß der Erfassungsbereich der Schleife 10 genau festgelegt werden, um wesentlich schmaler als im Falle eines Sinussignals zu sein, da jetzt die Gefahr einer irrtümlichen Synchronisierung auf eine Harmonische besteht. Wenn der Erfassungsbereich klein ist, könnte sich die Schleife 10 während der Initialisierung nicht auf ein eintreffendes Signal synchronisieren.
Fig. 2 zeigt die Überwachungsschaltung 20 und die Rückgewinnungsschaltung 40, die in der Schleife 10 von Figur 1 angeordnet sind. Die Überwachungsschaltung 20 überwacht die Ausgangsleitung 17 der PLL-Schaltung und ist in der Lage, festzustellen, ob die PLL-Schaltung 10 innerhalb des vorher festgelegten schmalen Frequenzfensters arbeitet. Das vorher festgelegte schmale Frequenzfenster ist geringfügig kleiner als der Erfassungsbereich der PLL-Schaltung, um Toleranzen bei den Komponenten auszugleichen. Wenn die Überwachungsschaltung 20 feststellt, daß die PLL- Schaltung 10 innerhalb des vorher festgelegten schmalen Frequenzfensters arbeitet, kommt die Ausgangsleitung 17 von der Überwachungsschaltung 20 unverändert am Phasendetektor 12 an. Wenn die Überwachungsschaltung 20 jedoch feststellt, daß die PLL-Schaltung 10 außerhalb des vorher festgelegten schmalen Frequenzfensters arbeitet, wird die Rückgewinnungsschaltung 40 aktiviert, und der Phasendetektor 12 wird deaktiviert. Wenn sich die Schleife in diesem nicht synchronisierten Zustand befindet, werden die Daten auf der Eingangsleitung 11 gestoppt, da der Phasendetektor 12 deaktiviert ist. Die Rückgewinnungsschaltung 40 bleibt in der Schleifenschaltung, bis die Überwachungsschaltung 20 feststellt, daß die Schleife wieder innerhalb des Frequenzfensters arbeitet, somit auch innerhalb des Erfassungsbereiches des Phasendetektors 12, woraufhin der Phasendetektor 12 wieder aktiviert und die Rückgewinnungsschaltung 40 deaktiviert wird. Der Phasendetektor 12 synchonisiert sich dann auf die Frequenz der ankommenden Daten.
Fig. 3 beschreibt ausführlicher die Funktionsweise der Überwachungsschaltung 20 und der Rückgewinnungsschaltung 40. Die Ausgangsleitung 17 der PLL-Schaltung kommt an einem Eingang der Exklusiv-ODER-(XOR-) Schaltung 21 an. Das Frequenzbezugssignal 22 liegt an dem anderen Eingang der XOR-Schaltung 21 an. Das Frequenzbezugssignal 22 entspricht der Übertragungsgeschwindigkeit der ankommenden Daten. Die XOR-Schaltung 21 erzeugt ein digitales Signal, das die Summe und die Differenz der Ausgangsfrequenz der PLL-Schaltung auf der Leitung 17 und der Bezugsfrequenz auf der Leitung 22 enthält. Dieses digitale Signal wird durch das Tiefpaßfilter 23 geleitet, das die Summe der Ausgangsfrequenz der PLL-Schaltung und der Bezugsfrequenz herausfiltert. Las Signal am Ausgang des Tiefpaßfilters 23 ist ein analoges Signal des Frequenzunterschiedes zwischen der Ausgangsfrequenz der PLL- Schaltung und der Bezugsfrequenz. Dieses analoge Signal wird dann vom Komparator 24 in ein digitales Signal zurücktransformiert, das auf der Eingangsleitung 26 des Phasenfrequenzdetektors 27 ankommt. Der Komparator 24 verwendet die Hysterese, um eine falsche Triggerung zu vermeiden, falls sich die Signale auf der Frequenzbezugsleitung 22 und auf der Ausgangsleitung 17 der PLL-Schaltung der Synchronisierung nähern.
Das Frequenzbezugssignal 22 wird vom Teiler 28 geteilt, so daß die Frequenz des Signals auf der Leitung 29 geringfügig schmalbandiger ist als der Erfassungsbereich der PLL-Schaltung. Die Frequenz des Signals auf der Leitung 29 bestimmt das Frequenzfenster. Deshalb hat der Phasenfrequenzdetektor 27 auf der Eingangsleitung 26 ein Signal, das den Frequenzunterschied zwischen der Ausgangsfrequenz der PLL-Schaltung und der Bezugsfrequenz darstellt, und auf der Eingangsleitung 29 ein Signal, welches das Frequenzfenster darstellt. Der Phasenfrequenzdetektor 27 vergleicht die Eingangsleitung 26 mit der Eingangsleitung 29.
Wenn die Eingangsleitung 26 eine höhere Frequenz enthält als die Eingangsleitung 29, arbeitet die PLL-Schaltung außerhalb des vorher festgelegten schmalen Frequenzfensters, da die Differenz zwischen dem Ausgangssignal der PLL-Schaltung und dem Frequenzbezugssignal das Frequenzfenster überschreitet. Das erneut triggerbare Einzelsignal 31 aktiviert dann die Sperrleitung 32. Durch die Verwendung des erneut triggerbaren Einzelsignals 31 wird die Möglichkeit verhindert, daß die Sperrleitung 32 kippt, während sich die PLL-Schaltung außerhalb des Frequenzfensters befindet.
Wenn die Sperrleitung 32 aktiviert ist, was anzeigt, daß die PLL-Schaltung außerhalb des vorher festgelegten schmalen Frequenzfensters arbeitet, wird der Phasendetektor 12 abgeschaltet, und der Phasenfrequenzdetektor 41 wird eingeschaltet. Der Phasenfrequenzdetektor 41 nimmt dann in der PLL-Schaltung effektiv den Platz des Phasendetektors 12 ein. Der Phasenfrequenzdetektor 41 vergleicht das Frequenzbezugssignal 22 mit dem Ausgangssignal 17 der PLL-Schaltung. Der Phasenfrequenzdetektor 41 hat einen unbegrenzten Erfassungsbereich, und die Frequenz des VCOs 16 wird ständig eingestellt, damit sie näher an der Frequenz des Frequenzbezugssignals 22 liegt.
Die Überwachungsschaltung 20 überwacht weiterhin die PLL-Schaltung, während der Phasenfrequenzdetektor 41 den Platz des Phasendetektors 20 einnimmt. Wenn die Frequenz der Eingangsleitung 26 des Phasenfrequenzdetektors 27 niedriger ist als die Frequenz der Eingangsleitung 29, befindet sich die PLL-Schaltung wieder innerhalb des Frequenzfensters und somit auch wieder innerhalb des Erfassungsbereiches des Phasendetektors 12, da der Unterschied zwischen dem Ausgangssignal der PLL-Schaltung und dem Frequenzbezugssignal geringer ist als der Erfassungsbereich des Phasendetektors 12. Das erneut triggerbare Einzelsignal 31 deaktiviert dann die Sperrleitung 32.
Wenn die Sperrleitung 32 deaktiviert ist, was anzeigt, daß sich die PLL-Schaltung innerhalb des Frequenzfensters befindet, wird der Phasendetektor 12 wieder eingeschaltet, und der Phasenfrequenzdetektor 41 wird abgeschaltet. Der Phasendetektor 12 nimmt dann in der PLL-Schaltung effektiv den Platz des Phasenfrequenzdetektors 41 ein. Der Phasendetektor 12 kann sich dann auf die richtige Frequenz synchronisieren, da sich die PLL-Schaltung innerhalb ihres Erfassungsbereiches befindet.
Ein einfaches Beispiel der Funktionsweise der Erfindung wird nun beschrieben. Nehmen wir an, Zufallsdaten gehen auf der Eingangsleitung 11 mit 200 MBit in den Phasendetektor 12 ein. Um eine Taktrückgewinnung an Daten mit dieser hohen Geschwindigkeit vornehmen zu können, muß der VCO 16 mit 200 MHz getaktet sein. Die Frequenzbezugsleitung 22 wird dann ebenfalls mit 200 MHz betrieben. Nehmen wir an, der Phasendetektor 12 hat einen Erfassungsbereich von 1,5 MHz, der aufgrund der Harmonischen, die nahe am spektralen Anteil der Basisfrequenz liegen, zwangsläufig schmal ist. Dieser Erfassungsbereich von 1,5 MHz bedeutet, daß der Phasendetektor 12 den VCO 16 nur um 1,5 MHz von dessen Ausgangspunkt verschieben kann; daher muß der VCO 16 auf einen Bereich innerhalb von 1,5 MHz von 200 MHz initialisiert werden, um sich richtig auf eingehende Daten synchronisieren zu können.
Um das Frequenzfenster definieren zu können, sollte die Eingangsleitung 29 des Phasenfrequenzdetektors 27 eine Frequenz enthalten, die unter dem Erfassungsbereich von 1,5 MHz des Phasendetektors 12 liegt. Daher wäre ein 1-MHz-Frequenzfenster angemessen. Da die Frequenz der Frequenzbezugsleitung 200 MHz beträgt, sollte der Teiler 28 die eingehende Frequenz durch 200 teilen.
Nehmen wir an, daß der VCO 16 nach der Initialisierung seinen Betrieb mit 50 MHz aufnimmt. Eine korrekte Datenrückgewinnung kann bei dieser Frequenz nicht erreicht werden, da sie nicht innerhalb von 1,5 MHz von 200 MHz, dem Erfassungsbereich des Phasendetektors 12, liegt. Das Ausgangssignal der XOR-Schaltung 21 enthält die Summe und die Differenz der Ausgangsleitung 17 der PLL-Schaltung (50 MHz) und der Frequenzbezugsleitung 22 (200 MHz), die 250 MHz beziehungsweise 150 MHz betragen. Das Tiefpaßfilter 24 entfernt die 250-MHz-Frequenzkomponente. Daher liegt an der Eingangsleitung 26 des Phasenfrequenzdetektors 27 ein 150-MHz-Signal an. Die Eingangsleitung 29 enthält ein Signal mit einer Frequenz von 1 MHz, das Frequenzfenster. Da die Eingangsleitung 26 größer ist als die Eingangsleitung 29, stellt der Phasenfrequenzdetektor fest, daß die PLL-Schaltung außerhalb des 1-MHz-Frequenzfensters arbeitet und aktiviert die Sperrleitung 32, wodurch der Phasendetektor 12 abgeschaltet und der Phasenfrequenzdetektor 41 eingeschaltet wird.
Der Phasenfrequenzdetektor 41 mit seinem unbegrenzten Erfassungsbereich und dem 200-MHz-Frequenzbezugssignal 22 als seinem Eingangssignal ist jetzt Teil der PLL-Schaltung. Die Frequenz des VCOs 16, die nach wie vor bei 50 MHz liegt, beginnt zu steigen und sich 200 MRz zu nähern. Wenn die Frequenz des an der Ausgangsleitung 17 der PLL-Schaltung anliegenden Signals 199 MHz übersteigt, ist die Frequenz der Eingangsleitung 26 des Phasenfrequenzdetektors 27 geringer als die Frequenz des an der Eingangsleitung 29 anliegenden Signals, was anzeigt, daß sich die PLL-Schaltung sowohl innerhalb des 1-MHz-Frequenzfensters als auch innerhalb des 1,5-MHz-Erfassungsbereiches des Phasendetektors 12 befindet. Die Sperrleitung 32 wird deaktiviert, wodurch der Phasenfrequenzdetektor 41 abgeschaltet und der Phasendetektor 12 wieder eingeschaltet wird. Da sich der VCO 16 jetzt innerhalb des Erfassungsbereiches des Phasendetektors 12 befindet, kann sich die PLL-Schaltung auf die 200-MBit-Daten synchronisieren, die auf der Eingangsleitung 11 ankommen.
Die bevorzugte Ausführungsform der Verwendung der Überwachungs- und der Rückgewinnungsschaltung mit einer speziellen, für NRZ- Daten modifizierten PLL-Schaltung ist in Figur 4 gezeigt. Fig. 4 zeigt die PLL-Schaltung 50, die mit der Überwachungsschaltung 20 und der Rückgewinnungsschaltung 40 verbunden ist. Der Frequenzverdoppler 51 erweitert den Erfassungsbereich des Phasendetektors 52. Der Frequenzverdoppler 51 erzeugt auch schmale Impulse, die vom Phasendetektor 52 für einen optimalen Betrieb benötigt werden. Dieses Signal mit verdoppelter Frequenz kommt am Phasendetektor 52 an. Der Phasendetektor 52, ein modifizierter Setz- Rücksetz-Zwischenspeicher, ist ausführlicher in Figur 5 gezeigt.
Der Ausgang des Phasendetektors 52 erzeugt ein digitales Fehlersignal zwischen dem Eingangssignal vom Frequenzverdoppler 51 und der Ausgangsleitung der PLL-Schaltung 57. Der Datenzwischenspeicher 53 stellt fehlende Impulse fest, die in einem NRZ-Zufallsdatenstrom inhärent sind, indem er das Ausgangssignal des Phasendetektors 52 abtastet.
Die PLL-Schaltung der bevorzugten Ausführungsform nutzt einen 180º-Phasenunterschied zwischen den ankommenden NRZ-Daten und dem wiedergewonnen Takt. Daher werden die Daten in der Mitte des Datenimpulses abgetastet, wodurch man den besten Abtastpunkt für die Wiedergewinnung von Eingangsdaten erhält und wodurch die Datenfehlerrate verbessert wird. Dieser 180º-Phasenunterschied wird durch die Strompumpe 54 erreicht. Die Wahrheitstabelle und die ausführliche Schaltung der Strompumpe 54 sind in Figur 6 gezeigt. Die Strompumpe 54 reagiert sowohl auf Eingangssignale vom Phasendetektor 52 (PD-Eingangssignal) und vom Datenzwischenspeicher 54 (DL-Eingangssignal) als auch auf die Sperrleitung 32 von der Überwachungsschaltung 20, wie in der Wahrheitstabelle in Figur 6 gezeigt ist. Wenn es im NRZ-Datenstrom zu einem fehlenden Impuls kommt, ist das PD-Eingangssignal 0, und das DL-Eingangssignal ist 0. Das Ausgangssignal der Strompumpe 54 ist dann 0, wodurch ein massiver Phasenfehler am Ausgang der Strompumpe aufgrund des fehlenden Impulses vermieden wird. Die Strompumpe 54 bleibt bis zur Wiederaufnahme von Datenimpulsen ausgeschaltet (das Ausgangssignal ist 0). Nach dem Empfang des ersten Impulses nach einer Folge fehlender Impulse hat das Ausgangssignal der Strompumpe 54 die doppelte Amplitude (2I), um einen weiteren Phasenfehler zu korrigieren, der durch die Verzögerung des Datenzwischenspeichers 53 verursacht worden ist. Nachfolgende Impulse von dem NRZ-Datenstrom führen dazu, daß der Ausgang der Strompumpe 54 beim Empfang von "0" beziehungsweise "1" zwischen -I und I schaltet.
Das UND-Gatter 59 und die Verzögerung 58 formen das Ausgangssignal des VCOs 16 um, so daß auf der Ausgangsleitung 57 schmale Impulse an den Phasendetektor 52 geliefert werden, wodurch die Schleife der PLL-Schaltung 50 geschlossen wird.
Der Phasendetektor 52 hat einen schmalen Erfassungsbereich, der um die Basisfrequenz des NRZ-Datenstromes zentriert ist. Dieser schmale Erfassungsbereich ist besonders bei NRZ-Zufallsdatenströmen kritisch, da es viele spektrale harmonische Frequenzen nahe der Basisfrequenz gibt. Die Überwachungsschaltung 20 arbeitet wie vorstehend erläutert worden ist, um die PLL-Schaltung zu überwachen, und sie aktiviert die Sperrleitung 32, wenn sie feststellt, daß die PLL-Schaltung 50 außerhalb des Frequenzfensters arbeitet. Wenn die Sperrleitung 32 aktiviert ist, wird die Strompumpe 54 abgeschaltet, wodurch der Phasendetektor 52 abgeschaltet wird. Die Strompumpe 61 wird dann eingeschaltet, und der Phasenfrequenzdetektor 62 und die Strompumpe 61 ersetzen den Phasendetektor 52 und die Strompumpe 54 in der PLL-Schaltung 50. Die Wahrheitstabelle und die ausführliche Schaltung der Strompumpe 61 ist in Figur 7 gezeigt. Wie zuvor hat der Phasenfrequenzdetektor 62 einen unbegrenzten Erfassungsbereich, und er wird vom Frequenzbezugssignal 22 angesteuert, das bei einer Frequenz arbeitet, die der Basisfrequenz des ankommenden NRZ-Datenstroms entspricht. Der Phasenfrequenzdetektor 62 und die Strompumpe 61 dienen dazu, die PLL-Schaltung 50 in das Frequenzfenster und damit in den Erfassungsbereich des Phasendetektors 52 zurückzubringen. Wenn die Überwachungsschaltung 20 feststellt, daß dieses Ereignis eingetreten ist, wird die Sperrleitung 32 deaktiviert, wodurch die Strompumpe 61 und der zugehörige Phasenfrequenzdetektor 62 abgeschaltet und die Strompumpe 54 und der zugehörige Phasendetektor 52 eingeschaltet werden. Der Phasendetektor 52 synchronisiert sich dann auf die Frequenz des ankommenden NRZ-Datenstroms, der vom Frequenzverdoppler 51 verdoppelt worden ist.
Während die Erfindung mit Bezug auf eine bevorzugte Ausführungsform der Erfindung beschrieben worden ist, ist dem Fachmann klar, daß darin verschiedene Änderungen im Detail vorgenommen werden können, ohne vom Anwendungs- und Geltungsbereich der Ansprüche abzuweichen. Beispielsweise könnte die beschriebene Überwachungs- und Taktrückgewinnungsschaltung mit jeder beliebigen PLL-Anwendung verwendet werden, welche die Initialisierung einer Schleife auf einen Code mit einem großen Streubereich von Oberschwingungen erfordert, und zwar ungeachtet des gesendeten Codes oder dessen Frequenz. Die beschriebene Schaltung ist besonders für Anwendungen im Hochgeschwindigkeitsbereich, wie beispielsweise die optische Datenübertragung, vorteilhaft und ist durch bestehende Codierschemen, wie beispielsweise Rückkehr nach Null, ohne Rückkehr nach Null, Spaltphase usw. nicht eingeschränkt.

Claims

1. Schaltung zur Entnahme von Taktinformationen aus einem NRZ- Datenstrom, die folgendes umfaßt:

eine PLL-Schaltung, die einen Eingang für den NRZ-Datenstrom und einen Ausgang hat und die einen Phasendetektor mit einem schmalen Erfassungsbereich, eine erste, mit dem Phasendetektor verbundene Strompumpe, ein mit der ersten Strompumpe verbundenes Tiefpaßfilter und einen mit dem Tiefpaßfilter und dem Phasendetektor verbundenen spannungsgesteuerten Oszillator umfaßt;

ein Überwachungsmittel, das mit dem Phasendetektor und dem Ausgang der PLL-Schaltung verbunden ist, um die Phasensynchronisationsschleife zu überwachen und um ein erstes Steuersignal aus zugeben, wenn die PLL-Schaltung außerhalb eines vorher festgelegten schmalen Frequenzfensters arbeitet, und um ein zweites Steuersignal aus zugeben, wenn die PLL-Schaltung innerhalb des vorher festgelegten Frequenzfensters arbeitet; und

ein Rückgewinnungsmittel, das mit dem Überwachungsmittel und einem Eingang des Tiefpaßfilters verbunden ist und das als Antwort auf das erste Steuersignal aktiviert wird, um den Betrieb der PLL-Schaltung wiederherzustellen, wenn sich die PLL-Schaltung innerhalb des vorher festgelegten Frequenzfensters befindet,

wobei der Phasendetektor als Antwort auf das zweite Steuersignal aktiviert wird und wobei die erste Strompumpe abgeschaltet wird, wenn eine Vielzahl von fehlenden Impulsen empfangen wird.

2. Schaltung nach Anspruch 1, wobei das Ausgangssignal der ersten Strompumpe, nachdem diese einen ersten Impuls nach einer Vielzahl von fehlenden Impulsen empfängt, die doppelte Amplitude hat wie das Ausgangssignal der ersten Strompumpe nach dem Empfang von aufeinanderfolgenden Impulsen nach dem ersten Impuls.

3. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 2, wobei das Überwachungsmittel folgendes umfaßt:

ein erstes Frequenzbezugssignal,

ein Vergleichsmittel, das mit dem Ausgang der PLL-Schaltung und dem ersten Frequenzbezugssignal verbunden ist, um die Ausgangsfrequenz der PLL-Schaltung mit der Frequenz des ersten Bezugssignals zu vergleichen; und

ein Erkennungsmittel, das mit dem Vergleichsmittel verbunden ist, um festzustellen, wann die Differenz zwischen der Ausgangsfrequenz und der ersten Bezugsfrequenz das vorher festgelegte Frequenzfenster überschreitet und das dabei das erste Steuersignal erzeugt,

und das Erkennungsmittel das zweite Steuersignal erzeugt, wenn die Differenz zwischen der Ausgangsfrequenz und der ersten Bezugsfrequenz das vorher festgelegte Frequenzfenster nicht überschreitet.

4. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 3, wobei das Rückgewinnungsmittel folgendes umfaßt:

einen ersten Phasenfrequenzdetektor, der einen großen Erfassungsbereich und einen ersten und zweiten Eingang und einen Ausgang hat, wobei der erste Eingang mit dem ersten Frequenzbezugssignal und der zweite Eingang mit dem Ausgang der PLL-Schaltung verbunden ist; und

eine zweite Strompumpe.

5. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 4, wobei das Überwachungsmittel mit einem Erkennungsmittel versehen ist, welches das vorher festgelegte Frequenzfenster überwacht, und wenn das Erkennungsmittel feststellt, daß die PLL-Schaltung außerhalb des vorher festgelegten Frequenzfensters arbeitet, wird die erste Strompumpe deaktiviert, wodurch der erste Phasendetektor abgeschaltet und die zweite Strompumpe eingeschaltet werden und damit jetzt der erste Phasendetektor und die erste Strompumpe in der PLL-Schaltung ersetzt werden.

6. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 5, wobei das Erkennungsmittel die zweite Strompumpe deaktiviert, wenn es feststellt, daß die PLL-Schaltung wieder innerhalb des vorher festgelegten Frequenzfensters arbeitet und somit die zweite Strompumpe und den zugehörigen Frequenzdetektor abschaltet und die erste Strompumpe und den zugehörigen Phasendetektor einschaltet.

7. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 6, wobei das Vergleichsmittel folgendes umfaßt:

eine Exklusiv-ODER-Schaltung mit einem ersten und einem zweiten Eingang und einem Ausgang, die an dem ersten Eingang mit dem Bezugssignal und an dem zweiten Eingang mit dem Ausgang der PLL-Schaltung verbunden ist, wobei eine Analogdarstellung der Summe und der Differenz der Eingangssignale der Exklusiv-ODER-Schaltung am Ausgang der Exklusiv-ODER-Schaltung anliegt;

ein zweites Tiefpaßfilter, das mit dem Ausgang der Exklusiv-ODER-Schaltung verbunden ist, um die Summe der Eingangssignale der Exklusiv-ODER-Schaltung herauszufiltern; und

einen Komparator, der mit dem Tiefpaßfilter verbunden ist, um die Analogdifferenz der Eingangssignale der Exklusiv- ODER-Schaltung in ein digitales Signal umzuformen.

8. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 7, wobei das Erkennungsmittel folgendes umfaßt:

einen zweiten Phasenfrequenzdetektor mit einem ersten und einem zweiten Eingang und einem Ausgang, der an dem ersten Eingang mit dem Komparator und an dem zweiten Eingang mit einem zweiten Frequenzbezugssignal verbunden ist, das dieselbe Frequenz wie das vorher festgelegte Frequenzfenster hat, wobei das erste und das zweite Steuersignal am Ausgang des zweiten Phasenfrequenzdetektors erzeugt werden.

9. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 8, wobei das Erkennungsmittel des weiteren folgendes umfaßt:

ein erneut triggerbares Einzelsignal, das mit dem zweiten Phasenfrequenzdetektor verbunden ist.

10. Überwachungs-/Rückgewinnungsschaltung nach Anspruch 9, wobei das zweite Frequenzbezugssignal von einer Teilerschaltung erzeugt wird, die mit dem ersten Frequenzbezugssignal verbunden ist, wobei die Teilerschaltung so ausgewählt ist, daß das Erequenzfenster kleiner ist als der schmale Erfassungsbereich des Phasendetektors.