DE3634087A1

DE3634087A1 - Method for transmitting information additional to digitally coded audio signals

Info

Publication number: DE3634087A1
Application number: DE19863634087
Authority: DE
Inventors: Ulf Dipl Ing Assmus; Detlef Ing Grad Martin
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1986-10-07
Filing date: 1986-10-07
Publication date: 1988-04-14

Abstract

Information additional to audio signals digitally coded in blocks of in each case 64 samples of 14 bits each and one parity bit each is transmitted in that individual parity bits (P) or a group of parity bits are negated or not negated. By allocating the four bits of a synchronisation word (Sy) to the first four parity bits P1 to P4 and to one bit each of a scale factor Sk1 to Sk3 or any additional information Z1 to Z9, a corresponding coder and decoder is simplified and, in addition, the bit rate of this additional information is increased from 4 kbit/s to 4.5 kbit/s compared with the prior art. <IMAGE>

Description

field of use

Die Erfindung betrifft die digitale Vermittlung von Zusatzinforma tion gemeinsam mit digital codierten Tonsignalen über genormte Kanäle des ISDN, wobei die gesamte Kanalkapazität der Tonübertragung erhalten bleibt.The invention relates to the digital switching of additional information tion together with digitally coded audio signals via standardized Channels of ISDN, the total channel capacity of the sound transmission preserved.

State of the art

In der Anmeldung P 34 45 419.5 wird ein "Verfahren zur Übertragung von Zusatzinformation zu digital codierten Tonsignalen" beschrieben. Zum Schutz der zu übertragenden Abtastproben gegen Bitfehler wird für die 7 höchstwertigen Bits jeder codierten Abtastprobe ein Paritätsbit übertragen. Durch Manipulation dieser Paritätsbits lassen sich zu sätzliche Daten übertragen ohne die Kanalkapazität erhöhen zu müssen. Zum Zweck der Übermittlung wird ein Pulsrahmen gebildet, der 64 Pari tätsbits enthält und eine Dauer von 2 ms hat.In application P 34 45 419.5 a "procedure for transmission of additional information on digitally coded audio signals ". To protect the samples to be transmitted against bit errors, for the 7 most significant bits of each coded sample one parity bit transfer. By manipulating these parity bits, transmit additional data without having to increase the channel capacity. For the purpose of transmission, a pulse frame is formed, the 64 pari contains bits and has a duration of 2 ms.

In diesem Pulsrahmen werden ein Skalenfaktor mit 3 Bits sowie eine 8 Bit-Zusatzinformation übermittelt. Die 3 Bits des Skalenfaktors werden je 7mal, in 8 Bits der Zusatzinformation je 5mal wiederholt. A scale factor with 3 bits and a 8 bit additional information transmitted. The 3 bits of the scale factor are repeated 7 times, in 8 bits of the additional information 5 times each.

Critique of the state of the art

Die bisher vorgeschlagene Verwendung der Paritätsbits in einem 2 ms Zeitraster bei der digitalen Tonübertragung erfordert getrennte Decoder für den Skalenfaktor und die Zusatzinformation. Die Wieder holung der Bitgruppen des Skalenfaktors verlangt einen relativ großen Speicher, da eine Auswertung bezüglich des Skalenfaktors erst nach Auswertung von allen 7 empfangenen Bitgruppen möglich ist und erst danach eine ggf. notwendige Korrektur der Paritätsbits erfolgen kann. Für die bei der Tonübertragung angewandte Fehlerübertragungstechnik ist dann aber die Speicherung von (3 × 7) + 1 = 22 Codeworten zu je 14 Bits notwendig. Die Bildung eines Überrahmens innerhalb der Zu satzinformation für die Erkennung von (die Paritätsbits betreffenden) Übertragungsfehlern vermindert die Datenübertragungsgeschwindigkeit. Sie ist nicht notwendig, wenn ohnehin eine Rahmensynchronisierung durchgeführt wird.The previously proposed use of the parity bits in a 2 ms Time grid in digital sound transmission requires separate Decoder for the scale factor and additional information. The again Obtaining the bit groups of the scale factor requires a relatively large one Memory, since an evaluation regarding the scale factor only after Evaluation of all 7 received bit groups is possible and only the parity bits may then be corrected if necessary. For the error transmission technology used in sound transmission but then the storage of (3 × 7) + 1 = 22 code words each 14 bits required. The formation of an over-frame within the Zu Record information for the detection of (concerning the parity bits) Transmission errors reduce the data transmission speed. It is not necessary if there is a frame synchronization anyway is carried out.

task

Der Erfindung liegt die Aufgabe zugrunde, eine Aufteilung der Paritätsbits eines Pulsrahmens derart anzugeben, daß die Sicherheit der übertragenen Zusatzinformation und der Paritätsbits gegen Bit fehler erhalten bleibt und dabei die Datenrate erhöht wird. Außer dem soll eine einfache Decodierung des Skalenfaktors und der Zusatzinformation mit dem gleichen Decoder und mit geringem Speicher aufwand möglich sein. Die Rahmensynchronisierung soll schnell und sicher durchführbar sein, die Daten der Zusatzinformation sollen transparent und ohne zusätzliche Rahmenbildung übertragen werden. The invention has for its object a division of the Specify parity bits of a pulse frame such that security the additional information transmitted and the parity bits against bits error remains and the data rate is increased. Except a simple decoding of the scale factor and the Additional information with the same decoder and with little memory effort should be possible. The frame synchronization should be fast and the data of the additional information should be feasible be transmitted transparently and without additional frame formation.

solution

Diese Aufgabe wird durch den kennzeichnenden Teil des Hauptan spruches gelöst.This task is accomplished by the distinctive part of the main solved.

Vorteilhafte Weiterbildungen dieser Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous developments of this invention are in the Subclaims marked.

Achievable advantages

Die Erfindung hat den Vorteil, daß sich durch diese Aufteilung des Synchronwortes, des Skalenfaktors und der Zusatzinformation auf die 64 Paritätsbits jedes Pulsrahmens eine code- und rahmen transparente Datenübertragung ergibt. Durch die Pulsrahmen synchronisierung mittels der ersten vier Bits und der gleich artigen Übertragung von Skalenfaktor und Zusatzinformation erhöht sich die Informationsmenge dieser Zusatzinformation um 12,5%. Vorteilhaft ist weiterhin, daß für den Mehrheits entscheid zum sicheren Erkennen der einzelnen Bits des Skalen faktors und der Zusatzinformation ein einfaches Schieberegister mit m Stufen eingesetzt werden kann, wobei 2m gleich n + 1 zu wählen ist und n der (ungeraden) Anzahl der Paritätsbits ent spricht, die zur Übertragung eines dieser zusätzlichen zu über tragenden Bits benötigt werden.The invention has the advantage that this division of the synchronous word, the scale factor and the additional information over the 64 parity bits of each pulse frame results in code- and frame-transparent data transmission. The pulse frame synchronization by means of the first four bits and the similar transmission of scale factor and additional information increases the amount of information of this additional information by 12.5%. It is also advantageous that a simple shift register with m steps can be used for the majority decision to reliably recognize the individual bits of the scale factor and the additional information, 2 m being equal to n + 1 and n being the (odd) number of parity bits speaks ent that are required to transmit one of these additional bits to be transmitted.

Durch das identische Codieren von Skalenfaktor und der Zusatz information mit n gleich 5 bit wird zum Korrigieren von Über tragungsfehlern der digitalisierten Tonsignale mittels bekannten Fehlerüberdeckungsverfahren ein Zwischenspeicher mit der geringen Speichertiefe von n + 1 gleich 6 Tonsignalworten benötigt. Due to the identical coding of the scale factor and the additional information with n equal to 5 bits, a buffer with the low memory depth of n + 1 equal to 6 audio signal words is required to correct transmission errors of the digitized audio signals by means of known error coverage methods.

Ein weiterer Vorteil dieser Erfindung ist, daß sich trotz einer erheblichen Vereinfachung des nach diesem Verfahren benötigten Decoders eine Fehlerquote bis zu BER gleich 1 10 bezüglich der Sicherheit gegen Bitfehler dieser zusätzlichen Information erreichen läßt und sich dadurch bei der Übertragung des Skalen faktors keine nennenswerte Verschlechterung gegenüber der 7 bit- Codierung nach dem Stand der Technik ergibt.Another advantage of this invention is that, despite a considerable simplification of the decoder required by this method, an error rate of up to BER equal to 1 10 can be achieved with regard to the security against bit errors of this additional information and, as a result, there is no significant deterioration in the transmission of the scale factor the 7-bit coding according to the prior art.

Description of an embodiment

Ein Ausführungsbeispiel gemäß der Erfindung wird in den Fig. 1 bis 3 näher erläutert.An embodiment according to the invention is explained in more detail in FIGS. 1 to 3.

Fig. 1 zeigt die Codierung der Paritätsbits eines Pulsrahmens, Fig. 1 shows the encoding of parity bits of a pulse frame,

Fig. 2 zeigt ein Blockschaltbild eines Decoders und Fig. 2 shows a block diagram of a decoder and

Fig. 3 zeigt den zeitlichen Verlauf der wichtigsten Signale des Decoders nach Fig. 2. FIG. 3 shows the time course of the most important signals of the decoder according to FIG. 2.

In Fig. 1 sind in der ersten Zeile nur die Paritätsbits P 1 bis P 64 der 64 Tonsignalworte eines digitalisierten Tonsignals mit einer Pulsrahmendauer von 2 ms dargestellt. Jedes dieser Paritätsbits dient der Sicherung der sieben höchstwertigen Bits eines Tonsignal wortes von üblicherweise 14 bit Länge. In Fig. 1, only the parity bits P 1 to P 64 of the 64 audio signal words of a digitized audio signal with a pulse frame duration of 2 ms are shown in the first line. Each of these parity bits is used to secure the seven most significant bits of a sound signal word, usually 14 bits in length.

Die zweite Zeile zeigt eine mögliche Folge von zusätzlich zu über mittelnder Bits innerhalb eines Pulsrahmens. Diese Folge beginnt mit einem 4 bit-Synchronwort Sy, das ein fest vorgegebenes Bit muster von z. B. "1001" aufweist. Danach folgen drei Bits des Skalenfaktors Sk 1 bis Sk 3 und neun Bits einer beliebigen Zusatz information Z 1 bis Z 9. The second line shows a possible sequence of additional bits to be averaged within a pulse frame. This sequence begins with a 4-bit sync word Sy , which has a fixed bit pattern of z. B. "1001". This is followed by three bits of the scale factor Sk 1 to Sk 3 and nine bits of any additional information Z 1 to Z 9 .

Die dritte Zeile zeigt die Auswirkung der Codierung auf die Paritätsbits wenn, wie für dieses Ausführungsbeispiel angenommen, ein "1 bit" des Synchronwortes Sy das zugehörige Paritätsbit bzw. ein "1 bit" des Skalenfaktors oder der Zusatzinformation die fünf zugehörigen Paritätsbits invertiert (P → ) und ein "0-bit" das oder die Paritätsbits nicht verändert (P → P).The third line shows the effect of the coding on the parity bits if, as assumed for this exemplary embodiment, a "1 bit" of the sync word Sy inverts the associated parity bit or a "1 bit" of the scale factor or the additional information inverts the five associated parity bits (P → ) and a "0-bit" that does not change the parity bits (P → P) .

Ein empfangsseitiges Blockschaltbild zur Decodierung der in den Paritätsbit codierten Informationen zeigt die Fig. 2. Die Daten D werden seriell mit dem zugehörigen Takt T in einem Serien/Parallel- Wandler S/P übernommen und zu 15 bit parallel mit dem, diesen Daten D zugehörigen Worttakt WT so ausgegangen, daß am Ausgang 1 des Serien/ Parallel-Wandlers S/P das höchstwertige Bit MSB am Ausgang 14, das niederwertigste Bit LSB und am Ausgang 15 das zugehörige über tragene und durch die Codierung evtl. invertierte Paritätsbit P zur Verfügung stehen. Ein Paritätsgenerator PG generiert aus den emp fangenen Datenbits 1 bis 7 ein Vergleichs-Paritätsbit zum Vergleich mit dem übertragenen Paritätsbit P in einem Vergleicher E. Stimmen die Paritätsbits P mit den generierten Paritätsbits überein, wurde eine "0" codiert und der Vergleicher E gibt eine "0" aus, die den Worttakt am UND-Tor U sperrt. Stimmen diese Paritätsbits nicht überein, wurde eine "1" codiert und der Vergleicher E gibt eine "1" aus. Am Ausgang des UND-Tores U erscheinen Impulse des Worttaktes WT solange die "1" vom Vergleicher E her anliegt. Diese Ausgangsimpulse des UND-Tores U schalten ein Schieberegister SR über seinen Takteingang C. Da am Eingang E des Schieberegisters SR die positive Versorgungsspannung Vcc, d. h. H-Potential bei positiver Logik liegt, wird log. "1" durch dieses Schieberegister SR geschoben. FIG. 2 shows a block diagram on the receiving side for decoding the information coded in the parity bit . The data D are taken over serially with the associated clock T in a series / parallel converter S / P and to 15 bits in parallel with the data D associated with them Word clock WT is based on the fact that the most significant bit MSB at output 14 , the least significant bit LSB and at output 15 the associated transmitted and possibly inverted parity bit P are available at output 1 of the series / parallel converter S / P . A parity generator PG generates a comparison parity bit for comparison with the transmitted parity bit P in a comparator E from the received data bits 1 to 7 . If the parity bits P match the generated parity bits, a "0" was coded and the comparator E outputs a "0" which blocks the word clock at the AND gate U. If these parity bits do not match, a "1" has been coded and the comparator E outputs a "1". At the output of the AND gate U , pulses of the word clock WT appear as long as the "1" is present from the comparator E. These output pulses of the AND gate U switch a shift register SR via its clock input C. Since the positive supply voltage Vcc , ie high potential with positive logic, is present at input E of shift register SR , log. "1" is shifted through this shift register SR .

Eine Einrichtung zur Datensynchronisierung DS, gesteuert durch den Rahmentakt RT der ankommenden Daten, setzt man das Schieberegister SR seinen Eingang R am Anfang jeder 5-(Paritätsbit)-Folge - die zur Übermittlung eines Bits des Skalenfaktors und der Zusatzinformation benötigt wird - auf "0". Treten danach mindestens 3 Taktimpulse am Takteingang des Schieberegisters SR auf, erscheint an dessen Ausgang Q 3 log. "1", andernfalls bleibt dieser Ausgang "0". Ist wie in diesem Beispiel die Anzahl der für ein Bit des zusätzlich zu übertragenen Skalenfaktors oder der Zusatzinformation zu benötigten Paritätsbit (entspricht einem Byte der Paritätsbit) n gleich 5 bit, so ist ein m- stufiges Schieberegister SR mit 2m gleich n + 1, d. h. m gleich 3 Stufen zur Ausführung des Mehrheitsendscheids bei der Auswertung der Paritätsbits P notwendig. Der Ausgang Q 3 des Schieberegisters SR zeigt in diesem Fall an, ob mindestens 3 von 5 dieser Paritätsbits eines Bytes entweder unverändert (als P) oder invers (als P) übermittelt wurden.A device for data synchronization DS , controlled by the frame clock RT of the incoming data, the shift register SR sets its input R to "0" at the beginning of each 5 (parity bit) sequence - which is required to transmit a bit of the scale factor and the additional information ". If at least 3 clock pulses then appear at the clock input of the shift register SR , Q 3 log appears at its output. "1", otherwise this output remains "0". If, as in this example, the number of parity bits required for one bit of the additional scale factor to be transmitted or the additional information (corresponds to one byte of the parity bit) n is 5 bits, then an m -stage shift register SR with 2 m is n + 1, ie m equal to 3 steps for executing the majority decision when evaluating the parity bits P necessary. In this case, the output Q 3 of the shift register SR indicates whether at least 3 out of 5 of these parity bits of a byte were transmitted either unchanged (as P) or inversely (as P) .

Die so erhaltene Datenfolge am Ausgang Q 3 des Schieberegisters SR wird in einem Flip-Flop FF mit einem Zusatzdatentakt ZDT getaktet der ebenfalls in der Datensynchronisierung DS erzeugt wird und steht am Ausgang als Zusatzdatenfolge ZD, dem Skalenfaktor und der Zusatzinformation, zur Verfügung. Eine Paritätsbitkorrektur PK korrigiert die im Zwischenspeicher ZS zwischengespeicherten Paritätsbits P für den Fall, daß eine "1" übermittelt worden ist (P → ), so daß am Ausgang des Zwischenspeichers ZS das 15 bit-Daten wort parallel zur Weiterverarbeitung zur Verfügung steht. Bei erkannten Fehlern durch unstimmig übermittelte Paritätsbits (z. B. 1 aus 4 oder 2 aus 3 Entscheidung) besteht hier die Möglichkeit, den oder die Bitfehler aufgrund dieser Mehrheitsentscheidung zu korrigieren. The data sequence thus obtained at the output Q 3 of the shift register SR is clocked in a flip-flop FF with an additional data clock ZDT which is also generated in the data synchronization DS and is available at the output as an additional data sequence ZD , the scale factor and the additional information. A parity bit correction PK corrects the parity bits P temporarily stored in the intermediate memory ZS in the event that a "1" has been transmitted (P → ) , so that the 15-bit data word is available at the output of the intermediate memory ZS in parallel for further processing. If errors are detected due to parity bits transmitted inconsistently (e.g. 1 out of 4 or 2 out of 3 decision), it is possible here to correct the bit error or errors based on this majority decision.

In der Fig. 3 ist der zeitliche Zusammenhang einiger Signale aus dem Blockschaltbild in Fig. 2 dargestellt. Das Ausgangssignal des Ver gleichers E aus dem Paritätsbitvergleich im Raster des Worttaktes WT erscheint als NRZ-(no return to zero) Signal. Für den Fall einer "1"-Folge zeigt der Ausgang Q 3 des Schieberegisters (SR in Fig. 2) beim dritten Taktimpuls des Worttaktes WT nach dem Rücksetzen über den Eingang R dieses Schieberegisters SR durch die Datensynchroni sierung (DS in Fig. 2) ebenfalls eine "1". Diese "1" wird unmittelbar vor dem nächsten Rücksetzen mit dem Zusatzdatentakt ZDT übernommen und erscheint als Ausgangsimpuls des Flip-Flop (FF in Fig. 2) als Zusatzdatenfolge ZD. FIG. 3 shows the temporal relationship of some signals from the block diagram in FIG. 2. The output signal of the comparator E from the parity bit comparison in the grid of the word clock WT appears as an NRZ (no return to zero) signal. In the case of a "1" sequence, the output Q 3 of the shift register (SR in FIG. 2) shows the third clock pulse of the word clock WT after the reset via the input R of this shift register SR by the data synchronization (DS in FIG. 2) also a "1". This "1" is adopted immediately before the next reset with the additional data clock ZDT and appears as the output pulse of the flip-flop (FF in FIG. 2) as additional data sequence ZD .

Claims

1. A method for transmitting additional information to digitally coded audio signals by logical combination with the parity bits according to the German patent application P 34 45 419.5, characterized in that an additional 4-bit sync word (Sy) by logical combination with the first four parity bits ( P 1 to P 4 ) is transmitted per pulse frame, and
that the 3-bit scale factor (Sk 1 to Sk 3 ) and 9-bit additional information (Z 1 to Z 9 ) are assigned to the parity bits 5 to 64 (P 5 to P 64 ), with one byte each - consisting of five parity bits - one bit of this scale factor or this additional information is transmitted, resulting in a data rate of 4.5 kbit / s for the additional information ( FIG. 1).

2. The method according to claim 1, characterized in that the logical combination of sync word, scale factor and Additional information with the parity bits happens that each logical "0" un or the associated parity bits lets change, while the logical "1" an inversion of this Bits caused.

3. The method according to claim 2, characterized in that the Scale factor and additional information with the same scarf arrangement is detected.

4. The method according to claim 3, characterized in that the bits of the scale factor (Sk 1 to Sk 3 ) and the additional information (Z 1 to Z 9 ) despite one or two incorrectly received parity bits by transmission errors or coding errors within one byte by a third from 5 majority decision can be recognized reliably.

5. The method according to claim 4, characterized in that due of the majority decision or by comparison with the known one Synchronous word incorrectly recognized parity bits Coded audio signals associated with parity bits with known Error coverage procedures are corrected.

6. Arrangement according to claim 4, characterized in that an m-stage shift register (SR) is arranged in a decoder for majority decision of the parity bits per byte.

7. Arrangement according to claim 6, characterized in that 2 m is equal to n + 1, where u is the number of parity bits per byte.

8. Arrangement according to claim 5, characterized in that for the back-coding of the parity bits in their original form and thus for the detection of transmission errors one or more parallel memories (S / P and ZS) for the digi tal values of the coded audio signals with a total memory depth of n + 1 words are arranged in a decoder.