DE3642249A1

DE3642249A1 - Pulse amplifier for the time service technology

Info

Publication number: DE3642249A1
Application number: DE19863642249
Authority: DE
Inventors: Maria Dipl Ing Dragotin
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1986-12-10
Filing date: 1986-12-10
Publication date: 1988-06-23

Abstract

Positive and negative time pulses are transmitted on a two-wire line (pulse line) for clock control. The pulse amplifier exhibits an input circuit (ES1, ES2, ES3) which can be matched to the pulse line (IL) and which is in each case followed by a DC-isolation stage for the positive and negative time pulses (ZIp, ZIn), which isolating stage is formed by optocouplers (OK1, OK3; OK2, OK4). The optocouplers (OK1-OK4) are followed by a pulse amplifier stage (VER) having in each case one input for the positive and negative time pulses. The pulse amplifier stage exhibits simple power MOS transistors which are driven by the optocouplers (OK1-OK4), the power transistors being formed by FET transistors (LT1-LT4) arranged in a bridge circuit. The power transistors (LT1-LT4) are operated independently of the operating voltage (UB), which can exhibit a value of 12-60 V, an auxiliary voltage (gate-source modulation voltage), which is approximately 10 V, being applied to the power transistors (LT1-LT4). Furthermore, a quick-response overload protection circuit (ÜSS) is allocated to the power transistors (LT1-LT4). <IMAGE>

Description

Die Erfindung bezieht sich auf einen Impulsverstärker für die Zeitdiensttechnik, insbesondere für Uhrenanlagen, wobei für die Uhrensteuerung positive und negative Zeit-Impulse auf einer Zwei-Draht-Leitung (Impulslinie) übertragen werden.The invention relates to a pulse amplifier for the Time service technology, especially for clock systems, whereby for the Clock control positive and negative time impulses on one Two-wire line (pulse line) are transmitted.

Bei Uhrenanlagen werden eine Vielzahl von Nebenuhren über mehr oder weniger große Entfernungen von einer Hauptuhr gesteuert. Die Übertragung der Steuerimpulse erfolgt im allgemeinen auf einer Zwei-Draht-Leitung. Diese Zeit-Impulse, auch als Uhrenim pulse oder Linienimpulse bezeichnet, sind dabei von Minutenim pulsen (Dauer 2 s), Sekundenimpulsen (0,9 s) und Nachstellimpul sen (0,4 s) wechselnder Polarität gebildet. Der Uhrenimpuls übertragung können verschiedene Linienspannungen zugrunde gelegt werden, die im allgemeinen 12, 24, 36, 48 oder 60 Volt betragen können. Die meisten Linienausgänge können mit einem maximalen Linienstrom von 1 bis 2 Ampere belastet werden. Für räumlich ausgedehnte Uhrenanlagen, wie sie z. B. die Deutsche Bundesbahn hat und deren Leitungen bzw. Kabel häufig entlang von Bahnlinien oder Hochspannungsleitungen verlegt sind, besteht die Gefahr, daß Störimpulse auf der Impulslinie auftreten können. Ferner ist es bei langen Übertragungsleitungen erforderlich, die Zeitimpulse zu verstärken. Bekannt hierfür ist beispielsweise Impulsübertrager vorzusehen, die in Relaistechnik aufgebaut sind und daher einerseits wegen der begrenzten Schaltspiele nicht für den Sekundenbetrieb geeignet sind und andererseits bei Minutenbetrieb eine eingeschränkte Lebensdauer aufweisen. Der bekannte Impulsübertrager ist auch nicht in der Lage, verzerrte Imulse zu regenerieren. Darüber hinaus reagiert er sehr empfindlich auf Störimpulse.In clock systems, a large number of slave clocks are more or less long distances controlled by a master clock. The control pulses are generally transmitted on a two-wire line. These time impulses, also as clock im pulse or line impulses are from Minute pulse (duration 2 s), second pulses (0.9 s) and readjustment pulse alternating polarity (0.4 s). The clock pulse Transmission can be based on different line voltages which are generally 12, 24, 36, 48 or 60 volts can. Most line exits can be operated with a maximum Line current of 1 to 2 amps can be loaded. For spatial extensive clock systems, such as z. B. the Deutsche Bundesbahn and their lines or cables often along railway lines or high-voltage lines are installed, there is a risk of that interference pulses can occur on the pulse line. Further long transmission lines require Amplify time impulses. For example, this is known To provide pulse transformers that are built in relay technology are and therefore on the one hand because of the limited switching cycles are not suitable for seconds operation and on the other hand have a limited lifespan at minute operation. The known pulse transformer is also not able regenerate distorted impulses. He also responds very sensitive to interference.

Für die Uhrenimpulsübertragung bei Fremdspannungseinfluß wurden sogenannte abgeriegelte Leitungen verwendet, die den Einfluß von Störungen durch parallelgeführte Energieleitungen verringerten. For the clock pulse transmission under the influence of external voltage so-called sealed lines are used, the influence of Reduced interference from parallel power lines.

Dabei ist die Impulslinie in einzelne Abschnitte (Teilstrec ken) aufgeteilt, die mit spannungsfesten Übertragungen abge schlossen, d. h. abgeriegelt sind. Hierbei können jedoch die Uhrenimpulse, die die Energie für das Fortschalten der Uhren liefern, nicht in der obenerwähnten Form über eine abgeriegel te Leitung übertragen werden. Daher sind besondere Schaltmaß nahmen erforderlich, um aus den übertragenen Zeit-Impulsen energiereiche Uhrenfortschaltimpulse herzuleiten.The pulse line is divided into individual sections (partial str ken) divided, the abge with voltage-resistant transmissions closed, d. H. are cordoned off. Here, however, the Clock impulses, the energy for the advancement of the clocks deliver, not in the above-mentioned form via a cordoned off te line are transmitted. Therefore special switching dimensions took needed to get out of the transmitted time pulses derive high-energy clock advance pulses.

Aufgabe der Erfindung ist es, die oben geschilderten Nachteile zu vermeiden und einen Impulsverstärker für die Zeit-Impulse im Sinne von Uhrenimpulsen, die die Fortschaltung der Neben uhren bewerkstelligen, zu schaffen, der vielseitig für die Uhrensteuerung in der Zeitdiensttechnik eingesetzt werden kann.The object of the invention is to overcome the disadvantages described above to avoid and a pulse amplifier for the time pulses in the sense of clock impulses that advance the subsidiary create watches that are versatile for the Clock control can be used in time service technology.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Impulsverstärker eine an die Impulslinie anpaßbare Eingangs schaltung aufweist, der für die positiven und negativen Zeit- Impulse jeweils eine galvanische Trennstufe nachgeschaltet ist, die von Optokopplern gebildet ist, daß den Optokopplern eine Impulsverstärkerstufe mit jeweils einem Eingang für die posi tiven und negativen Zeit-Impulse nachgeschaltet ist, daß die Impulsverstärkerstufe einfache Leistungs-MOS-Transistoren auf weist, die von den Optokopplern angesteuert werden, und in einer Brückenschaltung angeordnet sind, daß die Leistungs transistoren unabhängig von der Betriebsspannung, die einen Wert von etwa 12 bis 60 V aufweisen kann, betrieben werden, wobei die Leistungstransistoren mit einer Hilfsspannung (Gate-Source-Aussteuerungsspannung) beaufschlagt sind, die ca. 10 V beträgt und daß den Leistungstransistoren eine schnell ansprechende Überlastungsschutzschaltung zugeordnet ist.This object is achieved in that the Pulse amplifier an input that can be adapted to the pulse line circuit, which for the positive and negative time Pulses a galvanic isolator is connected downstream, which is formed by optocouplers that the optocouplers a Pulse amplifier stage with one input each for the posi tive and negative time pulses is downstream that Pulse amplifier stage simple power MOS transistors points that are driven by the optocouplers, and are arranged in a bridge circuit that the power transistors regardless of the operating voltage, the one Value of about 12 to 60 V can be operated, the power transistors with an auxiliary voltage (Gate-source modulation voltage), which are approx. Is 10 V and that the power transistors a fast responsive overload protection circuit is assigned.

Mit dem erfindungsgemäßen Impulsverstärker ist es möglich, die Zeit-Impulse zu verstärken und je nach Verwendung einer bestimmten Eingangsschaltung diese Impulsverstärker für verschiedene Zwecke einzusetzen. So kann die Eingangsschaltung als störsichere Eingangsschaltung ausgelegt sein oder aber als eine Linieneingangsschaltung, die unabhängig von der Linienspannung arbeitet, oder aber direkt für den Anschluß an ein Steuergerät, welches mit MOS-, TTL- oder Open- Collektorausgang arbeitet.With the pulse amplifier according to the invention it is possible to To amplify time impulses and depending on the use of one particular input circuit for these pulse amplifiers use different purposes. So the input circuit be designed as an interference-free input circuit or else as a line input circuit that is independent of the Line voltage works, or directly for the connection to a control unit that is equipped with MOS, TTL or Open Collector output works.

Nähere Einzelheiten und Vorteile der Erfindung ergeben sich aus den Unteransprüchen und der Beschreibung der Erfindung an ver schiedenen Ausführungsbeispielen. Dabei zeigt dieFurther details and advantages of the invention emerge from the dependent claims and the description of the invention to ver different embodiments. The shows

Fig. 1 schematisch die Verstärkerstufe, Fig. 1 shows schematically the amplifier stage,

Fig. 2 schematisch eine störsichere Eingangsschaltung, Fig. 2 shows schematically a fail-safe input circuit,

Fig. 3 eine linienspannungsunabhängige Eingangsschaltung, Fig. 3 is a line-voltage-independent input circuit,

Fig. 4 eine Eingangsschaltung zum unmittelbaren Anschluß an einem Steuergerät, Fig. 4 is an input circuit for direct connection to a control unit,

Fig. 5 ein Ausführungsbeispiel einer Impulsverstärkerstufe und Fig. 5 shows an embodiment of a pulse amplifier stage and

Fig. 6 ein Ausführungsbeispiel einer störsicheren Impuls-, Eingangs- und Regenerierschaltungsanordnung. Fig. 6 shows an embodiment of an interference-free pulse, input and regeneration circuit arrangement.

In Fig. 1 ist vereinfacht eine Impulsverstärkerstufe VER gemäß der Erfindung dargestellt, die eingangsseitig vier Optokoppler OK 1 bis OK 4 und für die Verstärkung der positiven und negativen Impulse vier Leistungstransistoren LT 1 bis LT 4 aufweist, die in Brückenschaltung angeordnet sind. Den Optokopplern vorge schaltet ist die Eingangsschaltung, die verschieden ausgebildet sein kann und später noch erläutert wird. Die Impulsverstärker stufe verwendet einfache, d. h. preisgünstige N-Kanal-Leistungs-MOS- Transistoren, die in besonderer Weise angesteuert werden. Für die Impulsverstärkerstufe ist wesentlich, daß sie in einem breiten Betriebsspannungs-Bereich arbeitet, d. h. unabhängig von einer Betriebsspannung, die von 12 bis 60 V betragen kann. Für die Aussteuerung der Transistoren LT 1 und LT 3 ist zweckmäßiger Weise ein Spannungs-Signal vorgesehen, das ca. 10 V positiver ist als die positive Betriebsspannung UB+. Diese Aussteuerungsschaltung wird im einzelnen anhand der Fig. 1 noch beschrieben. Die von der Impulslinie über die Eingangsschaltung (Fig. 6) kommenden positiven und negativen Zeitimpulse (ZIp und ZIn) gelangen einerseits über die Anschlußklemme O 2 an die Optokoppler OK 1 und OK 4 und andererseits über die Anschlußklemme O 4 an die Optokoppler OK 2 und OK 3. Für die Ansteuerung der Leistungs transistoren TL 1 bis TL 4 wird eine Hilfsspannung benötigt, die hier nicht näher dargestellt über die Zenerdiode ZD 12 unabhängig von der eigentlichen Betriebsspannung UB durch die Optokoppler OK 2 und OK 4 abwechselnd, d. h. entsprechend der positiven und negativen Impulse auf der Linie zu den Gate-Elektroden der Leistungstransistoren LT 2 und LT 4 durchgeschaltet wird. Um beim Abschalten der Optokoppler OK 2 und OK 4 die aufgeladene parasitäre Kapazität Gate-Source der Leistungstransistoren LT 2 und LT 4 zu entladen und hiermit die Transistoren in den abgeschalteten Zustand zu bringen, sind die zwei Widerstände R 117 und R 121 vorgesehen. Die Ansteuerung der Leistungstransistoren LT 1 und LT 3 erfolgt durch die Optokoppler OK 1 und OK 3, die die ca. auf 10 V aufgeladenen Kondensatoren C 11 und C 12, abwechselnd C 11 mit dem Gate des Leistungstransistors LT 1 und C 12 mit dem Gate des Leistungstransistors LT 3, verbinden. Die Widerstände R 111 und R 112 erfüllen hier dieselbe Rolle wie R 117 und R 121 bei den Leistungstransistoren LT 2 und LT 4. Sie entladen die parasitären Kapazitäten Gate-Source, wenn die Optokoppler OK 1 und OK 3 nicht in leitenden Zustand übergehen. Über den Ausgang mit den Klemmen A 1 und A 2 gelangen die verstärkten Zeit-Impulse an die nachfolgende Impulslinie. Der Impulsverstärkerstufe VER ist eine elektronische Über wachungsschutzschaltung ÜSS zugeordnet, die über den Umschalte taster S 1 zurückgestellt werden kann, falls die Verstärkerstufe aufgrund eines Kurzschlusses oder einer Überlastung abgeschaltet wird.In Fig. 1 of the invention is simplified, a pulse amplifier stage VER according illustrated, the input side four optocoupler OK 1 OK 4, and for amplification of the positive and negative pulses four power transistors LT 1 to LT 4 which are arranged in a bridge circuit. The optocouplers pre-switches the input circuit, which can be designed differently and will be explained later. The pulse amplifier stage uses simple, ie inexpensive N-channel power MOS transistors that are controlled in a special way. It is essential for the pulse amplifier stage that it operates in a wide operating voltage range, ie independently of an operating voltage that can be from 12 to 60 V. For the control of the transistors LT 1 and LT 3 , a voltage signal is expediently provided which is approximately 10 V more positive than the positive operating voltage UB +. This modulation circuit will be described in detail with reference to FIG. 1. The positive and negative time pulses (ZIp and ZIn ) coming from the pulse line via the input circuit ( FIG. 6) reach the optocouplers OK 1 and OK 4 on the one hand via the connection terminal O 2 and on the other hand via the connection terminal O 4 to the optocouplers OK 2 and OK 3 . For the control of the power transistors TL 1 to TL 4 , an auxiliary voltage is required, which is not shown in detail here via the Zener diode ZD 12, regardless of the actual operating voltage UB by the optocouplers OK 2 and OK 4 alternately, that is, corresponding to the positive and negative pulses the line to the gate electrodes of the power transistors LT 2 and LT 4 is turned on. In order to discharge the charged parasitic capacitance gate-source of the power transistors LT 2 and LT 4 when the optocouplers OK 2 and OK 4 are switched off and to thereby bring the transistors into the switched-off state, the two resistors R 117 and R 121 are provided. The power transistors LT 1 and LT 3 are controlled by the optocouplers OK 1 and OK 3 , which have the capacitors C 11 and C 12 charged to approximately 10 V, alternating C 11 with the gate of the power transistor LT 1 and C 12 with the gate of the power transistor LT 3 , connect. The resistors R 111 and R 112 fulfill the same role here as R 117 and R 121 in the power transistors LT 2 and LT 4 . They discharge the gate-source parasitic capacitances if the optocouplers OK 1 and OK 3 do not change into the conductive state. The amplified time impulses reach the following impulse line via the output with the terminals A 1 and A 2 . The pulse amplifier stage VER is assigned an electronic monitoring protection circuit ÜSS , which can be reset using the switch button S 1 if the amplifier stage is switched off due to a short circuit or an overload.

In Fig. 2 ist eine erste Eingangsschaltung ES 1 schematisch dar gestellt, die als störsichere Impulseingangs- und Impuls regenerier-Schaltungsanordnung ausgebildet ist. Über die Eingangsklemmen E 1 und E 0 gelangen die Uhrenimpulse bzw. Zeitimpulse von der Impulslinie IL mit einem bestimmten Linien- bzw. Eingangsstrom IE über den Widerstand R an die zwei gleichartig aufgebauten Schaltungen jeweils für die positiven Zeit-Impulse (ZIp) und negativen Zeit-Impulse (ZIn).In Fig. 2, a first input circuit ES 1 is shown schematically, which is designed as an interference-free pulse input and pulse regenerating circuit arrangement. Via the input terminals E 1 and E 0 , the clock pulses or time pulses from the pulse line IL with a certain line or input current IE pass through the resistor R to the two identical circuits for the positive time pulses (ZIp) and negative time Impulses (ZIn) .

Mit dem Eintreffen eines positiven Zeit-Impulses (ZIp) beginnt die Ausgangsspannung UC 1 des Integrators I 1 von seinem Nullpegel, der beispielsweise +5 V betragen kann, sich langsam zu verringern. Kurze Zeitimpulse wirken sich daher praktisch nicht auf die Ausgangsspannung des Integrators aus, somit ist hierdurch eine Unempfindlichkeit gegenüber Störimpulsen gegeben. Diese Ausgangsspannung UC 1 führt auf den nachgeordneten Schmitt-Trigger ST 1. Wenn diese Ausgangsspannung (VDD der Eingangsschaltung ES 1, von z. B. +5 V) unterschritten hat, reagiert der Schmitt-Trigger ST 1 und veranlaßt das nachge schaltete Monoflop MF 1 einen zeitlich definierten Impuls, z. B. einen 0,1-s-Impuls, zu erzeugen. Dieser Impuls setzt über den Reset-Eingang R den Integrator I 2 in den Ausgangszustand, d. h. auf den Null-Pegel, also der Versorgungsspannung von +5 V, und stoppt einen eventuell noch andauernden Impuls durch das Monoflop MF 4 (Reset-Eingang R). Die negative Flanke des 0,1- s-Impulses vom Monoflop MF 1 triggert das Monoflop MF 2, das dem ersten Monoflop MF 1 nachgeschaltet ist. Das zweite Monoflop MF 2 gibt einen 2-s-Impuls ab, der über die Anschlußklemme O 4 zu den Optokopplern und damit zur nachgeschalteten Impulsver stärkerstufe VER (Fig. 1) gelangt. Der nächste eintreffende Zeit-Impuls, ein negatives Sekundenimpuls ZIn, kommt über die Diode D 2 zum Integrator I 2. Wenn die Integrationsspannung UC 2 am Ausgang des Integrators I 2 den Halbwert der Versorgungsspannung (VDD) unterschreitet, reagiert der nachgeschaltete Schmitt- Trigger ST 2 und startet das nachgeordnete Monoflop MF 3. Dieses erzeugt einen 0,1-s-Impuls und setzt den Integrator I 2 in den Ausgangszustand (über Reset-Eingang R; UC 1 = +5 V) und stoppt den laufenden Impuls im Monoflop MF 2. Wenn die Sekundenimpulse, auch wenn sie verzerrt sind, im Einsekunden-Abstand voneinander am Eingang E 1 eintreffen, ergibt sich die Dauer des Ausgangsim pulses am Monoflop MF 2 von 0,9 s, der an den Anschluß O 4 und somit zu den Optokopplern der Verstärkerstufe gelangt.With the arrival of a positive time pulse (ZIp) , the output voltage UC 1 of the integrator I 1 begins to slowly decrease from its zero level, which may be +5 V, for example. Short time pulses therefore have practically no effect on the output voltage of the integrator, which means that it is insensitive to interference pulses. This output voltage UC 1 leads to the downstream Schmitt trigger ST 1 . If this output voltage (VDD of the input circuit ES 1 , for example from +5 V) has fallen below, the Schmitt trigger ST 1 reacts and causes the downstream monoflop MF 1 a time-defined pulse, for. B. to generate a 0.1 s pulse. This pulse sets the integrator I 2 to the initial state, ie to the zero level, i.e. the supply voltage of +5 V, via the reset input R and stops any pulse that may still be going through the monoflop MF 4 (reset input R) . The negative edge of the 0.1 s pulse from the monoflop MF 1 triggers the monoflop MF 2 , which is connected downstream of the first monoflop MF 1 . The second monoflop MF 2 emits a 2 s pulse, which passes through the connection terminal O 4 to the optocouplers and thus to the downstream pulse amplifier stage VER ( FIG. 1). The next incoming time-pulse, a negative second pulse ZIn, comes via the diode D 2 to the integrator I. 2 If the integration voltage UC 2 at the output of the integrator I 2 falls below the half value of the supply voltage (VDD) , the downstream Schmitt trigger ST 2 reacts and starts the downstream monoflop MF 3 . This generates a 0.1 s pulse and sets the integrator I 2 to its initial state (via reset input R ; UC 1 = +5 V) and stops the current pulse in the monoflop MF 2 . If the second pulses, even if they are distorted, arrive at the input E 1 at a one-second interval, the duration of the output pulse at the monoflop MF 2 is 0.9 s, which is connected to the connection O 4 and thus to the optocouplers Amplifier stage arrives.

Die negative Flanke des Ausgangsimpulses vom Monoflop MF 3 startet den Anfang eines Zweisekundenimpulses im Monoflop MF 4. Wenn der nächste, also positive Sekundenimpuls von der Leitung wieder in einem Abstand von einer Sekunde nach dem vorherigen, also negativen Impuls erfolgt, wird der Zweisekundenimpuls im Monoflop MF 4 durch den 0,1-s-Impuls vom Monoflop MF 1 auf 0,9 s gekürzt. Ähnlich verläuft die Regenerierung bei schnellaufenden Impulsen zum Nachstellen der Linie. Da die Pulsfolgefrequenz höher ist, ergibt sich automatisch eine kürzere Dauer für die Ausgangsimpulse des Monoflops MF 2 und des Monoflops MF 4 auf ca. 0,4 s.The negative edge of the output pulse from the monoflop MF 3 starts the start of a two-second pulse in the monoflop MF 4 . If the next, ie positive second pulse occurs from the line will be at a distance of one second after the previous one, so negative pulse, the two-second pulse in the monoflop MF 4 by the 0.1-s pulse from the monoflop MF 1 to 0.9 is s shortened. Regeneration is similar in the case of high-speed impulses for adjusting the line. Since the pulse repetition frequency is higher, there is automatically a shorter duration for the output pulses of the monoflop MF 2 and the monoflop MF 4 to approximately 0.4 s.

Erfolgt jedoch die Aussteuerung mit Minutenimpulsen, so werden die von den Monoflops MF 2 und MF 4 generierten Zweisekundenim pulse nicht gekürzt, da die Impulse vom Monoflop MF 1 und Mono flop MF 3 erst nach ca. 60 s seit dem Beginn der Zweisekunden impulse eintreffen.However, if the control is carried out with minute pulses, the two-second pulses generated by the monoflops MF 2 and MF 4 are not shortened, since the pulses from the monoflop MF 1 and mono-flop MF 3 only arrive after approx. 60 s since the start of the two-second pulse.

Durch die erfindungsgemäße Regenerierung der Zeit-Impulse vor der galvanischen Trennstufe, d. h. vor den Optokopplern und durch die Verwendung von Integratoren mit einem hohen Eingangs widerstand ergeben sich folgende Vorteile.By the regeneration of the time pulses according to the invention the galvanic isolator, d. H. in front of the optocouplers and through the use of integrators with a high input resistance there are the following advantages.

Der Impulsverstärker kann an jeder Stelle einer bestehenden Uhrenleitung unabhängig von ihrer Länge und der Anzahl der zu versorgenden Nebenuhren angeschlossen werden, ohne daß dabei das einwandfreie Funktionieren der Nebenuhren beeinträchtigt wird. Ferner wird eine große Reichweite bis zu 100 Kilometern erreicht. Darüber hinaus ist die erfindungsgemäße Eingangs schaltung, die über die Optokoppler mit dem Impulsverstärker verbunden ist, gegenüber störenden Impulsen sehr unempfindlich. Mit der erfindungsgemäßen Eingangsschaltung können sowohl Sekunde-, Minuten- als auch Nachstellimpulse regeneriert werden, ohne daß hierfür eigens eine Umschaltung vorzunehmen ist. The pulse amplifier can be used at any point in an existing Watch line regardless of its length and number of to supplying slave clocks can be connected without the proper functioning of the slave clocks is impaired. It also has a long range of up to 100 kilometers reached. In addition, the input according to the invention circuit via the optocoupler with the pulse amplifier is very insensitive to disturbing impulses. With the input circuit according to the invention, both Second, minute and reset pulses regenerated without having to make a switch specifically for this is.

In Fig. 3 ist eine linienspannungsunabhängige Eingangsschaltung ES 2 dargestellt. Sie ist für den Anschluß an einer Impulslinie IL mit einer Linienspannung von 12-60 V ausgelegt. Diese Linienspannung liegt an den Eingangsklemmen E 1 und E 2 an. Diese Eingangsschaltung weist ein erstes Schaltteil für die positiven und ein zweites Schaltteil für die negativen Zeit-Impulse auf. Das erste Schaltteil, bestehend aus dem Transistor T 1 mit den Dioden D 1, D 2, D 6 und der Zenerdiode ZD 1 und den Widerständen R 1-R 4, bildet einen Stromgenerator, der einen Strom von ca. 0,4 mA generiert, wenn die Spannung der positiven Zeit-Impulse zwischen den Klemmen E 1 und E 2 den Wert von ca. 8 V überschritten hat. Ebenso wird mit dem zweiten Schaltteil, bestehend aus T 2, D 3, D 4, D 5, ZD 2 und R 5- R 8, ein Strom von ca. 0,4 mA generiert, jedoch für die negativen Zeit-Impulse, die ebenfalls an dem Eingang zwischen den Klemmen E 1 und E 2 anstehen. Mit dieser verhältnismäßig einfachen Eingangsschaltung kann der erfindungsgemäße Impulsverstärker in unmittelbarer Nähe am Linienausgang eines steuernden Gerätes angeschlossen werden, wobei es unbedeutend ist, wie hoch die Linienspannung ist (von 8 bis 60 V).In Fig. 3 a line-voltage-independent input circuit ES 2 is shown. It is designed for connection to a pulse line IL with a line voltage of 12-60 V. This line voltage is applied to the input terminals E 1 and E 2 . This input circuit has a first switching part for the positive and a second switching part for the negative time pulses. The first switching part, consisting of the transistor T 1 with the diodes D 1 , D 2 , D 6 and the Zener diode ZD 1 and the resistors R 1 - R 4 , forms a current generator which generates a current of approximately 0.4 mA when the voltage of the positive time pulses between terminals E 1 and E 2 has exceeded the value of approx. 8 V. Likewise, with the second switching part, consisting of T 2 , D 3 , D 4 , D 5 , ZD 2 and R 5 - R 8 , a current of approximately 0.4 mA is generated, however for the negative time pulses that are also present at the input between terminals E 1 and E 2 . With this relatively simple input circuit, the pulse amplifier according to the invention can be connected in the immediate vicinity of the line output of a controlling device, it being irrelevant how high the line voltage is (from 8 to 60 V).

In Fig. 4 ist eine weitere Eingangsschaltung ES 3 dargestellt, die für einen Anschluß an ein Steuergerät vorgesehen ist, welches mit CMOS-, TTL oder Open-Collector-Ausgängen versehen ist. Wenn die positiven und die negativen Zeit-Impulse an getrennten Ausgängen des Steuergerätes anstehen, welches mit CMOS-, TTL-Signal oder Open-Collector-Ausgang ausgeführt ist, wobei während der Impulsdauer das Ausgangssignal eine logische "0" darstellt, kann die erfindungsgemäße Eingangsschaltung ES 3 in der hier dargestellten einfachen Form mit jeweils einem Längswiderstand R 1 und R 2 zwischen den Klemmen E 1 und O 4 bzw. E 2 und O 2 ausgebildet sein. Die Klemmen O 2 und O 4 sind dann mit den entsprechenden Klemmen der Impulsverstärkerstufe (VER) verbunden und führen dort auf die Optokoppler. Die dritte Ausgangsleitung des Steuergerätes führt auf den Eingang E 3 und stellt die positive Klemme der Versorgungsspannung der CMOS- oder TTL-Schaltung dar. Die Eingangsschaltung ES 3 ist unmittelbar mit den Klemmen O 1 und O 3 der Optokoppler verbunden. In Fig. 4 shows another input circuit ES is 3, which is provided for connection to a control device, which collector outputs Open is provided with CMOS, TTL or. If the positive and negative time pulses are present at separate outputs of the control device, which is designed with a CMOS, TTL signal or open collector output, the output signal representing a logic "0" during the pulse duration, the input circuit according to the invention can ES 3 in the simple form shown here, each with a series resistor R 1 and R 2 between the terminals E 1 and O 4 or E 2 and O 2 . The terminals O 2 and O 4 are then connected to the corresponding terminals of the pulse amplifier stage (VER) and lead there to the optocouplers. The third output line of the control device leads to input E 3 and represents the positive terminal of the supply voltage of the CMOS or TTL circuit. The input circuit ES 3 is connected directly to terminals O 1 and O 3 of the optocouplers.

In Fig. 5 ist ein Ausführungsbeispiel der Impulsverstärkerstufe VER dargestellt. An seinem Eingang liegt die Betriebsspannung B mit UB+ und UB- gekennzeichnet an. Ferner sind die Anschluß klemmen, die zu dem Optokoppler führen, mit O 1-O 4 bezeichnet, an die je nach Verwendungszweck eine entsprechende Eingangs schaltung ES 1-ES 3 angeschlossen wird. Für die Eingangs schaltung ES 1 ist noch eine Versorgungsspannungsklemme UV gezeigt, über die die Versorgungsspannung für die Eingangs schaltung ES 1 gemäß Fig. 6 geführt wird. Wie schon anhand der Fig. 1 erläutert, wird für die Aussteuerung der Leistungs transistoren eine Hilfsspannung, eine Gate-Source-Aussteuerungs spannung von ca. 10 V gebraucht, die durch einen Stromgenerator und einen Stromspiegel erzeugt wird. Der Stromgenerator ist hier vom Transistor T 15, den Widerständen R 15, R 16 und der Zenerdiode ZD 11 gebildet. Der Stromspiegel ist von den Transistoren T 11 und T 12 und den Widerständen R 11 und R 12 gebildet. Die Zenerdiode ZD 12 bereitet die notwendige Hilfs spannung UV. Diese Hilfsspannung beträgt etwa 10-11 V und ist unabhängig von der Betriebsspannung UB, die zwischen 12 und 60 V betragen kann. Die Transistoren T 13 und T 14 mit den Widerständen R 13 und R 14 sind an den Stromspiegel aus den Transistoren T 11 und T 12 gekoppelt und liefern zusammen mit den Widerständen R 110 und R 113 oder mit dem Leistungstransistor LT 2 bzw. LT 4, wenn einer der letzten durchgesteuert wird, sie den Ladestrom für die Kondensatoren C 11 und C 12.In Fig. 5, an embodiment of the pulse amplifier stage VER is illustrated. The operating voltage B is marked UB + and UB - at its input. Furthermore, the terminals that lead to the optocoupler are labeled O 1 - O 4 , to which a corresponding input circuit ES 1 - ES 3 is connected, depending on the intended use. For the input circuit ES 1 , a supply voltage terminal UV is also shown, via which the supply voltage for the input circuit ES 1 according to FIG. 6 is performed. As already explained with reference to FIG. 1, an auxiliary voltage, a gate-source control voltage of approximately 10 V is used for the control of the power transistors, which is generated by a current generator and a current mirror. The current generator is formed here by the transistor T 15 , the resistors R 15 , R 16 and the Zener diode ZD 11 . The current mirror is formed by transistors T 11 and T 12 and resistors R 11 and R 12 . The Zener diode ZD 12 prepares the necessary auxiliary voltage UV . This auxiliary voltage is approximately 10-11 V and is independent of the operating voltage UB , which can be between 12 and 60 V. The transistors T 13 and T 14 with the resistors R 13 and R 14 are coupled to the current mirror from the transistors T 11 and T 12 and deliver together with the resistors R 110 and R 113 or with the power transistor LT 2 or LT 4 , if one of the last is turned on, it charges the charging current for capacitors C 11 and C 12 .

Wenn der Optokoppler OK 1 oder der Optokoppler OK 3 durchgesteuert wird, wird die Source-Elektrode des Leistungstransistors LT 1 oder LT 3 über einen sehr kleinen Widerstand, der im allgemeinen kleiner als 0,25 Ohm ist, mit der Drain-Elektrode des entsprechenden Leistungstransistors verbunden. Da die Drain-Elektrode der Leistungstransistoren LT 1 und LT 3 mit der positiven Klemme UB+ der Betriebsspannung UB verbunden und die negative Kondensator-Elektrode durch den kleinen Widerstand des durchgesteuerten Leistungstransistors mit der Drain-Elektrode verbunden ist, erhält die positive Kondensator-Elektrode eine Spannung, die ca. 10 V positiver ist, als die positive Klemme UB+ der Betriebsspannung UB. Damit sich die Kondensatoren C 11 und C 12 nicht durch die in diesem Moment in Durchlaßrichtung übergehenden Collector-Basis-Übergänge der Transistoren T 13 und T 14 entladen, sind die Dioden D 11 und D 12 angeordnet. Durch die Leistungstransistoren werden somit die positiven und negativen Zeit-Impulse verstärkt und an den Ausgang A 1 und A 2 gegeben.When the optocoupler OK 1 or the optocoupler OK 3 is turned on, the source electrode of the power transistor LT 1 or LT 3 is connected to the drain electrode of the corresponding power transistor via a very small resistor, which is generally less than 0.25 ohms connected. Since the drain electrode of the power transistors LT 1 and LT 3 is connected to the positive terminal UB + of the operating voltage UB and the negative capacitor electrode is connected to the drain electrode by the small resistance of the controlled power transistor, the positive capacitor electrode receives one Voltage that is approx. 10 V more positive than the positive terminal UB + of the operating voltage UB . The diodes D 11 and D 12 are arranged so that the capacitors C 11 and C 12 are not discharged by the collector-base transitions of the transistors T 13 and T 14 which are now passing in the forward direction. The positive and negative time pulses are thus amplified by the power transistors and given to the outputs A 1 and A 2 .

Die Impulsverstärkerstufe VER ist erfindungsgemäß eine elektro nische Überlastungsschutzschaltung (ÜSS) zugeordnet, die von einer integrierten Schaltung gebildet sein kann, die einen Komparator KOM 1 enthält. Der Komparator OM 1 erhält an seinem nichtinvertierenden Eingang 3 eine Spannung in der Größenordnung von 0,4 V, die durch einen Spannungsteiler bestimmt wird, der aus den Widerständen R 17, R 18 und R 19 gebildet ist. An seinem invertierenden Eingang 2 erhält der Komparator durch die Spannungsteiler aus den Widerständen R 115 und R 118 eine Spannung von etwa 0,2 V, die mit dem Spannungsabfall des Linienstroms (IE) am Widerstand R 119 ergänzt wird. Bei einem Linienstrom, der kleiner als 2 A ist, ist die Spannung am invertierenden Eingang 2 des Komparators kleiner als die Spannung am nichtinvertierenden Eingang 3. Der Open-Collector-Transistor im Ausgang des Komparators ist nicht leitend und der Widerstand R 114 verbindet die Kathoden der Dioden D 13 und D 14 mit der Hilfsspannung von 10 V. Die reguläre Arbeitsweise der Leistungstransistoren LT 2 und LT 4 wird hierdurch nicht beeinflußt.According to the invention, the pulse amplifier stage VER is assigned an electronic overload protection circuit (ÜSS) which can be formed by an integrated circuit which contains a comparator KOM 1 . The comparator OM 1 receives at its non-inverting input 3 a voltage of the order of 0.4 V, which is determined by a voltage divider, which is formed from the resistors R 17 , R 18 and R 19 . At its inverting input 2 , the comparator receives a voltage of approximately 0.2 V from the resistors R 115 and R 118 , which is supplemented by the voltage drop of the line current (IE) across the resistor R 119 . With a line current that is less than 2 A, the voltage at inverting input 2 of the comparator is less than the voltage at non-inverting input 3 . The open collector transistor in the output of the comparator is not conductive and the resistor R 114 connects the cathodes of the diodes D 13 and D 14 to the auxiliary voltage of 10 V. The regular operation of the power transistors LT 2 and LT 4 is not affected by this.

Wenn der Linienstrom (IE) den maximal zulässigen Wert von 2 A überschreitet, wird die Spannung am invertierende Eingang 2 positiver als die Spannung am nichtinvertierenden Eingang. Der Komparator schaltet um und der Open-Collector-Transistor an seinem Ausgang wird leitend. Durch die Dioden D 13 und D 14 werden die Gate-Elektroden durch den Komparator mit der Masse, d. h. mit der negativen Klemme UB- der Betriebsspannung UB, verbunden. Hiermit wird der Linienstrom, der den Wert 2 A über schritten hat, unterbrochen. Über die Dioden D 15 und D 16 wird die Spannung an den nichtinvertierenden Eingang des Komparators auf ca. 30 mV reduziert. Da die Spannung an den invertierenden Eingang des Komparators durch den Spannungsteiler aus R 115 und R 118 ca. 0,2 V beträgt (der Spannungsabfall am Widerstand R 119 ist 0, da die Leistungstransistoren LT 2 und LT 4 gesperrt sind) bleibt der Komparator in diesem Zustand. Der Kondensator C 114 beschleunigt den Umkippvorgang bei dem Komparator. Damit bei einem Kurzschluß der Strom durch die Leistungstransistoren LT 1-LT 4 nicht einen unzulässig hohen Wert bekommt, bevor die Leistungstransistoren gesperrt werden, ist eine Induktivität L 1 in die Leitung zur Ausgangsklemme A 1 eingefügt. Bei einem Kurzschluß steigt der Kurzschlußstrom bei beispielsweise 60 V Betriebsspannung und geeigneter Dimensionierung der Induktivität L 1 (40 µmH) mit etwa 1,5 A pro µs. Hiermit kann der Kurzschluß strom in den wenigen µs, in denen der Komparator die Leistungs transistoren LT 2 und LT 4 sperrt, nicht einen unzulässigen Wert erreichen.If the line current (IE) exceeds the maximum permissible value of 2 A, the voltage at inverting input 2 becomes more positive than the voltage at the non-inverting input. The comparator switches over and the open collector transistor at its output becomes conductive. The diodes D 13 and D 14 connect the gate electrodes through the comparator to ground, ie to the negative terminal UB - the operating voltage UB . This interrupts the line current that has exceeded 2 A. The diodes D 15 and D 16 reduce the voltage at the non-inverting input of the comparator to approx. 30 mV. Since the voltage at the inverting input of the comparator through the voltage divider from R 115 and R 118 is approximately 0.2 V (the voltage drop across resistor R 119 is 0 because the power transistors LT 2 and LT 4 are blocked), the comparator remains in this state. The capacitor C 114 accelerates the overturning process at the comparator. Thus, upon a short circuit the current through the power transistors LT 1 - does not get an inadmissibly high value LT 4 before the power transistors are blocked, an inductor L is inserted into the line to the output terminal A 1. 1 In the event of a short circuit, the short-circuit current rises, for example, at an operating voltage of 60 V and suitable dimensioning of the inductance L 1 (40 μmH) with approximately 1.5 A per μs. This means that the short-circuit current cannot reach an impermissible value in the few microseconds in which the comparator blocks the power transistors LT 2 and LT 4 .

Ferner sind den beiden Leistungstransistoren LT 2 und LT 4 je ein Widerstand R 116 und R 120 zugeordnet. Damit wird erreicht, daß bei der Unterbrechung des Linienstroms im Normalzustand am Ende der Minuten- oder der Sekundenimpulse, also der Zeit-Impulse, keine Spannungsspitzen durch die Induktivität L 1 entstehen können und andere Leitungen gestört werden. Die beiden Widerstände sind hochohmige Widerstände, beispielsweise im 5 Meg-Ohm Bereich. Sie und die parasitäten Kapazitäten der Gate-Source-Elektroden der Leistungstransistoren LT 2 und LT 4 mit etwa einer Kapazität von 1 nF bewirken einen langsamen Anstieg und Abfall der Spannung an den Gate-Source-Elektroden und hiermit des Linienstroms. Die auf etwa 2 A/ms reduzierte Geschwindigkeit der Stromänderung verursacht bei normalem Betrieb am Anfang und Ende der Stromimpulse auf der Uhren- Impuls-Linie eine vernachlässigbare Spannung an der Induktivität L 1 von weniger als etwa 0,1 V. Die Anstiegs- und Abfallflanken der Sekunden- oder Minutenimpulse auf der Impulslinie mit der Dauer von wenigen Millisekunden sind ebenfalls vernachlässigbar.Furthermore, the two power transistors LT 2 and LT 4 are each assigned a resistor R 116 and R 120 . This ensures that when the line current is interrupted in the normal state at the end of the minute or second pulses, that is to say the time pulses, no voltage peaks can occur due to the inductance L 1 and other lines are disturbed. The two resistors are high-impedance resistors, for example in the 5 meg-ohm range. They and the parasitic capacitances of the gate-source electrodes of the power transistors LT 2 and LT 4 with a capacitance of approximately 1 nF cause a slow rise and fall in the voltage at the gate-source electrodes and thus in the line current. The speed of the current change, reduced to approximately 2 A / ms, causes a negligible voltage on the inductance L 1 of less than approximately 0.1 V during normal operation at the beginning and end of the current pulses on the clock pulse line. The rising and falling edges the seconds or minutes pulses on the pulse line with a duration of a few milliseconds are also negligible.

Ein Umkippen des Komparators bei Überlastung bringt den Open- Collector-Transistoren im Ausgang in den leitenden Zustand. Durch den Widerstand R 123 am Emitter des Transistors T 17, der mit der Basis an der Hilfsspannung von 10 V angeschlossen ist, fließt Strom, der die den Fehlzustand signalisierende Leuchtdiode LD 1 zum Aufleuchten bringt. Im abgeschalteten Zustand hat der nicht invertierende Eingang des Komparators KOM 1, wie schon erläutert, die Spannung von ca. 30 mV. Am invertierenden Eingang beider Komparatoren beträgt die Spannung etwa 0,2 V. Die Rücksetzung der Impulsverstärkerstufe VER in den normalen Betrieb erfolgt durch Anschalten des entladenen Kondensators C 15 parallel an dem Widerstand R 118 durch den Taster S 1. Wenn der Kurzschluß auf der Impulslinie behoben ist, bekommt der Komparator an seinem nicht invertierenden Eingang eine positivere Spannung als an seinem invertierenden Eingang. Er kippt um, und der normale ursprüngliche Betriebszustand wird wieder hergestellt. Ist jedoch der Kurzschluß nicht behoben, so entsteht gleich nach dem Tastendruck des Tasters S 1 am Widerstand R 119 eine Spannung, die durch den wachsenden Kurzschlußstrom hervorgerufen wird, und der Komparator wird wieder in den Zustand versetzt, bei dem die Leistungstran sistoren LT 2 und LT 4 gesperrt sind. Die Versorgungsspannung für den Komparator wird von dem Transistor T 16 und dem Kondensator C 13 geliefert.A tilting of the comparator in the event of overload causes the open collector transistor to conduct in the output. Current flows through the resistor R 123 at the emitter of the transistor T 17 , which is connected with the base to the auxiliary voltage of 10 V, which causes the light-emitting diode LD 1 , which signals the fault, to light up. In the switched-off state, the non-inverting input of the comparator KOM 1 , as already explained, has a voltage of approximately 30 mV. At the inverting input of both comparators, the voltage is approximately 0.2 V. The pulse amplifier stage VER is reset to normal operation by switching on the discharged capacitor C 15 in parallel on the resistor R 118 by means of the button S 1 . When the short circuit on the pulse line is eliminated, the comparator receives a more positive voltage at its non-inverting input than at its inverting input. It tips over and the normal, original operating state is restored. However, if the short circuit is not corrected, a voltage arises immediately after the key S 1 is pressed on the resistor R 119 , which is caused by the increasing short circuit current, and the comparator is returned to the state in which the power transistors LT 2 and LT 4 are locked. The supply voltage for the comparator is supplied by the transistor T 16 and the capacitor C 13 .

In Fig. 6 ist ein Ausführungsbeispiel der Eingangsschaltung ES 1 dargestellt, welche eine störsichere Impuls-Eingangs- und Regenerierschaltungsanordnung bildet. Die Unempfindlich keit gegen Störimpulse und verzerrte Eingangssignale wird durch eine zeitliche Integration der Eingangssignale ge wonnen, wie dies anhand der Fig. 2 schon erläutert wurde. Der Eingang der Eingangsschaltung ES 1 weist Eingangsklemmen E 0-E 5 auf. Durch die Widerstände R 1-R 5 am Eingang wird die Eingangsspannung UL der Zeitimpulse in einen Strom IE, den Eingangs- oder Linienstrom umgesetzt. Bei positiven Zeit-Impulsen wird der Eingangsstrom IE durch den Stromspiegel, der aus dem Transistor T 1, dem Transistor T 2 den Widerständen R 6 und R 7 gebildet ist, zu dem Kondensator C 1 geführt. Wenn die Spannung am Kondensator C 1 den halben Wert der Versorgungs spannung VDD unterschreitet, ändert sich der Zustand am Ausgang des am Kondensator angeschlossenen Gatters G 1, das gleichzeitig auch ein Schmitt-Trigger ist (CMOS-Schaltkreis 4093), von einer logischen "0" auf eine logische "1" und über das Gatter G 2 wird das Monoflop MF 1 gestartet. Wie anhand der Fig. 2 schon erläutert, startet die negative Flanke am Ende des 0,1- s-Impulses des Monoflops MF 1 das nachgeschaltete Monoflop MF 2, das einen Impuls mit der Dauer von 2 s liefert. Dieser Impuls erzeugt über den Widerstand R 14 und die Anschlußklemme O 4 in den Leuchtdioden der Optokoppler OK 2 und OK 3 ein Lichtsignal für die Impulsverstärkerstufe VER gemäß der Fig. 5. Dabei ist eine Stromstärke von 0,5 mA ausreichend, um die Fototransistoren der Optokoppler OK 2 und OK 3, die in den Gate-Kreisen der Leistungstransistoren LT 2 und LT 3 angeordnet sind, in den leitenden Zustand zu versetzen. Die Leistungstransistoren LT 2 und LT 3 werden auch leitend und am Ausgang für die Impulslinien erscheint an den Klemmen A 1 und A 2 ein positiver Minutenimpuls mit der Dauer von 2 s.In FIG. 6, an embodiment of the input circuit ES 1 is shown that forms a interference pulse input and Regenerierschaltungsanordnung. The insensitivity to interference pulses and distorted input signals is gained by integrating the input signals over time, as has already been explained with reference to FIG. 2. The input of the input circuit ES 1 has input terminals E 0 - E 5 . Resistors R 1 - R 5 at the input convert the input voltage UL of the time pulses into a current IE , the input or line current. In the case of positive time pulses, the input current IE is led to the capacitor C 1 through the current mirror, which is formed from the transistor T 1 , the transistor T 2, the resistors R 6 and R 7 . If the voltage on the capacitor C 1 falls below half the value of the supply voltage VDD , the state at the output of the gate G 1 connected to the capacitor, which is also a Schmitt trigger (CMOS circuit 4093), changes from a logic "0 "to a logical" 1 "and the gate G 2 , the monoflop MF 1 is started. As already explained with reference to FIG. 2, the negative edge at the end of the 0.1 s pulse of the monoflop MF 1 starts the downstream monoflop MF 2 , which delivers a pulse with a duration of 2 s. This pulse generates a light signal for the pulse amplifier stage VER according to FIG. 5 via the resistor R 14 and the connection terminal O 4 in the light-emitting diodes of the optocouplers OK 2 and OK 3. A current of 0.5 mA is sufficient for the phototransistors To put optocouplers OK 2 and OK 3 , which are arranged in the gate circuits of the power transistors LT 2 and LT 3 , in the conductive state. The power transistors LT 2 and LT 3 also become conductive and a positive minute pulse with a duration of 2 s appears at terminals A 1 and A 2 at the output for the pulse lines.

Wie in Fig. 6 ersichtlich, fließt der von einem negativen Impuls am Eingang der störsicheren Eingangsschaltung ES 1 erzeugte Strom über den Widerstand R 8, den Transistor T 3 und lädt den Kondensator C 2 auf. Wenn die Spannung am Eingang des Gatters G 3, das gleichzeitig ein Schmitt-Trigger ist (CMOS- Schaltkreis 4093) das am Kondensator C 2 angeschlossen ist, unter den halben Wert der Versorgungsspannung VDD sinkt, ändert das Gatter G 3 über das Gatter G 4 sein Ausgangssignal von einer logischen "0" auf eine logische "1". Damit wird in diesem Fall das Monoflop MF 3 für die Zeit von 0,1 s gestartet. Der Ausgangs impuls des Monoflops MF 3, der am Abgriff abgenommen wird, bringt den im Eingangskreis befindlichen Feldeffekttransistor T 5 in den leitenden Zustand, der nun den Kondensator C 1 entlädt. Die negative Flanke am Ende des 0,1-s-Impulses am Ausgang des Monoflops MF 3 startet das nachgeschaltete Monoflop MF 4, das den nächsten Minutenimpulsen mit der Dauer von 2 s erzeugt. Über den Widerstand R 13 und die Klemme O 2 werden die Leuchtdioden in den Optokoppler OK 1 und OK 4 in der Impulsverstärkerstufe VER gemäß der Fig. 5 zum Leuchten gebracht, so daß während der Zeit von 2 s ein Strom von etwa 0,5 mA fließt. Dadurch werden die Fototransistoren der Optokoppler OK 1 und OK 4 leitend und somit die Leistungstransistoren LT 1 und LT 4 in den leitenden Zustand geschaltet, so daß am Ausgang der Impulsverstärkerstufe (VER) an der Klemme A 2 ein negativer Minutenimpuls erscheint. As can be seen in FIG. 6, the current generated by a negative pulse at the input of the interference-free input circuit ES 1 flows through the resistor R 8 , the transistor T 3 and charges the capacitor C 2 . When the voltage at the input of the gate G 3 , which is also a Schmitt trigger (CMOS circuit 4093) which is connected to the capacitor C 2 , drops below half the value of the supply voltage VDD , the gate G 3 changes via the gate G 4 its output signal from a logic "0" to a logic "1". In this case, the monoflop MF 3 is started for a time of 0.1 s. The output pulse of the monoflop MF 3 , which is removed at the tap, brings the field effect transistor T 5 located in the input circuit into the conductive state, which now discharges the capacitor C 1 . The negative edge at the end of the 0.1 s pulse at the output of the monoflop MF 3 starts the downstream monoflop MF 4 , which generates the next minute pulses with a duration of 2 s. Via the resistor R 13 and the terminal O 2 , the light-emitting diodes in the optocouplers OK 1 and OK 4 in the pulse amplifier stage VER according to FIG. 5 are made to light up, so that a current of approximately 0.5 mA during the time of 2 s flows. As a result, the phototransistors of the optocouplers OK 1 and OK 4 are turned on, and thus the power transistors LT 1 and LT 4 are switched to the on state, so that a negative minute pulse appears at terminal A 2 at the output of the pulse amplifier stage (VER) .

Beim nächsten positiven Impuls am Eingang der störsicheren Eingangsschaltung ES 1 erfolgt wieder die Aufladung des entla denen Kondensators C 1 bis das Monoflop MF 1 anspricht. Der vom Monoflop MF 1 erzeugte 0,1-s-Impuls entlädt über den Transistor T 4 den Kondensator C 2, mit der negativen Flanke am Ende seines 0,1-s-Impulses am Ausgang des Monoflops MF 1 startete das nachgeschaltete Monoflop MF 2 und der Vorgang wiederholt sich. Bei Sekundenbetrieb startet das Eintreffen eines positiven Impulses das Monoflop MF 1, wobei der noch andauernde Impuls vom Monoflop MF 4 durch den 0,1-s-Impuls des Monoflops MF 1 unterbrochen wird. Entsprechendes geschieht beim Eintreffen eines negativen Impulses, wobei der am Ausgang des Monoflops MF 2 noch anstehende Impuls durch das Monoflop MF 3 unterbrochen wird. Auf diese Weise wird beim Sekundenbetrieb die benötigte Reihenfolge von 0,9 s positiver Impulse - 0,1 s Pause - 0,9 s negative Impulse - 0,1 s Pause erreicht. Derselbe Vorgang der Kürzung der Impulse der beiden Monoflops MF 2 und MF 4 erfolgt beim sogenannten Schnellauf zum Nachstellen der Uhrlinie. Bei einer Pulsfrequenz von 2 Impulsen pro Sekunde entsteht am Ausgang A 1, A 2 des Impulsverstärkers bzw. der Impulsverstärkerstufer VER folgende Impulsfolge: 0,4 s positiver Impuls, 0,1 s Pause, 0,4 s negativer Impuls; 0,1 s Pause.With the next positive pulse at the input of the interference-free input circuit ES 1 , the capacitor C 1 is charged again until the monoflop MF 1 responds. The 0.1 s pulse generated by the monoflop MF 1 discharges the capacitor C 2 via the transistor T 4 , and the downstream monoflop MF 2 started with the negative edge at the end of its 0.1 s pulse at the output of the monoflop MF 1 and the process repeats itself. In the second mode, the arrival of a positive pulse starts the monoflop MF 1 , the pulse that is still ongoing being interrupted by the monoflop MF 4 by the 0.1 s pulse of the monoflop MF 1 . The same happens when a negative pulse arrives, the pulse still present at the output of the monoflop MF 2 being interrupted by the monoflop MF 3 . In this way, the required sequence of 0.9 s positive impulses - 0.1 s pause - 0.9 s negative impulses - 0.1 s pause is achieved in seconds operation. The same process of shortening the impulses of the two monoflops MF 2 and MF 4 takes place in the so-called rapid run to readjust the clock line. With a pulse frequency of 2 pulses per second, the following pulse sequence occurs at output A 1 , A 2 of the pulse amplifier or the pulse amplifier stage VER : 0.4 s positive pulse, 0.1 s pause, 0.4 s negative pulse; 0.1 s pause.

Die Stromversorgung der in Fig. 6 beschriebenen Eingangs schaltung ES 1 wird von der Stromversorgung der Impulsverstärker stufe abgeleitet, nämlich über die Klemme UB- und Klemme UV, an der eine Versorgungsspannung anliegt, die über den astabilen Multivibrator AM 1 und den nachgeschalteten Transformator TR 1 die Eingangsschaltung ES 1 mit Strom versorgt. Mit dem Transformator TR 1 ist eine galvanische Trennung der Stromversorgung sichergestellt. Der Kondensator C 10 und der Widerstand R 15 bestimmen die Schaltfrequenz des astabilen Multivibrators AM 1, die beispielsweise ca. 70 kHz betragen kann. Die Wechsel spannung an der Sekundärseite des Transformators TR 1 wird mit der Gleichrichterschaltung GL 1 gleichgerichtet und durch den Kondensator C 7 gesiebt, so daß die gleichgerichtete Spannung an den Anschlußpunkten VDD und VSS ansteht, die die Versorgungsspannung für die Eingangsschaltung ES 1 liefern. Der astabile Multivibrator AM 1 weist noch zwei Kondensatoren C 8 und C 9 auf, die die Störwirkung des astabilen Multivibrators reduzieren.The power supply of the input circuit ES 1 described in FIG. 6 is derived from the power supply of the pulse amplifier stage, namely via the terminal UB - and terminal UV , to which a supply voltage is present, which via the astable multivibrator AM 1 and the downstream transformer TR 1 the input circuit ES 1 is supplied with current. The transformer TR 1 ensures electrical isolation of the power supply. The capacitor C 10 and the resistor R 15 determine the switching frequency of the astable multivibrator AM 1 , which can be approximately 70 kHz, for example. The AC voltage on the secondary side of the transformer TR 1 is rectified with the rectifier circuit GL 1 and screened by the capacitor C 7 , so that the rectified voltage is present at the connection points VDD and VSS , which supply the supply voltage for the input circuit ES 1 . The astable multivibrator AM 1 also has two capacitors C 8 and C 9 , which reduce the interference effect of the astable multivibrator.

Mit dieser erfindungsgemäßen Eingangsschaltung ES 1 wird eine Unempfindlichkeit gegen Störimpulse und Verzerrungen der Eingangsimpulse und eine entsprechende Regenerierung erreicht. Das hat den Vorteil, daß große Reichweiten für eine ungestörte Übertragung der Zeit-Impulse (Minuten-, Sekunden- und Einstellimpulse) erreicht wird.With this input circuit ES 1 according to the invention, insensitivity to interference pulses and distortion of the input pulses and a corresponding regeneration is achieved. This has the advantage that long ranges are achieved for an undisturbed transmission of the time impulses (minute, second and setting impulses).

Claims

1. pulse amplifier for time service technology, in particular clock systems, positive and negative time pulses being transmitted on a two-wire line (pulse line) for clock control, characterized in that the pulse amplifier has an input circuit (ES 1 , ES 2 ) that can be adapted to the pulse line (IL) , ES 3 ), which is followed by a galvanic isolating stage for the positive and negative time pulses (ZI _p , ZI _n ), which is formed by optocouplers (OK 1 , OK 3 ; OK 2 , OK 4 ), that the Opto couplers (OK 1 - OK 4 ) is followed by a pulse amplifier stage (VER) , each with an input for the positive and negative time pulses, that the pulse amplifier stage has simple power MOS transistors (LT 1 - LT 4 ), which the optocouplers (OK 1 - OK 4 ) are controlled, and are arranged in a bridge circuit, that the power transistors (LT 1 - LT 4 ) regardless of the operating voltage (UB) , which have a value of 12-60 V Isen can be operated, the power transistors (LT 1 - LT 4 ) with an auxiliary voltage (gate-source control voltage), which is approximately 10 V, and that the power transistors (LT 1 - LT 4 ) a quick response Overload protection circuit (ÜSS) is assigned.

2. Pulse amplifier according to claim 1, characterized in that the input circuit (ES 1 ) is formed by an interference-free pulse input and regeneration circuit arrangement, each for the positive and negative time pulses (ZIp, ZIn) an integrator (I 1 or . I 2 ), which is followed by a Schmitt trigger (ST 1 or ST 2 ), which has a first and a downstream second monoflop (MF 1 and MF 2 or MF 3 and MF 4 ) downstream thereof, on the one hand the Output pulse of the first monoflop (MF 1 ) for the positive time pulses (ZIp) the integrator (I 2 ) and the second monoflop (MF 4 ) for the negative time pulses (ZIn) resets.

3. Pulse amplifier according to claim 1, characterized in that the input circuit (ES 2 ) is designed as a line voltage-independent circuit device for a line voltage (UL) - range of about 12 V-60 V, which for the positive and negative time pulses (ZIp , ZIn) each have a current generator with a transistor (T 1 or T 2 ), a plurality of diodes (D 1 , D 2 , D 6 or D 3 , D 4 , D 5 ) and a Zener diode (ZD 1 or ZD 2 ) and generates a current pulse when the incoming time pulses exceed a predetermined value (voltage pulse value e.g. 8 V).

4. A pulse amplifier according to claim 1, characterized in that the input circuit (ES 3 ) is designed for connection to a control device with C MOS-TTL or open collector outputs, the circuit having only one series resistor (R 1 , R 2 ).

5. Pulse amplifier according to claim 1, characterized in that the overload protection circuit (ÜSS) is formed by a comparator (KOM 1 ) to which the voltages which are the currents flowing in the amplifier stage and which are proportional to the line current are supplied, with Short circuit or overload of the amplifier switches off.

6. Pulse amplifier according to claim 1, characterized in that the auxiliary voltage by means of a current generator (T 25 , R 25 , R 26 , ZD 21 ) and a current mirror circuit (T 21 , T 22 , R 21 , R 22 , ZD 22 ) from the Operating voltage (UB) is generated.

7. Pulse amplifier according to claim 1, characterized in that the output stage is equipped with simple, inexpensive N-channel power MOS transistors (LT 1 to LT 4 ), the power transistors (LT 1 and LT 3 ), the one 10 V more positive control voltage than the operating voltage (UB +), can be controlled by means of chargeable capacitors (C 11 or C 12 ), which are connected to additional switching elements (T 12 , D 11 , ZD 13 , R 13 , R 110 or T 4 , D 12 , ZD 14 , R 14 , R 113 ) are kept charged.