DE3400295A1 - Halbleiterbauteil - Google Patents
HalbleiterbauteilInfo
- Publication number
- DE3400295A1 DE3400295A1 DE19843400295 DE3400295A DE3400295A1 DE 3400295 A1 DE3400295 A1 DE 3400295A1 DE 19843400295 DE19843400295 DE 19843400295 DE 3400295 A DE3400295 A DE 3400295A DE 3400295 A1 DE3400295 A1 DE 3400295A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- region
- base
- area
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H10W10/031—
-
- H10W10/30—
-
- H10W20/021—
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
TER MEER- MÜLLER- STEINMEI^H : ^φ^ΐίΐί; ^eV1C-I - Ρϊΐ^οΙ
BESCHREIBUNG
Die Erfindung betrifft ein Halbleiterbauteil gemäß dem Oberbegriff
des Hauptanspruchs.
In den letzten Jahren gehen Bemühungen dahin, in bipolaren Schaltungen hohe Feinheit der Strukturen und einen hohen
Integrationsgrad zu erzielen, also sogenannte LSI-Schaltungen
(Large Scale Integration) herzustellen. Die Feinheit der Transistoren bei bipolarer LSI wird durch verschiedene Techniken
wie Fotolithografie, Trockenätzen und dergleichen zusätzlich zur herkömmlichen Technik der Oxidisolation verbessert.
Es sind bereits viele Tra.nsistora.ufbauten mit neuen
Strukturen und/oder neuer Herstellart der Oxidisolation vorgeschlagen worden. Ein Aufbau eines Halbleiterbauteils vom
Typ eines Transistors mit seitenwandkontaktierter Basis (SICOST) ist aus IEEE Transaction on Electron Devices,
Bd. ED-29, Nr. 4, April 1982, S. 596 - 600 bekannt. Bei
diesem Aufbau ist es möglich, die Kollektor-Basisübergangskapazität
CTC und die Emitter-Basis Übergangskapazität C„E
deutlich dadurch zu erniedrigen, daß ein Kollektor-Basis-Übergang und ein Emitter-Basis-Übergang nur jeweils in einer
der Hauptflächen eines aktiven Basisbereichs angebracht wird und keine Übergänge in inaktiven Ba.sisbereichen vorhanden
sind. Dadurch wird die Funktionsfähigkeit bipolarer LSIs durch Verwendung von SICOST-Aufbauten erheblich verbessert.
In Fig. 1 ist ein SICOST gemäß dem Stand der Technik dargestellt. .
In einem Teil eines P~-Siliziumsubstrates 1 ist von einer Hauptoberfläche her eine versenkte N -Kollektorschicht 2
eingebracht. Auf dieser Schicht sind ein N~-Kollektorbereich 3, ein P+-aktiver Basisbereich 4 und ein N+-Emitter-
bereich 5 in der genannten Reihenfolge aufgebracht, wodurch ein NPN-Transistor mit N"P+N+-Struktur gebildet ist.Die Bereiche
bestehen jeweils aus einkristallinen Siliziumschichten. Ein N+-Kollektoranschlui3bereich 6 aus einer einkristallinen
Siliziumschicht ist über einem Teil der versenkten N+-Kollektorschicht 2 aufgebracht, der von dem Teil unterschieden
ist, über dem der N~-Kollektorbereich 3 aufgebracht ist. Eine P+-Trennschicht 7 bedeckt die gesamte Hauptoberfläche
des P~-Siliziumsubstrates 1 mit Ausnahme des Teiles ab, in dem die versenkte N+-Kollektorschicht 2 vorhanden
ist. Über der Oberfläche der versenkten N+-Kollektorschicht
und der Oberfläche der P+-Trennschicht J ist ein SiOg-PiIm 8
aufgebracht, der den N'-Kollektorberelch ~5, den aktiven P+-
Basisbereich 4, den N+-Emitterbereich 5 und den N+-Kollektoranschlußbereich
6 umgibt. Ein inaktiver polykrjstalliner P+-
Basisbereich 9 aus einer polykristallinen P+-Siliziumschicht
ist ebenfalls im SiOg-Film 8 eingebettet. Das eine Ende des
Basisbereiohs 9 umgibt einen vorgegebenen Bereich der Seitenwand des aktiven P+-Basisbereichs 4 und kontaktiert diesen.
Eine Basiselektrode 10 aus einem Aluminiumfilm kontaktiert das andere Ende des inaktiven polykristallinen P -Basisbereichs
9 durch ein Kontaktloch, das in einem Teil des SiOg-Pilms
8 ausgespart ist. Die kontaktierte Stelle befindet sich am anderen Ende des Basisbereichs 9· Eine Emitterelektrode
11 aus einem Aluminiumfilm steht in Verbindung mit dem N+-Emitterbereich 5. Eine Kollektorelektrode 12 aus einem
Aluminiumfilm steht in Kontakt mit dem N+-Kollektoransehlußbereich
6.'
Bei diesem bekannten Bauteil überlappen der N~-Kollektorbereich 3, der aktive P+-Basisbereich 4 und der N+-Emitterbereich
5 einander in der genannten Reihenfolge über der ver-
TER meer -Müller . steinmeiSteJr""": " : t&tsufcisbiS-Öenki -°P3M5-02
senkten N -Kollektorschicht 2. Dementsprechend bestehen ein
Kollektor-Basis-Übergang und ein Emitter-Basis-Übergang nur
zwischen dem aktiven P+-Basisbereich 4 und dem N~-Kollektorbereich
3 einerseits und dem N+-Emitterbereich 5 andererseits. Es liegen keine PN-Übergänge zwischen dem inaktiven
P+-Basisbereich 9 und dem N~-Kollektorbereich 3 und zwischen
dem inaktiven Basisbereich 9 und dem N+-Emitterbereich 5 vor.
Dies heißt, daß der angegebene Transistor so aufgebaut ist, daß der Emitter-Basis-Übergang zwischen der Seitenwand des
Emitterbereichs und dem inaktiven Basisbereich, also dem Teil der Basis mit Ausnahme dem aktiven Teil, entfernt ist. Entsprechend
ist der Kollektor-Basis-Übergang zwischen dem inaktiven Basisbereich und dem Kollektorbereich entfernt. Dadurch
besteht ein Unterschied zu einem Transistor mit herkömmlichem Aufbau, bei dem der Basisbereich in einem Teil der Oberfläche
des Kollektorbereichs und der Emitterbereich in einem Teil der Oberfläche des Basisbereichs angebracht ist. Mit dem
beschriebenen Transistor ist es möglich, die Kollektor-Basis-Übergangskapazität CmC und die Emitter-Basis-Übergangskapazitat
0"φΤ7 gegenüber herkömmlichen Transistoren erheblich zu
verringern. Mit zunehmender Verfeinerung der Strukturen ist
es von großem Vorteil, daß insbesondere die Emitter-Basis-Übergangskapazität
CmE verringert werden kann. Wenn zum
Beispiel die Fläche des Emitterbereichs 0,5 pm im Quadrat und die Diffusionstiefe von Verunreinigungen 0,4 um ist,
2 ist die Fläche des Bodens des Emitterbereichs 0,25 um
1 ? (= 0,5 χ 0,5) und die Fläche der Seitenwand ist 0,8 ,um
(= 0,5 χ 4 χ 0,4). Entsprechend wird die Emitter-Basis-Übergangskapazltät
CTE des beschriebenen Bauteils im Vergleich
zur entsprechenden Kapazität eines herkömmlichen Transistors nur ein Viertel. Es ist dies nämlich das Verhältnis
der Fläche des Grundes des Emitterbereichs in Kontakt mit dem Basisbereich (0,25 um ) in bezug auf die Fläche,
Mitsui>ishi:D§nki Ρ3ώ§0)2 9 5
TER MEER - MÖLLER · STEINMEI^TEf?
die durch Addieren der Fläche der Seitenwand des Emitterbe-
2 reichs in Kontakt mit dem inaktiven Basisbereich (0,8 um ) zur oben erwähnten Fläche des Grundes (0,25 Jjm ) erhalten
wird, was insgesamt etwa 1 um (= 0,25 + 0,8) ergibt. Darüberhinaus
ist es möglich, das Verhältnis der Übergangskapazitäten CTE der beiden angegebenen Transistoren dadurch
noch geringer zu machen, daß die Verunreinigungsdichte des oberen Teiles des Emitterbereiches größer gewählt wird als
des Grundes. Dadurch werden die Eigenschaften bipolarer LSI-Schaltungen mit beschriebenen Transistoren noch günstiger
als die mit zuvor bekannten Transistoren.
Die Vorteile des Bauteils gemäß Fig. 1 werden im folgenden an Hand eines konkreten Beispiels näher erläutert.
In ECL-Schaltungen, die aus einem Stromschalttransistor und
einem Emitterfolgertransistor bestehen, ist die Verzögerungszeit t d durch folgende Formel gegeben.
fcpd - °>7 rbb'· CIN + °'7 RC <CTS + CR>
+ °'5 χ 0,7 x (R0 + rbb«) CINEp + 0,5 4 Vo.CEp/lEp .... (I)
wobei Rc - Δ Vo/Ics
C1n = 2CTC + 0,5 CTE + Isc/(2 ^MV^)
.... äquivalente Einga.ngska.pazitat
(Einheit : F) Cmo Kollektor-Substrat-Übergangskapazi-
lib
tat (Einheit : F)
r,' .... Basiswiderstand (Einheit : Sl )
A VTN ' * * * LoSisciie Eingangsamplitude
(Einheit ; V)
Logische Auögangsamplitude
(Einheit : V)
m*sybisfci'-srehkl -
TER MEER - MÜLLER · STEINMEISTEF* : ϊ Γ : : ; *"Z~
CR .... Parasitäre Kapazität der Kollektorlast
(Einheit : P)
Lcs .... Schaltstrom (Einheit : A)
"EP" .... dieser Index zeigt die Bezugnahme auf den Emitterfolgertransistor an.
Wenn der beschriebene SICOST dazu dient, einen ECL-Schalttransistor
und -Emitterfolgertransistor mit jeweils gleichem Aufbau aufzubauen, kann die obige Formel (I) in die unten
stehende Formel (II) umgeändert werden. Dabei wird davon ausgegangen, daß die folgenden Konstanten die Feinheit der Struktur
angeben. Es ist dadurch möglich, das Verhältnis, das
durch die Ubergangskapazitäten hervorgerufen ist, auszudrücken.
Ct7^ = CT1,T (dabei ist angenommen, daß der Emitter-
Ür J.JN
folgertransistor nur das Tor des nächsten
Schaltungsteils ansteuert)
1EP = 1CS = 3°° (HA)' Cr = °>014
rbb != 200 (Sl)
üV0 = ά V1n = 0,6 (V), fT = 5 (GHz)
tpd = 2.820 CTC + 0,705 CTE + 1.400 C73
+ 0.042 (nsec) ... (II) wobei die Einheit der Kapazitäten CTC, CTE und CL1O pP ist
Obwohl die Möglichkeit des Verringerns der Ubergangskapazitäten
CTS und CTp zu einem großen Teil dazu beiträgt, die Verzögerungszelt
t , in ECL-Schaltungen durch Bauteile der angegebenen
Art zu verringern, ist es dennoch erforderlich, die Kollek tor-Substrat-Ubergangskapazität CL13 ebenfalls zu verringern,
um die Verzögerungszeit noch erheblich weiter ver-
TER MEER · MÜLLER
. ste.nme.3te*T: WtsuHlehjr-pBnki - F-3U5-02
kürzen zu können. Es ist jedoch nicht einfach, die Kollektor-Substrat-Übergangskapazität
Cm3 zu verringern, die durch den
PN-Übergang zwischen der versenkten N -Kollektorschicht 2 und dem P+-Siliziumsubstrat 1 und zwischen der versenkten Kollektorschicht
2 und der P+-Trennschicht 7 vorhanden ist, da der
N~-Kollektorbereich 3 und der N+-Kollektoranschlußbereich 6
auf der Oberfläche der versenkten Kollektorschicht 2 aufgebracht sein müssen, was dazu führt, daß die Abmessung der
versenkten N+-Kollektorschicht 2 nicht verringert werden
kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauteil mit SICOST-Struktur der eingangs genannten Art so auszubilden,
daß die Kollektor-Substrat-Übergangskapazität CmC3 so
gering ist wie möglich.
Die erfindungsgemäße Lösung ist im Hauptanspruch gekennzeichnet. Vorteilhafte Ausgestaltungen sind Gegenstand von
Unteransprüchen.
Die Erfindung zeichnet sich dadurch aus, daß gar keine versenkte Kollektorschicht zwischen dem Kollektorbereich und
dem Kollektoranschlußbereich mehr vorhanden ist. Dadurch ist der oben beschriebene, negative Einfluß der zu großen Abmessung
einer solchen versenkten Kollektorschicht völlig umgangen.
Die Erfindung wird im folgenden an Hand von Figuren näher veranschaulicht. Es zeigen:
Pig. 1 einen schematischen Querschnitt durch einen SICOST
bekannter Art;
: ;„ tfnft^gj - F-3145-02
TER MEER · MÜLLER · STEINMEISTER » - . . . . "V
- 10 -
Pig. 2 einen schematischen Querschnitt durch einen anmeldegemäßen SICOST; und
Pig. jüA - ρ schematische Querschnitte durch Halbleiter-Strukturen
während des Hersttdlprozesses des Bauteiles gemäß Fig. 2.
In Fig. 2 ist ein SICOST als bevorzugte Ausführungsform
eines anmeldegemäßen Halbleiterbauteils dargestellt. Auf bereits an Hand von Pig. I beschriebene Bereiche wird nicht
mehr näher eingegangen. "Der Aufbau gemäß Fig. 2 weist zusätzlich zu dem von Fig. 1 unter anderem einen ersten polykristallinen
P -Basisanschlußbereich 9a auf, der dem inaktiven polykristallinen P -Basisbereich 9 des bekannten Bauteils
entspricht. Ein N+-Kollektorbereich Ij5 aus einer polykristallinen
Siliziumschicht ist zusätzlich zwischen dem N~-Kollektorbereich 5 und dem Teil der Oberfläche der versenkten
N+-Kollektorschicht 2 angeordnet, der dem N~-Kollektorberelch
3 entspricht. Im SlOg-FiIm 8 ist ein erster polykristalliner
N+-Kollektorbereich 14 aus einer polykristallinen
N+-Siliziurnschicht angeordnet. Das eine Ende des Bereichs
umgibt einen Teil der Seitenwand des N+-Kollektorbereichs 1J>
und kontaktiert diesen dadurch, und das andere Ende des Bereichs 14 ist mit einem zweiten polykristallinen N+-Kollektoranschlußbereich
15 verbunden, der weiter unten beschrieben ist. Der zweite polykristalline N+-Kollektoranschlußbereich
I5 aus einer polykristallinen N -Siliziumschicht steht
über eine Kontaktöffnung im SiOp-PiIm 8 mit dem ersten polykristallinen
N+-Kollektoranschlußbereich 14 in Verbindung. Die Kontaktöffnung befindet sich am anderen Ende des ersten
Kollektoranschlußbereichs 14. Ein zweiter polykristalliner P+-Basisanschlußberelch 16 aus einer polykristallinen P+-
JL 1: M±ts^blsK4^pnki - F-3145-02
TER MEER -MÜLLER · STEINMEISTtErI... *„." .:. *.,* :
- 11 -
Siliziumschicht steht über eine Kontaktöffnung in dem SiOp-PiIm
8 mit dem ersten polykristallinen P+-Basisanschlußbe~ reich 9a in Verbindung. Die Kontaktöffnung befindet sich an
dem Ende des Basisanschlußbereichs 9a>
das dem aktiven P+- Basisbereich 4 entgegengesetzt ist. Eine Basiselektrode 10
ist mit dem zweiten polykristallinen P+-Basisanschlußbereich
16 und eine Kollektorelektrode 12 mit dem zweiten polykristallinen N+-Kollektoranschlußbereich 15 verbunden.
Ein Verfahren zum Herstellen des beschriebenen Bauteils wird nun an Hand der Pig. 3A - P an Hand der Hauptschritte erläutert.
Wie in Fig. J5A dargestellt, wird die P+-Trennschicht 7 durch
Einführen von P-Verunreinigen in die Hauptoberfläche des P~- Siliziumsubstrates 1 erzeugt. Ein erster SiOp-PiIm 8a wird
auf der Oberfläche der P+-Trennschicht 7 durch einen Oxidationsprozeß
so hergestellt, daß die Dicke etwa 300 nm beträgt.
Im nächsten Schritt wird die erste polykristalline Siliziumschicht
selektiv auf dem Teil der Oberfläche des ersten Siop-Filmes
8a aufgebracht, der dem Gebiet entspricht, in dem der erste polykristalline N+-Kollektoranschlußbereich 14 liegen
soll. In die erste polykristalline Siliziumschicht werden N-Verunreinigungsionen, z. B. Arsen (As), Phosphor (p) implantiert
und nach dem Implantieren wird ein Diffusionsprozeß durchgeführt, bei dem a.uch durch die Implantation hervorgerufene
Fehler ausgeheilt werden. Die Diffusion erfolgt in einem Erwärmprozeß in einer Stickstoffatmosphäre bei 1050 0C.
So wird der erste polykristalline Kollektoranschlußbereich hergestellt.
: :""-\ * :M!tsMbisttisBonki - p-3145-02
TER MEER -MÜLLER · STEINMEI3J^FJ_* -^- ~_ -^- -
- 12 -
Danach wird, wie in Pig. 3B dargestellt, ein zweiter SlCU-FiIm
8b auf der Oberfläche des Kollektoransehlußbereicihs 14 und auf der Oberfläche des ersten SiO2-Filmes 8a aufgebracht,
was durch Sputtern oder ein CVD-Verfahren so erfolgt, daß die Dicke über dem ersten Kollektoranschlußbereich 14 etwa 300 nm
wird. Dann wird eine zweite polykristalline Siliziumschicht von etwa 400 nm Dicke selektiv auf dem Teil der Oberfläche
des zweiten SiOg-Filmes 8b aufgebracht, der dem Gebiet entspricht,
in dem der erste polykristalline P+-Basisanschlußbereich
hergestellt werden soll. Danach werden P-Verunreinigungsionen, 2. B. Bor-Ionen (B), in die zweite polykristalline
Siliziumschicht implantiert und diese Verunreinigungsionen werden eindiffundiert, wobei gleichzeitig durch das Implantieren
der P-Verunreinigungsionen hervorgerufene Schaden
ausgeheilt werden. Der Prozeß erfolgt in einer Stickstoffatmosphäre
bei I050 C, wodurch der erste polykristalline P+-
Basisanschlußbereich 9a hergestellt wird. Dann wird ein dritter SiOo-PiIm 8c auf der Oberfläche des ersten Basisanschlußbereichs
9a und auf der Oberfläche des zweiten SiOp-Fllmes 8b
aufgebracht, was durch Sputtern oder durch ein CVD-Verfahren so erfolgt, daß die Dicke dieser Schicht über dem ersten Basisanschlußberelch
größer als J500 nm wird. Der erste SiOp-PiIm 8a, der zweite SiO2-FlIm 8b und der dritte SiO3-PiIm 8c
bilden den SiOg-PiIm 8 gemäß Fig. 2.
Im nächsten Schritt wird gemäß Fig. J5C ein Resistfilm I7 als
Ätzmaske auf der Oberfläche des dritten SiOp-Filmes 8c aufgebracht.
Der Resistfilm I7 weist eine öffnung 18 an der
Stelle auf, an der der erste Basisanschlußbereich 9a durch den zweiten polykristallinen P^Basisanschlußbereich kontaktiert
werden soll. Eine öffnung I9 liegt an der Stelle über
der P+-Trennschicht 7>
auf der der N -Kollektorbereich 13>
- F-"5145-02
TER MEER - MÜLLER ■ STEINME\STJS^...'"~'\~'"J:Z"~\Z" "'"' '
der N~-Kollektorbereich 3* der aktive P+-Basisbereich 4 und
der N+-Emitterbereich 5 in dieser Reihenfolge übereinander
aufgebracht werden sollen. Eine öffnung 20 ist an der Stelle angebracht, an der der zweite polykristalline N+-Kollektoranschlußbereich
zürn Kontaktieren des ersten Kollektoranschlußbereichs 14 aufgebracht werden soll.
Danach wird, wie in Fig. 3D dargestellt, eine Kontaktöffnung
21 hergestellt, die sich von der Oberfläche des SiOg-Filmes
8c bis zur Oberfläche des ersten Basisanschlußbereiches 9a erstreckt. Diese öffnung wird unterhalb der öffnung
18 im Resistfilm 17 hergestellt. In der öffnung 21 wird der zweite polykristalline P+-Basisanschlußbereich hergestellt.
Eine Kontaktöffnung 22a wird in dem Teil des dritten SiOp-Filmes 8c unterhalb der öffnung 19 im Resistfilm
durch einen Ionenätzprozeß mit dem Resistfilm 17 als Maske hergestellt. In der Kontaktöffnung 22a wird dann der N+-
Emitterbereich hergestellt. Gleichzeitig mit den anderen öffnungen wird eine Kontaktöffnung 23 von der öffnung 20 im
Resistfilm 17 aus von der Oberfläche des SiOg-Filmes 8c bis
zur Oberfläche des ersten Kollektoranschlußbereichs 14 durch den dritten SiOg-FiIm 8c und den zweiten SiOg-FiIm 8b hindurch
hergestellt. In der Kontaktöffnung 23 wird der zweite
polykristalline N^-Kollektoranschlußbereich hergestellt. Die
Kontaktöffnungen 21, 22a und 23 können einfach und gleichzeitig
hergestellt werden, da. die Ätzgeschwindigkeit des SiOo-Fllmes beim reaktiven Ionenätzen mehr als zehnmal größer
ist als die Ätzgeschwindigkeit einer polykristallinen Siliziumschicht. Durch das reaktive Ionenätzen ist dazuhln ge-
währleistet, daß die Querschnitte der Kontaktöffnungen 21, 22a und 23 im wesentlichen denen der öffnungen 18, 19 und
entsprechen, da. bei diesem Verfahren kaum ein Ätzen nach der Seite hin erfolgt.
TER MEER- MÜLLER
· STEINMEläTöT: MitöuKiSHr "DCrSki - F-3145-02
- 14 -
Danach wird, wie in Fig. 3E dargestellt, der Resistfilm I7
von der Oberfläche des dritten SiCU-Fllmes 8c entfernt, und
ein neuer Resistfilm 24, der die Kontaktlöcher 21 und 23
abdeckt und eine öffnung 25 über der Kontaktöffnung 22a aufweist,
wird auf der Oberfläche des dritten SiOp-Filmes 8c aufgebracht. Eine Kontaktöffnung 22b von der Oberfläche des
ersten polykristallinen Basisanschlußbereiches 9a bis zur Oberfläche, der Trennschicht 7 wird durch den ersten Basisanschlußbereich
9a, den SiOo-FiIm 8b, den ersten Kollektoranschlußbereich
14 und den SiOg-FiIm 8a unterhalb der Kon-'taktöffnung
22a angebracht, was durch reaktives lonenätzen durch die öffnung 25 und die Kontaktöffnung 22 hindurch mit
dem Resistfilm 24 als Maske erfolgt. Dann wird eine Schicht mit implantierten N+-lonen, die die versenkte N -Kollektorschicht
wird, an der Stelle der Oberfläche der P -Trennschicht 7 erzeugt, die in der Kontaktöffnung 22b frei liegt.
N-Verunreinigungen, z. B. As oder P, werden durch die öffnung 25 im Resistfilm 24 und die Kontaktöffnungen 22a und
22b implantiert.
Danach wird, wie in Fig. 3F dargestellt, epltaktisch eine
N~-Sillzlumschicht mit einem Widerstand von etwa 1 - 2 SX cm
auf dem Teil der Oberfläche des ersten Basisanschlußbereichs 9a aufgebracht, der unterhalb der Kontaktöffnung 21
frei liegt. Die epitaktische Schicht wird auch a,uf der
Oberfläche der Schicht 26 mit implantierten N+-Ionen aufgebracht,
die durch die Kontaktöffnungen 22a und 22b frei liegt. Weiterhin wächst die epitaktische Schicht auf dem
Teil des ersten Kollektoranschlußbereichs 14 auf, der durch die Kontaktöffnung 23 hindurch zugänglich ist. Bei diesem
Verfahren wird eine einkristalline Siliziumschicht auf einer einkristallinen Grundlage erzeugt, eine polykristalline Siliziumschicht
wird auf einer polykristallinen Grundlage er-
: ::··. - : l^itsubisiii penki - F-3145-02
TER MEER · MÜLLER · STEINMEI9TEFJ "
- 15 -
zeugt und auf einem SiOp-PiIm erfolgt überhaupt kein Wachstum.
Dadurch entstehen polykristalline N~-Siliziumschichten auf dem Teil der Oberfläche des ersten polykristallinen Basisanschlußbereiches
9a, der durch die Kontaktieröffnung 21
frei liegt, und auf dem Teil der Oberfläche des ersten polykristallinen N~-Kollektoranschlußbereichs 14, der durch die
Kontaktöffnung 2J> frei liegt. Eine einkristalline N'-Siliziumschicht
wächst dagegen auf dem Teil der Oberfläche der Schicht 26 mit implantierten N+-Ionen auf, der durch die
Kontaktöffnungen 22a und 22b frei liegt. Aus dieser einkristallinen N~-Siliziumschicht entsteht die Transistorstruktur
aus Kollektorbasis und Emitter durch Diffusion. Unten entsteht der N+-Kollektorbereich IJ durch Eindiffusion
von N-Ionen von der Implantierten N+-26 und dem ersten
polykristallinen N+-Kollektoranschlußbereich 14 her. Der
aktive P+-Basisbereich 4 entsteht an der Stelle, an der die
epitaktische einkristalline Siliziumschicht in Kontakt mit dem ersten P+-Boüisanschlußbereich 9a steht, wodurch P-Verunrelnigungen
von dort eindiffundieren. Der N~-Kollektorbereich 3 liegt dann zwischen dem durch Diffusion entstandenen
aktiven P+-Baslsbereieh 4 und dem ebenfalls durch Diffusion
entstandenen N+-Kollektorbereich IJ. Gleichzeitig bildet
sich durch Diffusion die versenkte N+-Kollektorschicht 2,
indem N-Verunreinigungsionen aus der N+-Implantationsschicht
26 in die P+-Trennschicht 7 und das P'-Siliziumsubstrat
1 diffundieren. Es werden dann noch der N+-Emitterbereich
5, der den aktiven P+-Basisbereich 4 kontaktiert,
und der zweite polykristalline N+-Kollektoranschlußbereich 15»
der in Kontakt mit dem ersten Kollektoranschlußbereich 14 steht, hergestellt. Dies erfolgt durch Implantation und Diffusion
von N-Verunreinigungsionen, z. B. As oder P, in die einkristalline N~-Siliziumschicht in der Anschlußöffnung 22a
und in die polykristalline N~-Siliziumsehicht in der An-
TER MEER -MÜLLER . STEINMEISTEEr"": Mft^Utäshi"T)OEUCi - P-Jl45-02
Schlußöffnung 235. Der Emitterbereich 5 und der Kollektoranschlußbereich
15 können gleichzeitig hergestellt werden, da die Diffusionsgeschwindigkeit von Verunreinigungen in einer
polykristallinen Siliziumschicht schneller ist als in einer einkristallinen Schicht. Danach wird der zweite polykristalline
P -Basisanschlußbereich 16, der in Kontakt mit dem er-,sten Basisanschlußbereich 9a steht, in der Anschlußöffnung
durch Implantation und Diffusion von P-Verunreinigungen, zum Beispiel Bor (B) hergestellt.
Abschließend werden, wie in Fig. 2 dargestellt, die Basiselektrode
10, die Emitterelektrode 11 und die Kollektorelektrode 12 hergestellt, die mit dem zweiten Basisanschlußberelch
16, dem Emitterbereich 5 bzw. dem Kollektoranschlußbereich 15 verbunden sind.
Bei der beschriebenen bevorzugten Ausführungsform überlappen,
unterschiedlich vom bekannten Bauteil gemäß Fig. 1, der N+-
Kollektorbereich IJ, der N~-Kollekborbereich 3>, der aktive
P -Basisbereich 4 und der N -Emitterbereich 5 in dieser Reihenfolge einander. Damit ist es möglich, die Abmessungen
der versenkten Kollektorschicht 2 gegenüber den Abmessungen beim bekannten Bauteil gemäß Fig. 1 zu verringern. Damit ist
es möglich, die Kollektor-Substrat-Übergangskapazität CnO,
die durch die PN-Übergänge zwischen· der versenkten N -Kollektorschicht
und dem P~-Silizlumsubstrat bzw. der versenkten Kollektorschicht 2 und der P+-Trennschicht 7 gebildet
sind, auf ein Viertel des Wertes des bekannten Bauteiles gemäß Fig. 1 zu verringern. Wenn z. B. die Fläche der Haupt-Oberfläche
des N -Emitterbereichs 0,25 um (= 0,5 χ 0,5) ist, ist die Emitter-Basis-Übergangskapazität CT„ 0,007 pF, die
Kollektor-Basis-Übergangskapazität CTC ist 0,030 pF und die
TER MEER - MÖLLER · STEINMEISTER
Mi-1 s-ub
Lshi Derrti - F-?! 45-02
- 17 -
Kollektor-Substrat-Übergangskapaziiät CLo ist 0,090 pP beim
bekannten Bauteil gemäß Pig. 1. Beim anmeldeg«maßen Bauteil
sind die Ubergangskapazitäten Crj,2 und 0^n dieselben wie beim
bekannten Bauteil, jedoch ist die Kollektor-Substrat-Übergangskapazität
CTS nur 0,023 pF. Damit wird eine Verbesserung
um y\ % erzielt, da die Veraögerungszeit t d einer
ECL-Schaltung nur 0,164 nsec ist., gegenüber einer Verzögerungszeit
bei einem bekannten Baute!..1 von 0,250 nsec.
Ein weiterer Vorteil der Ausführungsform besteht darin, daß die Dicke des SiOp-Films 8 gegenüber der beim bekannten Bauteil
auf 5/3 erhöht werden kann. Die folgende Erläuterung wird in bezug auf die Verdrahtungskapazität einer LSI-Schaltung
gegeben. Bei Verwendung einer Aluminiumverdrahtung
einer Breite von 4,5 ^m in der ersten Schicht ist eine
Verzögerungszeit von 0,1 nsec/mm unvermeidbar. Bei der beschriebenen
Ausführungsform ist es jedoch möglich, die Verzögerungszelt auf 0,06 nsec zu kürzen, da diese durch die
Kapazität zwischen der Verdrahtung und dem Substrat bestimmt ist, die Kapazität bei der Ausführungsform auf Grund
der Dicke des SiOp-Filmes 8 von 5/3 der Dicke beim bekannten
Bauteil erheblich erniedrigt ist, Dieser Vorteil der Verringerung der durch die Aluminiumverdrahtung hervorgerufenen
Verzögerungszeit ist insbesondere daher wichtig, da. die Aluminiumverdrahtung zur GesamtVerzögerungszeit durch
ihre erhebliche Länge einen großen Teil beiträgt, was durch Vergleich mit den oben angegebenen,, durch die ECL-Schaltung
hervorgerufenen Verzögerungszeit, ist, Wenn die Länge der Aluminiumverdrahtung etwa 3 ^m ist, welche Länge bei Gate
Array-LSI-Schaltungen häufig auftritt, ist die Verzögerungszelt
t Λ beim bekannten Bauteil 0,550 nsec (= 0,250 + 3 x 0,1)
pu
Dagegen ist dieser Wert beim Ausführungsbeispiel nur t , =
TER MEER -MÜLLER · STEINMEISTER"": MttfUb>Sh;i "DeiVki - F-3145-02
• - 18 -
0,^44 nsec (0,164 + 3x 0,06), was zu einer 4o $igen Verbesserung
des Bauteils führt. Für Eingangs- und Ausgangsfächer kann der durch die Verringerung der Übergangskapazität hervorgerufene
Vorteil noch erheblich größer sein.
Das beschriebene Ausführungsbeispiel bezieht sich auf einen NPN-Transistor mit N+P+N~N+-Struktur mit einem N+-Emitterbereich
5, einem aktiven P -Basisbereich 4, einem N~-Kollektorbereich 3 und einem N -Kollektorbereich 13· Für manche
Schaltungseigenschaften ist es erwünscht, daß NPN-Transistoren dieses Typs eine Zwei-Richtungs-Eigenschaft der
Stromverstärkung aufweisen, für gleiche Verstärkung in beiden Richtungen. Um dies zu erhalten, reicht es, einen N~-
Emitterberelch zwisohen dem N+-Emitterbereich 5 und dem aktiven
Basisbereich 4 beim Herstellschritt gemäß Fig. j5F.zurückzubehalten,
wodurch auf einfache Art und Weise ein NPN-Transistor mit N+N"P+N"N+-Struktur mit gleichen Eigenschaften
in beiden Richtungen erhalten wird. DarUberhlnaus ist es
möglich, einen NPN-Transistor mit völlig gleichmäßigen Eigenschaften
in beiden RJe htungen dadurch zu erhalten, indem der Emitterbereich denselben Aufbau erhält wie der Kollektorbereich.
Transistoren, bei denen die Eigenschaften in beiden Richtungen völlig gleichwertig sind, erlauben freie Wahl
zwischen Emitterbereich und Kollektorbereich für die Schaltungen, was den Freiheitsgra,d beim Schaltungsdesign erhöht.
Dies ist besonders vorteilhaft beim Aneinanderreihen von NPN-Transistoren, was zu hoher Integrationsfähigkeit führt.
Beim Ausführungsbeispiel bestehen der erste Basisanschlußbereich 9a, der zweite Basisanschlußbereich 16, der erste
Kollektoranschlußbereich 14 und der zweite Kollektoranschlußbereich 15 aus polykristallinen Siliziumschichten. Die Schichten
können aber auch aus anderem Material, z. B. polykristalli-
TER meer . möller . steinmbSte-r": " = MUSuBUlii.: Denk! - F-J5145-O2
nen Silicid-Schichten aus Verbindungen von Metallen und polykristallinem
Silizium bestehen.
Statt eines P~-Siliziumsubstrates 1 kann auch ein N~-Siliziumsubstrat
verwendet werden. Dann ist es aber erforderlich, die P-Bereiehe duroh N-Bereiche zu ersetzen und umgekehrt.
Auf Grund der anmeldegemäßen Struktur ist es möglich, die Abmessungen einer versenkten Koilektorschicht gegenüber den
Abmessungen bei einem bekannten Bauteil zu verringern. Dementsprechend ist.es möglich, die Kollektor-Substrat-Übergangskapazität
C zu verringern, die durch den PN-Übergang zwi-
TS
sehen der versenkten Koilektorschicht und dem Siliziumsubstrat
hervorgerufen ist. Dies führt zu einer Verbesserung der Eigenschaften entsprechender Bauteile.
10.
- Leerseite -
Claims (4)
- TER MEER-MÜLLER-STEINMEISTERPATENTANWÄLTE — EUROPEAN PATENT ATTORNEYSDipl.-Ohem. Dr. N. ter Meer Dipl.-Ing. H. SteinmeisterTÄSee £ Μϋ1ΐΘΓ Artur-Lndebook-Straeae Ö1D-8OOO MÜNCHEN 22 D-4SOO BIELEFELD 1Mü/J/hoF-3145-0205. Jan. 1984MITSUBISHI DENKI KABUSHIKI KAISHA 2-3, Marunouchi 2-ehome, Chlyoda-ku Tokyo, JapanHalbleiterbauteilPriorität: 10. Januar I983, Japan, Nr. 58-3141ANSPRÜCHEflj Halbleiterbauteil vom Typ eines Transistors mit seitenwandkontaktierter Basis (SICOST = Sidewall Contaet Structure Transistor) mit- einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps,- einem Transistoraufbau mit— einem zweiten Kollektorbereich (3) eines zweiten Leitfähigkeitstyps,-- einem Basisbereich (4) vom ersten Leitfähigkeitstyp und— einem Emitterbereich (5) vom zweiten Leitfähigkeitstyp,TER MEER -MÜLLER · STEINMEISXE«...: Mitsubishi^ ßcnjd - F-3U5-02— welche drei Bereiche jeweils einkristalline Halbleiterschichten sind und in der genannten Reihenfolge übereinander auf einer Hauptfläche des Substrates aufgebracht sind,- einer Isolierschicht (8), die auf der Hauptfläche des Substrates (1) aufgebracht ist und den zweiten Kollektorbereich, den Basisbereich und den Emitterbereich umgibt, und- einem Basisanschlußbereich (9a), der in die Isolierschicht eingebettet ist, dessen eines Ende eine Seitenwand des Basisbereichs (4) kontaktiert und dessen anderes Ende sich unterhalb der Oberfläche der Isolierschicht erstreckt,gekennzeichnet durch - einen ersten Kollektorbereich (13)'vom zweiten Leitfähigkeitstyp, der auf der dem Basisbereich (4) gegenüberliegenden Seite des zweiten Kollektorbereichs (3) angeordnet ist und eine Verunreinigungskonzentration höher als die des zweiten Bereichs aufweist, und der von der Isolierschicht (8) umgeben ist, und- einen Kollektoranschlußbereich (14), der in die Isolierschicht eingebettet ist und dessen eines Ende eine Seitenwand des ersten Kollektorbereichs (13) kontaktiert und dessen anderes Ende in der Isolierschicht unterhalb der Oberfläche derselben in einem anderen Teil als der Basisanschlußbereich (9a) verläuft.
- 2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß- das Substrat (1) aus Silizium besteht,- eine versenkte Kollektorschicht (2) in einer Hauptfläche des Siliziumsubstrates vorhanden ist,TER MEER -MÜLLER · STEINMEIST.ER^. ^ ^- Jeder der vier Bereiche (13, 3, 4, 5) des Transistoraufbaus aus einer einkristallinen Siliziumsehicht besteht,- der Kollektoranschlußbereich (14) aus einer polykristallinen Schicht und- der Basisanschlußberelch (9a) ebenfalls aus einer p'olykristallinen Schicht besteht.
- 3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die polykristallinen Schichten (9a, 14) polykristalline Siliziumschichten sind.
- 4. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die polykristallinen Schichten (9a, 14) polykristallin Silicidschichten aus chemischen Verbindungen von Metallen mit polykristallinem Silizium sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003141A JPS59126671A (ja) | 1983-01-10 | 1983-01-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3400295A1 true DE3400295A1 (de) | 1984-07-12 |
Family
ID=11549071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19843400295 Ceased DE3400295A1 (de) | 1983-01-10 | 1984-01-05 | Halbleiterbauteil |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4897704A (de) |
| JP (1) | JPS59126671A (de) |
| DE (1) | DE3400295A1 (de) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184016A1 (de) * | 1984-11-09 | 1986-06-11 | Hitachi, Ltd. | Bipolartransistor mit Heteroübergang |
| US4696097A (en) * | 1985-10-08 | 1987-09-29 | Motorola, Inc. | Poly-sidewall contact semiconductor device method |
| US4749661A (en) * | 1984-02-03 | 1988-06-07 | Advanced Micro Devices, Inc. | Vertical slot bottom bipolar transistor structure |
| US4824794A (en) * | 1985-09-02 | 1989-04-25 | Fujitsu Limited | Method for fabricating a bipolar transistor having self aligned base and emitter |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| EP0309772A3 (de) * | 1987-09-28 | 1990-03-28 | Motorola Inc. | Vertikale Halbleiteranordnung mit einem Seitenwandemitter |
| US4926236A (en) * | 1986-02-12 | 1990-05-15 | General Electric Company | Multilayer interconnect and method of forming same |
| EP0243707A3 (en) * | 1986-04-30 | 1990-07-11 | International Business Machines Corporation | A method of establishing a conductive via path |
| EP0332106A3 (de) * | 1988-03-10 | 1991-08-28 | Oki Electric Industry Company, Limited | Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung |
| US5234844A (en) * | 1988-03-10 | 1993-08-10 | Oki Electric Industry Co., Inc. | Process for forming bipolar transistor structure |
| DE4445565A1 (de) * | 1994-12-20 | 1996-06-27 | Korea Electronics Telecomm | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| US4764801A (en) * | 1985-10-08 | 1988-08-16 | Motorola Inc. | Poly-sidewall contact transistors |
| US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| JP2503460B2 (ja) * | 1986-12-01 | 1996-06-05 | 三菱電機株式会社 | バイポ−ラトランジスタおよびその製造方法 |
| JPS63164467A (ja) * | 1986-12-22 | 1988-07-07 | モトローラ・インコーポレーテッド | 半導体装置用コンタクトおよびその製造方法 |
| US5166767A (en) * | 1987-04-14 | 1992-11-24 | National Semiconductor Corporation | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer |
| EP0418421B1 (de) * | 1989-09-22 | 1998-08-12 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität |
| US5506172A (en) * | 1994-08-29 | 1996-04-09 | Micron Technology, Inc. | Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer |
| JPH0945702A (ja) * | 1995-05-19 | 1997-02-14 | Toshiba Corp | 半導体装置 |
| JPH10150198A (ja) * | 1996-11-18 | 1998-06-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
| US7125785B2 (en) * | 2004-06-14 | 2006-10-24 | International Business Machines Corporation | Mixed orientation and mixed material semiconductor-on-insulator wafer |
| US7494887B1 (en) * | 2004-08-17 | 2009-02-24 | Hrl Laboratories, Llc | Method and apparatus for fabricating heterojunction bipolar transistors with simultaneous low base resistance and short base transit time |
| JP6849080B2 (ja) * | 2017-08-31 | 2021-03-24 | アイシン・エィ・ダブリュ株式会社 | コイルの診断装置及びコイルの診断方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3189973A (en) * | 1961-11-27 | 1965-06-22 | Bell Telephone Labor Inc | Method of fabricating a semiconductor device |
| US3677837A (en) * | 1969-08-06 | 1972-07-18 | Ibm | Method of making pedestal transistor having minimal side injection |
| US3600651A (en) * | 1969-12-08 | 1971-08-17 | Fairchild Camera Instr Co | Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon |
| US4038680A (en) * | 1972-12-29 | 1977-07-26 | Sony Corporation | Semiconductor integrated circuit device |
| JPS5638064B2 (de) * | 1974-04-02 | 1981-09-03 | ||
| JPS525275A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | Transistor |
| JPS5321771A (en) * | 1976-08-11 | 1978-02-28 | Sharp Kk | Electronic parts mounting structure |
| JPS5587448A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Replacing method of chip in hybrid integrated circuit |
| JPS5654064A (en) * | 1979-10-08 | 1981-05-13 | Mitsubishi Electric Corp | Semiconductor device |
| US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
| US4319932A (en) * | 1980-03-24 | 1982-03-16 | International Business Machines Corporation | Method of making high performance bipolar transistor with polysilicon base contacts |
| JPS5737870A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Semiconductor device |
| US4377619A (en) * | 1981-05-08 | 1983-03-22 | Bell Telephone Laboratories, Incorporated | Prevention of surface mass migration by means of a polymeric surface coating |
| JPS5852833A (ja) * | 1981-09-25 | 1983-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| JPS5944834A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 電子回路素子のダイボンデイング方法 |
| US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
| US4745018A (en) * | 1987-09-08 | 1988-05-17 | Gencorp Inc. | Treatment of FRP surfaces for bonding |
| JPH0534053A (ja) * | 1991-07-25 | 1993-02-09 | Toshiba Corp | 冷蔵庫 |
-
1983
- 1983-01-10 JP JP58003141A patent/JPS59126671A/ja active Pending
-
1984
- 1984-01-05 DE DE19843400295 patent/DE3400295A1/de not_active Ceased
-
1988
- 1988-02-24 US US07/161,427 patent/US4897704A/en not_active Expired - Fee Related
Non-Patent Citations (5)
| Title |
|---|
| Abbas, S.A. et al: Polysilicon As A Diffusion Source For Subscollector Formation. In: IBM Technical Disclosure Bulletin, 1981, Vol. 23, Nr. 12, S. 5363 * |
| Cohen, Charles: Upwardly operating bipolar transistors increase efficiency. In: Electronics, 22. Sept. 1982, S. 85-86 * |
| Nakamura, Tohru et al: Self-Aligned Transistor with Sidewall Base Electrode. In: IEEE Transaction on Electron Devices, 1982, Vol. ED-29, Nr. 4, S. 596-600 * |
| S. 5155-5156 * |
| Silvestri, V.J., Tang, D.D.: Integrated Circuits Processing Concept. In: IBM Technical Disclosure Bulletin, 1980, Vol. 22, Nr. 11 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749661A (en) * | 1984-02-03 | 1988-06-07 | Advanced Micro Devices, Inc. | Vertical slot bottom bipolar transistor structure |
| US4803176A (en) * | 1984-02-03 | 1989-02-07 | Advanced Micro Devices, Inc. | Integrated circuit structure with active device in merged slot and method of making same |
| EP0184016A1 (de) * | 1984-11-09 | 1986-06-11 | Hitachi, Ltd. | Bipolartransistor mit Heteroübergang |
| US4824794A (en) * | 1985-09-02 | 1989-04-25 | Fujitsu Limited | Method for fabricating a bipolar transistor having self aligned base and emitter |
| US4696097A (en) * | 1985-10-08 | 1987-09-29 | Motorola, Inc. | Poly-sidewall contact semiconductor device method |
| US4926236A (en) * | 1986-02-12 | 1990-05-15 | General Electric Company | Multilayer interconnect and method of forming same |
| EP0243707A3 (en) * | 1986-04-30 | 1990-07-11 | International Business Machines Corporation | A method of establishing a conductive via path |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| EP0309772A3 (de) * | 1987-09-28 | 1990-03-28 | Motorola Inc. | Vertikale Halbleiteranordnung mit einem Seitenwandemitter |
| EP0332106A3 (de) * | 1988-03-10 | 1991-08-28 | Oki Electric Industry Company, Limited | Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung |
| US5234844A (en) * | 1988-03-10 | 1993-08-10 | Oki Electric Industry Co., Inc. | Process for forming bipolar transistor structure |
| DE4445565A1 (de) * | 1994-12-20 | 1996-06-27 | Korea Electronics Telecomm | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| DE4445565C2 (de) * | 1994-12-20 | 2002-10-24 | Korea Electronics Telecomm | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126671A (ja) | 1984-07-21 |
| US4897704A (en) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3400295A1 (de) | Halbleiterbauteil | |
| EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
| DE69328758T2 (de) | Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren | |
| DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
| DE3881922T2 (de) | Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. | |
| DE3851380T2 (de) | Statische Ram-Zelle mit an Masse verbundene Graben-Transistoren und vergrabene Masseschicht. | |
| DE3873839T2 (de) | Mos-leistungstransistoranordnung. | |
| DE69324864T2 (de) | Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur | |
| DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| DE2545892A1 (de) | Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren | |
| EP0418421B1 (de) | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität | |
| DE1464390B2 (de) | Feldeffekttransistor | |
| DE69430881T2 (de) | SOI-Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
| DE3129539A1 (de) | Bipolartransistor | |
| DE3850309T2 (de) | Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren. | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2655917A1 (de) | Integrierte schaltung | |
| DE69026675T2 (de) | MIS-Kapazitätselement | |
| DE2048737A1 (de) | Verfahren zur Herstellung integrierter Transistoren | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| DE68928787T2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE4143209A1 (de) | Integrierte schaltung | |
| DE2738049A1 (de) | Integrierte halbleiterschaltungsanordnung | |
| DE3235467A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| EP0116332A2 (de) | Integrierte Halbleiter mit Bipolartransistor-Strukturen und Verfahren zu ihrer Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |