DE3328342A1 - Method of soldering chip components onto printed circuit boards - Google Patents
Method of soldering chip components onto printed circuit boardsInfo
- Publication number
- DE3328342A1 DE3328342A1 DE19833328342 DE3328342A DE3328342A1 DE 3328342 A1 DE3328342 A1 DE 3328342A1 DE 19833328342 DE19833328342 DE 19833328342 DE 3328342 A DE3328342 A DE 3328342A DE 3328342 A1 DE3328342 A1 DE 3328342A1
- Authority
- DE
- Germany
- Prior art keywords
- chip components
- solder
- components
- circuit boards
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
Verfahren zum Einlöten von Chipbauelementen auf Leiter-Method for soldering chip components on conductor
platten Stand der Technik Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Es ist bekannt, die für eine Schaltung notwendigen Chipbauelemente zunächst auf die Lötseite der Leiterplatte zu kleben, den Kleber dann aushärten zu lassen und danach die Chipbauelemente durch Schwall-, Schlepp- oder Tauchlöten zu kontaktieren.prior art panels The invention is based on a method according to the genre of the main claim. It is known the necessary for a circuit First glue chip components to the solder side of the circuit board, the glue then to cure and then the chip components by surge, drag or contact immersion soldering.
Dieses Verfahren hat jedoch den Nachteil, daß bereits bei einer nur einseitigen Bestückung zwei Prozeßschritte, nämlich das Kleben mit Aushärten sowie das Löten, notwendig sind und daß sich bei den drei genannten Lötverfahren mit entsprechend ausgestatteten Lötbädern bzw.However, this method has the disadvantage that only one one-sided assembly two process steps, namely gluing with curing as well the soldering, are necessary and that with the three mentioned soldering processes with accordingly equipped solder baths or
Lötanlagen Abstände zwischen den Leiterbahnendbereichen von nur 0,3 ... 0,4 mm erreichen lassen, was die'Packungsdichte der Schaltung begrenzt. - Es ist weiter bekannt, auf die Kontaktflächen der Leiterbahnen für die Chipbauelemente Lotpaste durch Siebdrucken aufzubringen, was vorzugsweise in der Dickschichttechnik zum Bau von Hybridschaltungen benutzt wird. Die Chipbauelemente werden auf die gedruckten pastösen Lotpolster, die eine breiartige Mischung aus Lotmetallpulver, Lösungs- und Flußmittel darstellt, aufgesetzt, durch den breiartigen Zustand fixiert und durch anschließendes Reflowlöten eingelötet.Soldering systems Gaps between the conductor track end areas of only 0.3 ... 0.4 mm, which limits the packing density of the circuit. - It is also known on the contact surfaces of the conductor tracks for the chip components Apply solder paste by screen printing, which is preferably done using thick-film technology is used to build hybrid circuits. The chip components are printed onto the pasty solder pad, which is a pulpy mixture of solder metal powder, solution and represents flux, put on, fixed by the pulpy state and soldered in by subsequent reflow soldering.
Dieses Verfahren hat den Nachteil, daß ein zusätzlicher Siebdruckprozeß mit der Lotpaste erforderlich ist. Bei zweiseitiger Bestückung der Platten wird dieser Weg sehr kompliziert. Ferner dürfen die Lotpolster nicht zu dünn sein und verlangen daher beim Drucken das Vermeiden engmaschiger Siebe, wodurch die Verwirklichung feiner Kontaktflächenstrukturen schwierig wird. Schließlich kommt es beim Aufschmelzen der Lotpolster leicht zum Spratzen, wobei auf der Schaltung vagabundierende Lotkugeln entstehen, die zur Ausbildung von elektrischen Neben- oder Kurzschlüssen führen können. - Schließlich ist es bekannt, die Kontaktflächen der Leiterbahnen für die Chipbauelemente auf den Schaltplatinen (wie konventionelle Leiterplatten, Dickschicht- oder Dünnfilmschaltungen) zunächst in einer ersten Stufe durch Schwall-, Schlepp- oder Tauchlöten mit Lotpolstern zu belegen, danach die Chipbauelemente mit ihren Kontaktflächen auf die Leiterbahnendbereiche aufzusetzen und mittels dickflüssiger Kolophoniumlösung zu fixieren und dann mit einer anschließenden zweiten Wärmebehandlung, z. B. in einem Durchlaufofen, als zweite Stufe die Chipbauelemente in die Schaltungen einzulöten. Nachteilig an diesem Verfahren ist es, daß zwei Wärmeprozesse erforderlich sind, daß die aufgebrachten Lotpolster gekrümmte und ballige Oberflächen aufweisen, wodurch die Chipbauelemente beim Aufsetzen zum seitlichen Wegrutschen neigen, und daß die Dicke der Lotpolster und damit die Menge des beim Reflowlöten vorhandenen Lotes einer gewissen Streubreite unterliegt, die nur schwer in den Griff zu bekommen ist.This method has the disadvantage that an additional screen printing process with the solder paste is required. If the panels are fitted on both sides, this way very complicated. Furthermore, the solder pads must not be too thin and therefore require the avoidance of close-meshed screens when printing, which makes the realization fine contact surface structures becomes difficult. After all, it comes with melting the solder pad easy to splatter, with stray solder balls on the circuit arise that lead to the formation of electrical shunts or short circuits can. - Finally, it is known, the contact surfaces of the conductor tracks for the Chip components on the circuit boards (such as conventional circuit boards, thick-film or thin-film circuits) initially in a first stage by surge, drag or dip soldering to cover with solder pads, then the chip components with their Put contact surfaces on the conductor track end areas and use viscous To fix the rosin solution and then with a subsequent second heat treatment, z. B. in a continuous furnace, as the second stage, the chip components in the circuits to solder. The disadvantage of this process is that two heating processes are required are that the applied solder pads have curved and spherical surfaces, whereby the chip components tend to slide sideways when placed, and that the thickness of the solder pads and thus the amount of that present during reflow soldering Lot is subject to a certain spread, which is difficult to get under control is.
Vorteile der Erfindung Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß es die Herstellung gedruckter Schaltungen in Chipbauweise wesentlich vereinfacht und daß es eine stärkere Miniaturisierung möglich macht, weil mit diesem Verfahren Abstände der Kontaktflächen der Leiterbahnen für die Chipbauelemente und der Leiterbahnen selbst bis hinab zu 0,1 ... 0,2 mm ohne Schwierigkeiten realisiert werden können, ohne daß Lötschwierigkeiten auftreten.Advantages of the invention The method according to the invention with the characterizing Features of the main claim has the advantage over this that it the production of printed circuits in chip design is significantly simplified and that it makes a greater miniaturization possible, because with this process distances the contact areas of the conductor tracks for the chip components and the conductor tracks even down to 0.1 ... 0.2 mm can be implemented without difficulty, without soldering difficulties occurring.
Dies führt naturgemäß zu einer großen Packungsdichte der Bauteile. Breite und schmale sowie hohe und niedrige Bauteile können dicht benachbart mit nur engen Zwischenräumen plaziert werden, weil das benötigte Lot als galvanische Schicht auf den Kontaktflächen der Leiterbahnen für die Chipbauelemente auf der Leiterplatte schon vorhanden ist und nicht wie bei den herkömmlichen Lötverfahren über die freien Zwischenräume als flüssige Schmelze zugeführt werden muß, was bei sehr engen Zwischenräumen wegen der lotabstoßenden Wirkung infolge Nichtbenetzung der isolierenden Bauteiloberflächen nicht mehr gelingt oder bei etwas weiteren Abständen leicht zur Brückenbildung führt. Beim Einsatz von cffenen Bauteilen wie z. B.This naturally leads to a high packing density of the components. Wide and narrow as well as high and low components can be closely spaced with only narrow spaces are placed, because the required solder as galvanic Layer on the contact surfaces of the conductor tracks for the chip components on the The circuit board is already there and not as with conventional soldering processes must be supplied via the free spaces as a liquid melt, which at very narrow spaces due to the solder-repellent effect due to non-wetting the insulating component surfaces no longer succeed or if the distance is slightly wider easily leads to bridging. When using open components such as B.
Potentiometern oder Trimm-Kondensatoren ist das Verfahren ebenso vorteilhaft, weil bei den herkömmlichen Lötverfahren ohne besondere Schutzmaßnahmen leicht die Gefahr besteht, daß diese Teilesbeschädigt oder elektrisch kurzgeschlossen und damit unbrauchbar werden.Potentiometers or trimming capacitors, the method is just as advantageous, because with the conventional soldering process without special protective measures, the There is a risk that these parts will be damaged or electrically short-circuited and thus become unusable.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Serbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. 3esonders vorteilhaft ist es, da3 das Verfahren auch für die kombinierte Bestückung von Xe 'ers'atten mit Ohiobauelementen und Drahtbauelementen neoeneinander verwenden werden kann, indem für die Drahtbauelemente durchkontaktierte Löcher vorgesehen werden und nach dem Aufbringen der galvanischen Lotschicht und dem Bestücken der Leiterplatte beide Typen von Bauelementen gleichzeitig durch Reflowlöten kontaktiert werden können. Dies ist besonders solange vorteilhaft, wie bestimmte Bauelemente-Typen noch nicht in der Chipform angeboten werden. Auch ist es vorteilhaft, daß das Verfahren in einfacher Weise ebenso zur doppelseitigen Bestückung von Leiterplatten mit Chip- und Drahtbauelementen herangezogen werden kann.The measures listed in the subclaims are advantageous Further training and improvements to the method specified in the main claim are possible. It is particularly advantageous that the method can also be used for combined equipping Use of Xe 'ers'atten with ohio components and wire components neon each other can be made by making plated through holes for the wire components intended and after the galvanic solder layer has been applied and the PCB contacted both types of components at the same time by reflow soldering can be. This is particularly advantageous as long as certain types of components are not yet offered in chip form. It is also advantageous that the method in a simple way also for the double-sided assembly of printed circuit boards with chip and wire components can be used.
Die Abscheidung einer galvanischen Lotschicht ist beim üblichen Herstellungsgang von beidseitig beschichteten Leiterplatten mit durchkontaktierten Löchern nach dem semiadditiven bzw. additiven Verfahren an sich bekannt.The deposition of a galvanic solder layer is part of the usual manufacturing process of circuit boards coated on both sides with plated-through holes according to the semi-additive or additive processes are known per se.
Sie dient hier als Maske beim Ausätzen des Leiterbahnbildes (Strukturatzen der Leiterplatte) und ist etwa 7 - 15 /um dick. Wird diese galvanische Lotschicht entsprechend dem erfindungsgemäßen Verfahren zusätzlich auch noch als Lotquelle zum Reflowlöten beim Einlöten der Bauelemente genutzt, so muß ihre Dicke auf ca. 10 ...It serves as a mask when etching out the conductor track image (structure etching the circuit board) and is about 7-15 / µm thick. Will this galvanic solder layer according to the method according to the invention also as a solder source Used for reflow soldering when soldering in the components, their thickness must be approx. 10 ...
100 um verstärkt werden, um beide Funktionen - Ätzschutz und Lotquelle - gleichzeitig erfüllen zu können.100 µm to be reinforced to provide both functions - anti-etch protection and solder source - to be able to fulfill at the same time.
3eschreiDung der Ausführungsbeispiele Zur Herstellung einer mit Bauelementen in Chipform bestückten Leiterplatte wird zunächst die Schaltung nach dem semiadditiven oder additiven Verfahren aufgebaut.3 DESCRIPTION OF THE EXEMPLARY EMBODIMENTS For the production of a with components In chip form assembled circuit board is first the circuit after the semi-additive or additive processes.
Die so vorbereitete Leiterplatten-Schaltung wird dann in an sich bekannter Weise in einem galvanischen Bad mit einer Blei-Zinn-Schicht versehen, die eine Dicke von etwa 10 ... 100 um aufweist und gleichzeitig als Maske beim Ausätzen des Leiterbahnbildes und als Lotquelle dient.The printed circuit board circuit prepared in this way is then known per se Way provided in an electroplating bath with a lead-tin layer that has a thickness of about 10 ... 100 µm and at the same time as a mask when etching out the conductor track image and serves as a solder source.
Nach dem Ausätzen des Leiterbahnbildes werden die Leiterplatten, vorzugsweise aber die Kontaktflächen der Leiterbahnen für die Chipbauelemente ganzflächig mit einer dickflüssigen Kolophoniumlösung beschichtet, die gleichzeitig als Haftmittel zum Festhalten der Bauelemente nach dem Aufsetzen und später beim Einlöten als Flußmittel dient. Dann werden die Chipbauelemente auf die vorgesehenen Kontaktflächen der Leiterbahnen für die Chipbauelemente aufgesetzt, eventuell bei ca. 100 OC an Luft kurz angetrocknet und danach durch Reflowlöten, z. B.After etching out the track pattern, the circuit boards, preferably but the contact areas of the conductor tracks for the chip components with the whole area Coated with a viscous rosin solution that doubles as an adhesive to hold the components in place after they have been put on and later when soldering in as a flux serves. Then the chip components are placed on the intended contact surfaces of the conductor tracks placed for the chip components, possibly dried briefly in air at approx. 100 OC and then by reflow soldering, e.g. B.
durch Einbringen in einen Durchlaufofen, bei einer Temperatur oberhalb des Schmelzpunktes der PbSn-Legierung mechanisch und elektrisch kontaktiert. - Die galvanische Lotschicht ergibt auf den Kontaktflächen der Leiterbahnen für die Chipbauelemente die zum Einlöten der Bauelemente erforderlichen Lotpolster. Durch die galvanische Abscheidung bleibt die Ebenheit weitgehend erhalten. Die Lotpolster sind an ihrer Oberseite ebenfalls glatt und eben, wodurch das Aufsetzen der planaren Chipbauelemente mit ihren ebenen Kontaktflächen erleichtert wird. - Zum Erreichen einer besonders guten Lötqualität ist es vorteilhaft, das Reflowlöten in einer sauerstofffreien Atmosphäre aus einem inerten oder aktivierten Schutzgas durchzuführen.by placing in a continuous furnace at a temperature above the melting point of the PbSn alloy mechanically and electrically contacted. - The galvanic solder layer results on the contact surfaces of the conductor tracks for the chip components the solder pads required for soldering the components. Through the galvanic Deposition, the evenness is largely retained. The solder pads are on hers Upper side also smooth and flat, which means that the planar chip components can be placed on top with their flat contact surfaces is facilitated. - To achieve a special good soldering quality, it is advantageous to reflow soldering in an oxygen-free Carry out atmosphere from an inert or activated protective gas.
Nach der soeben beschriebenen Methode lassen sich auf einer Leiterplatte auch Chip- und Drahtbauelemente nebeneinander verwenden. Das kann z. B. notwendig sein, weil bestimmte Bauelemente-Typen noch nicht in Chipform angeboten werden. Die Leiterplatten werden dann mit ebenen Kontaktflächen der Leiterbahnen für die Chipbauelemente und durchkontaktierten Löchern in der notwendigen Stückzahl versehen. Bei dem danach erfolgenden galvanischen Lotauftrag, der wie oben beschrieben erfolgt, bleiben die durchkontaktierten Löcher geöffnet. Danach werden die Leiterplatten, vorzugsweise die Kontaktflächen der Leiterbahnen für die Chipbauelemente und die durchkontaktierten Löcher ganzflächig mit Kolophoniumlösung beschichtet, die Chipbauelemente auf die ebenen Kontaktflächen der Leiterbahnen für die Chipbauelemente aufgesetzt und die Drahtbauelemente in die durchkontaktierten Löcher eingesteckt. Danach erfolgt das Reflowlöten, z. B.The method just described can be used on a printed circuit board also use chip and wire components side by side. This can be B. necessary because certain types of components are not yet available in chip form. The circuit boards are then with flat contact surfaces of the conductor tracks for the Chip components and plated through holes provided in the required number. In the subsequent galvanic solder application, which takes place as described above, the plated-through holes remain open. Then the circuit boards, preferably the contact surfaces of the Conductor tracks for the chip components and the plated-through holes are coated over the whole area with rosin solution, the chip components on the flat contact surfaces of the conductor tracks for the chip components put on and the wire components inserted into the plated-through holes. Then the reflow soldering takes place, e.g. B.
wieder in einem Durchlaufofen wie oben beschrieben. Um bei dieser Variante eine gute Lotfüllung in den Löchern zu erreichen, müssen die Geometrien aufeinander abgestimmt werden: Lochdurchmesser, Drahtdurchmesser, Plattendicke, Dicke der galvanischen Lotschicht sowie Lötaugengröße müssen so gewählt werden, daß beim Reflowlöten das Loch mit der vorhandenen Lotmenge möglichst komplett gefüllt wird. Wenn das nicht gelingt, weil beispielsweise die Differenz zwischen Lochdurchmesser und Drahtdurchmesser zu groß ist, kann durch eine selektive Lotverstärkung, z. B. mit Lotpaste im Siebdruck, mit geeigneten Lotformteilen oder mit einer zusätzlichen galvanischen Abscheidung an den entsprechenden Löchern und/oder Drahtanschlüssen soviel Lot bereitgestellt werden, daß beim Reflowlöten eine vollständige Füllung ermöglicht wird. Da dies åjedoch einen zusätzlichen Aufwand erfordert, ist es auf jeden Fall günstiger, auf die gegenseitige Abstimmung der Geometrien besondere Sorgfalt zu verwenden. Dies gilt sinngemäß auch für die geometrische Anpassung der Kontaktflächen der Leiterbahnen für die Chipbauelemente (Landeplätze) an die Größe der Kontaktflächen der benutzten Chipbauelemente. Aber auch hier kann bei Bedarf mit einer selektiven Lotverstärkung wie zuvor beschrieben, eine bessere Lotfüllung erreicht werden.again in a conveyor oven as described above. To at this A variant to achieve a good solder filling in the holes, the geometries be coordinated with each other: hole diameter, wire diameter, plate thickness, The thickness of the galvanic solder layer and the size of the soldering eye must be selected so that that during reflow soldering the hole is filled as completely as possible with the amount of solder present will. If that does not work, for example because of the difference between the hole diameter and wire diameter is too large, can be done by a selective solder reinforcement, z. B. with solder paste in screen printing, with suitable solder preforms or with an additional one galvanic deposition at the corresponding holes and / or wire connections so much solder is provided that a complete filling during reflow soldering is made possible. However, since this requires additional effort, it is on In any case cheaper, special care is taken in the mutual coordination of the geometries to use. This also applies analogously to the geometric adaptation of the contact surfaces of the conductor tracks for the chip components (landing areas) to the size of the contact areas of the chip components used. But here too, if necessary, a selective Solder reinforcement as described above, a better solder filling can be achieved.
Bei der doppelseitigen Chipbestückung der Leiterplatten mit anschließender Reflowlötung, was nach diesem Verfahren ebenfalls ohne die Verwendung zusätzlichen Lots möglich ist, muß dafür gesorgt werden, daß die Chipbauelemente der Unterseite während der Bestückung der Oberseite nicht wieder abfallen. Hierzu reicht der oben beschriebene gleichzeitig als Haft- und Flußmittel benutzte dickflüssige Kolophoniumfik aus, da die üblichen Chipbauelemente relativ klein und sehr leicht sind und nach dem Eintrocknen des Kolophoniums bei ca. 100 OC so fest haften, daß die zunächst einseitig bestückte Leiterplatte ohne weiteres umgedreht und dann auf der noch leeren Rückseite in der gleichen Weise bestückt werden kann. Danach wird wieder bei ca. 100 0C kurz getrocknet un#d das Kolophonium eingedickt und verfesfigv. In diesem Zustand ist die bestückte Leiterplatte so stabil, daß sie bis zum Reflowlöten auch einige Zeit gelagert werden kann. Beim Reflowlöten werden dann die Chipbauelemente auf der Ober- und Unterseite gleichzeitig eingelötet.With the double-sided chip assembly of the circuit boards with subsequent Reflow soldering what after this procedure also without the use Additional solder is possible, care must be taken that the chip components the underside does not fall off again during the assembly of the upper side. For this The thick liquid described above, used as an adhesive and flux at the same time, is sufficient Kolophoniumfik, since the usual chip components are relatively small and very light and after the rosin has dried at approx. 100 OC they adhere so firmly that the printed circuit board, which was initially populated on one side, was easily turned over and then opened the still empty back can be filled in the same way. After that, will again briefly dried at approx. 100 ° C. and the rosin thickened and hardened. In this state the assembled circuit board is so stable that it can be reflow soldered can also be stored for some time. The chip components are then used during reflow soldering soldered on the top and bottom at the same time.
Werden in Sonderfällen relativ große und schwere Bauelemente benutzt, bei denen die Haftung mit dem Kolophonium nicht ausreicht, so können diese in bekannter Weise beim Bestücken zunächst mit einem geeigneten Kleber auf die trockene und saubere Leiterplatte aufgeklebt werden (die gleiche Technik wie beim eingangs erwähnten Schwallöten von Chipbauelementen). Nach dem Verfestigen (Aushärten) des Klebers kommt dann der Auftrag des dickflüssigen Kolophoniumfilms (auch über die zuvor aufgeklebten Bauelemente hinweg, er wird dort als Flußmittel benötigt) und das Bestücken oit den üblichen leichten Chipbauelementen in der zuvor beschriebenen Weise.If relatively large and heavy components are used in special cases, in which the adhesion with the rosin is not sufficient, this can be done in a well-known When assembling, first apply a suitable adhesive to the dry and clean PCB can be glued on (the same technique as mentioned at the beginning Wave soldering of chip components). After the adhesive has solidified (hardened) Then comes the application of the viscous rosin film (also over the previously glued Components away, it is needed there as a flux) and the assembly oit the usual lightweight chip components in the manner described above.
Der hier benutzte Begriff Leiterplatte ist im weitesten Sinne für alle Substrate zu verstehen, die einen Schichtaufbau und eine Strukturierung in der beschriebenen Weise ermöglichen und als Platinen für elektronische Schaltungen infrage kommen. Dazu gehören nicht nur die konventionellen kupferbeschichteten Platten aus Phenol-und Epoxid-Hartpapier sowie aus Epoxid-Glashartgewebe (wie z. 3. FR2-, FR3- und FR\4-Materialien), sondern beispielsweise auch Multilayer, flexible Schaltungen, Platten aus Keramik oder Glas sowie isolierte Metallkernplatten, die erst ganzflächig mit einer geeigneten Haft- und Leitschicht, dann mit einer Strukturmaske und anschließend nacheinander mit Kupfer und Lot beschichtet und danach strukturgeätzt werden. Anstelle von Kupfer kann auch ein anderes geeignetes Leitermetall, wie z. B.The term printed circuit board used here is in the broadest sense for to understand all substrates that have a layer structure and a structure in enable the manner described and as circuit boards for electronic circuits come into question. This not only includes the conventional copper-coated plates made of phenolic and epoxy hard paper as well as epoxy glass hard fabric (e.g. 3.FR2-, FR3 and FR \ 4 materials), but also, for example, multilayer, flexible circuits, Panels made of ceramic or glass as well as insulated metal core panels that only cover the entire surface with a suitable adhesive and conductive layer, then with a structure mask and then successively coated with copper and solder and then structure-etched. Instead of Another suitable conductor metal, such as e.g. B.
Nickel, verwendet werden. - Da der Substrate-Sektor zur Zeit in Bewegung ist, sind hier in den nächsten Jahren einige anwendungstechnische Neuerungen zu erwarten.Nickel, can be used. - Since the substrates sector is currently in motion is, there are some application-technical innovations here in the next few years expect.
Die hier beschriebene galvanische Lotschicht besteht vorzugsweise aus Blei und Zinn, entsprechend dem derzeitigen galvanotechnischen Standard. Die Lotschicht kri als Legierung, aber auch als eine Kombination aus einer Legierungs- und einer Zinn- und/oder Bleischicht abgeschieden werden. Auch reine Zinn- oder Bleischichten allein sind möglich. In allen Fällen entstehen daraus Lotschichten, die im Sinne der beschriebenen Anmeldung zu benutzen sind.The galvanic solder layer described here preferably exists made of lead and tin, according to the current electroplating standard. the Solder layer kri as an alloy, but also as a combination of an alloy and a tin and / or lead layer are deposited. Also pure tin or Lead layers alone are possible. In all cases this results in solder layers, which are to be used in the sense of the described registration.
Mit der Weiterentwicklung der Galvanotechnik ist zu erwaren, daß auch andere Metalle, wie z. B. Indium, Silber, Cadmium, Anion und ãhnlicne in unterschiedlicher Menge in die Lotschicht mit eingebaut werden können und dadurch Lotschichten entstehen, die zum Reflowlöten von elektronischen Schaltungen noch besser geeignet sind und vorteilhafter benutzt werden können als das jetzt verfügbare PbSn-Lot. Auch diese erst später zu erwartenden Lotschichten sind im Sinne der Anmeldung zu benutzen und sollen in diese mit eingeschlossen werden.With the advancement of electroplating technology it is to be expected that too other metals such as B. indium, silver, cadmium, anion and the like in different Quantity can be built into the solder layer and thus solder layers arise, which are even better suited for reflow soldering electronic circuits and can be used more advantageously than the PbSn solder that is now available. These too Solder layers to be expected later are to be used in the sense of the application and should be included in this.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3328342A DE3328342C3 (en) | 1983-07-01 | 1983-08-05 | Process for soldering chip components on printed circuit boards |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3323680 | 1983-07-01 | ||
| DE3328342A DE3328342C3 (en) | 1983-07-01 | 1983-08-05 | Process for soldering chip components on printed circuit boards |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE3328342A1 true DE3328342A1 (en) | 1985-01-03 |
| DE3328342C2 DE3328342C2 (en) | 1993-02-04 |
| DE3328342C3 DE3328342C3 (en) | 1999-03-18 |
Family
ID=6202844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3328342A Expired - Fee Related DE3328342C3 (en) | 1983-07-01 | 1983-08-05 | Process for soldering chip components on printed circuit boards |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3328342C3 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2613898A1 (en) * | 1987-04-13 | 1988-10-14 | Siame Electronique Sa | Method of soldering surface-mounted components (SMC) on a printed circuit |
| US4842654A (en) * | 1986-07-22 | 1989-06-27 | Matsushita Electric Industrial Co. Ltd. | Method of heat treatment of low melting-point metal on an electrode of a chip part |
| DE19509786A1 (en) * | 1995-03-17 | 1996-09-19 | Herbert Streckfus Gmbh | Soldering electronic components to circuit board |
| WO1997002727A1 (en) * | 1995-07-06 | 1997-01-23 | International Business Machines Corporation | Method of manufacturing a printed circuit board |
| WO2000076280A1 (en) * | 1999-06-08 | 2000-12-14 | Lear Automotive (Eeds) Spain, S.L. | Pattern design for electronic components on a 400 micron copper layer in printed circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1536772A (en) * | 1977-04-06 | 1978-12-20 | Nevin Electric Ltd | Selectively solder-plated printed circuit boards |
-
1983
- 1983-08-05 DE DE3328342A patent/DE3328342C3/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1536772A (en) * | 1977-04-06 | 1978-12-20 | Nevin Electric Ltd | Selectively solder-plated printed circuit boards |
Non-Patent Citations (2)
| Title |
|---|
| DE-Literatur: Funkschau 1976, Heft 20, "Entwick- lung und Anwendung von Tantal-Dünnschicht-Hybrid- Bausteinen" v. Dr. G. Krüger, Seiten 353 bis 856 * |
| HERRMANN, G.: Handbuch der Lehrplattentechnik, Eugen Leuze Verlag, Stuttgart 1982, S. 488 u. 499 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842654A (en) * | 1986-07-22 | 1989-06-27 | Matsushita Electric Industrial Co. Ltd. | Method of heat treatment of low melting-point metal on an electrode of a chip part |
| EP0325660A1 (en) * | 1986-07-22 | 1989-08-02 | Matsushita Electric Industrial Co., Ltd. | Method of heat treatment of low melting -point metal |
| FR2613898A1 (en) * | 1987-04-13 | 1988-10-14 | Siame Electronique Sa | Method of soldering surface-mounted components (SMC) on a printed circuit |
| DE19509786A1 (en) * | 1995-03-17 | 1996-09-19 | Herbert Streckfus Gmbh | Soldering electronic components to circuit board |
| WO1997002727A1 (en) * | 1995-07-06 | 1997-01-23 | International Business Machines Corporation | Method of manufacturing a printed circuit board |
| US5863406A (en) * | 1995-07-06 | 1999-01-26 | International Business Machines Corp. | Method of manufacturing a printed circuit board |
| WO2000076280A1 (en) * | 1999-06-08 | 2000-12-14 | Lear Automotive (Eeds) Spain, S.L. | Pattern design for electronic components on a 400 micron copper layer in printed circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3328342C2 (en) | 1993-02-04 |
| DE3328342C3 (en) | 1999-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2856954C2 (en) | ||
| DE4125879C2 (en) | Printed circuit boards and processes for their manufacture | |
| DE3125518C2 (en) | Method of making a thin wiring assembly - US Pat | |
| DE68908808T2 (en) | Process for mounting electronic microcomponents on a base and intermediate product. | |
| EP0528350B1 (en) | Method for soldering and mounting components on circuit boards | |
| EP0016925B1 (en) | Method of depositing metal on metal patterns on dielectric substrates | |
| DE19626977A1 (en) | Thin film multilayer wiring board and its manufacture | |
| DE3152603T (en) | Multilayer printed circuit board | |
| EP0947125B1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| DE69530698T2 (en) | METHOD FOR PRODUCING A CIRCUIT BOARD | |
| EP1080615B1 (en) | Multiple printed panel for electronics components, and method for constructing bumps, soldering frames, spacers and similar on said multiple printed panel. | |
| DE60035066T2 (en) | CONDUCTOR PLATE, MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3328342A1 (en) | Method of soldering chip components onto printed circuit boards | |
| EP0484756B1 (en) | SMD-type resistor arrangement | |
| EP0030335A2 (en) | Electroconductive board | |
| DE2838982A1 (en) | METHOD FOR PRODUCING MULTI-LAYER PCB | |
| DE19716044C2 (en) | Process for the selective galvanic application of solder deposits on printed circuit boards | |
| DE19512272C2 (en) | Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method | |
| DE3040460C2 (en) | Electronic circuit and method of making it | |
| DE4137045A1 (en) | METHOD FOR PRODUCING SOLDER AREAS ON A CIRCUIT BOARD AND SOLDER PASTE FILM FOR CARRYING OUT THE METHOD | |
| DE3639443C2 (en) | ||
| DE19605966A1 (en) | Device, in particular for use in an electronic control device | |
| CH639516A5 (en) | CIRCUIT BOARD ASSEMBLED WITH COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF. | |
| DE4130121C2 (en) | Method for producing printed circuit boards in which the component connection surfaces are provided with solderable metal layers | |
| AT398675B (en) | Partial and selective electroplating of metal on printed circuit - by covering required area with conductive liquid or paste, which is peeled off or removed chemically after plating, esp. with noble metal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8120 | Willingness to grant licences paragraph 23 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8366 | Restricted maintained after opposition proceedings | ||
| 8305 | Restricted maintenance of patent after opposition | ||
| D4 | Patent maintained restricted | ||
| 8339 | Ceased/non-payment of the annual fee |