DE3314393A1 - DEMODULATION CIRCUIT FOR A BIPHASE SIGNAL - Google Patents
DEMODULATION CIRCUIT FOR A BIPHASE SIGNALInfo
- Publication number
- DE3314393A1 DE3314393A1 DE19833314393 DE3314393A DE3314393A1 DE 3314393 A1 DE3314393 A1 DE 3314393A1 DE 19833314393 DE19833314393 DE 19833314393 DE 3314393 A DE3314393 A DE 3314393A DE 3314393 A1 DE3314393 A1 DE 3314393A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- biphase
- bit
- eye
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
- 3 - H 82/39- 3 - H 82/39
Licentia Patent-Verwaltungs-GmbH Theodor-Stern-Kai 1Licentia Patent-Verwaltungs-GmbH Theodor-Stern-Kai 1
. . BI.. . BI.
6000 Frankfurt 706000 Frankfurt 70
Hannover, den 14.04.1983 PTL-Wö/gnHanover, April 14, 1983 PTL-Wö / gn
Demodulationsschaltung für ein Biphase-SignalDemodulation circuit for a biphase signal
Zusatz zu P 31 44 263.3Addition to P 31 44 263.3
In der Hauptanmeldung ist eine Demodulations- und Fehlererkennungsschal tuhg für ein Biphase-Signal vorgeschlagen, die jedes Bit der Bitpaare des Biphase-Signals mit einem entsprechenden Bit eines benachbarten Bitpaares oder mit der Taktfrequenz des NRZ-Signals vergleicht. Aus den ersten Bits der Bitpaares wird dann ein erstes NRZ-Signal und aus den zweiten Bits der Bitpaare ein weiteres NRZ-Signal gewonnen. Durch Vergleich der beiden NRZ-Signale werden die nicht übereinstimmenden Bits ermittelt. Dadurch können praktisch alle fehlerverdächtigen Bits des aus dem Biphase-Signal gewonnenen NRZ-Signals ermittelt werden. Sofern ein zusätzliches Fehlererkennungssignal (z.B. CRC) vorhanden ist, kann eine Korrektur durch Variation der fehlerverdächtigen Bits erfolgen.In the main application, a demodulation and error detection circuit tuhg is proposed for a biphase signal, which compares each bit of the bit pairs of the biphase signal with a corresponding bit of an adjacent bit pair or with the clock frequency of the NRZ signal. A first NRZ signal is then obtained from the first bits of the bit pairs and a further NRZ signal is obtained from the second bits of the bit pairs. The bits that do not match are determined by comparing the two NRZ signals. In this way, practically all suspect bits of the NRZ signal obtained from the biphase signal can be determined. If an additional error detection signal (eg CRC) is available, a correction can be made by varying the suspect bits.
Bekanntlich kann die Qualität eines Datensignals mittels eines Augendiagramms beurteilt werden. Dabei wird bei einem Oszilloskop die Zeitablenkung durch einen aus demAs is known, the quality of a data signal can be assessed by means of an eye diagram. In doing so, an oscilloscope, the time base with one from the
- 4 - H 82/39- 4 - H 82/39
Datensignal gewonnenen Systemtakt getriggert und in Y-Richtung die Amplitude des zu prüfenden Signals dargestellt» Wenn das Signal einen Leitungscode enthält, bei dem Pegelsprünge nur in einem festen Raster zulässig sind, so ist dieses Raster durch die Häufung von Nulldurchgängen an diesen Stellen erkennbar. Zwischen den Rasterpunkten liegen dunkle Bereiche, die von den positiven und negativen Halbwellen des Signals umschlossen werden. Die dunklen Bereiche sind umso größer, je geringer die Amplituden- und Phasenschwankungen der Halbwellen sind. Dieses Bild wird Augendiagramm genannt. Je größer die dunklen Bereiche, die Augen, sind, desto günstiger ist eine fehlerfreie Signalauswertung.The system clock obtained from the data signal is triggered and the amplitude of the signal to be tested is displayed in the Y direction » If the signal contains a line code for which level jumps are only permitted in a fixed grid, then is this grid can be recognized by the accumulation of zero crossings at these points. There are dark spots between the grid points Areas enclosed by the positive and negative half-waves of the signal. The dark areas are the greater, the smaller the amplitude and phase fluctuations of the half-waves. This picture becomes eye diagram called. The larger the dark areas, the eyes, the cheaper the error-free signal evaluation.
In der Hauptanmeldung ist eine Demodulatorschaltung beschrieben, die aus den beiden Hälften des zu einer Bitzelle gehörenden Augenpaares zwei voneinander unabhängige NRZ-Signale erzeugt. Die dort beschriebene Demodulatorschaltung verwendet zwei Demodulatoren, die je nur ein Auge eines zu einer Bitzelle gehörenden Augenpaares auswerten. Die durch das Biphase-Signal übertragenen Daten enthalten zudem noch ein Pehlererkennungssignal, so daß durch dieses Verfahren eine Fehlerkorrektur durchgeführt werden kann. Dieses Korrekturverfahren, bei dem die fehlerverdächtigen Bits eines Blockes solange variert werden, bis die Fehlerfreiheit des Blockes festgestellt wird, ist umso einfacher durchführbar, je geringer die Anzahl der fehlerverdächtigen Bits ist. Es hat sich gezeigt, daß diese Voraussetzung dann erfüllt ist, wenn die Bitfehler etwa gleichmäßig auf beide NRZ-Signale verteilt sind.The main application describes a demodulator circuit which generates two independent NRZ signals from the two halves of the pair of eyes belonging to a bit cell. The demodulator circuit described there uses two demodulators which each evaluate only one eye of a pair of eyes belonging to a bit cell. The data transmitted by the biphase signal also contain an error detection signal, so that error correction can be carried out using this method. This correction method, in which the suspect bits of a block are varied until the block is found to be free from errors, is easier to carry out the lower the number of suspect bits. It has been shown that this requirement is fulfilled when the bit errors are distributed approximately evenly between the two NRZ signals.
Zur möglichst optimalen Regenerierung des Biphase-Signals aus dem ankommenden Signal ist daher eine Entzerrungsschaltung vorhanden, die das ankommende Signal so entzerrt, daß im Augendiagramm ein möglichst weit geöffnetes, symmetrisches Augenpaar entsteht.An equalization circuit is therefore required to regenerate the biphase signal from the incoming signal as optimally as possible present, which equalizes the incoming signal in such a way that in the eye diagram a symmetrical one that is as wide open as possible Pair of eyes emerges.
- 5 - H '82/39- 5 - H '82 / 39
Aufgabe der Erfindung ist es, eine einfachere Demodulationsschaltung für ein Biphase-Signal anzugeben, die ein NRZ-Signal mit minimaler Bitfehlerrate erzeugt.The object of the invention is to provide a simpler demodulation circuit for a biphase signal that generates an NRZ signal with a minimum bit error rate.
Die Lösung der Aufgabe erfolgt durch die im Anspruch 1 angegebenen Maßnahmen. Weitergehende Maßnahmen der Erfindung sind in den Unteransprüchen beschrieben.The object is achieved by what is specified in claim 1 Measures. Further measures of the invention are described in the subclaims.
Bei der erfindungsgemäßen Schaltung wird eine Demodulatorschaltung verwendet, die nur ein Auge des zu einer Bitzelle gehörenden Augenpaares auswertet. Ein Fehlererkennungssignal im Biphase-Signal ist nicht erforderlich. Um eine möglichst fehlerfreie Demodulation des Biphase-Signals zu erzeugen, . ist eine Entzerrungsschaltung vorgesehen, die das ankommende Signal so entzerrt, daß im Augendiagramm die Öffnung eines Auges des zu einer Bitzelle gehörenden Augenpaares möglichst groß gemacht wird. Das andere Auge wird nicht ausgewertet; und somit ist seine Öffnung ohne Bedeutung. Je größer das auszuwertende Auge ist, desto sicherer ist die Zuordnung des Signals dem logischen Wert "1" bzw. 11O".In the circuit according to the invention, a demodulator circuit is used which evaluates only one eye of the pair of eyes belonging to a bit cell. An error detection signal in the biphase signal is not required. In order to generate the most error-free demodulation of the biphase signal,. an equalization circuit is provided which equalizes the incoming signal in such a way that the opening of one eye of the pair of eyes belonging to a bit cell is made as large as possible in the eye diagram. The other eye is not evaluated; and so its opening is irrelevant. The larger the eye to be evaluated, the more reliable the assignment of the signal to the logical value "1" or 11 O ".
Die Erfindung wird im folgenden an Hand von in der Zeichnung dargestellten Ausführungsbeispielen erläutert. Es zeigen: Fig. 1 ein Blockschaltbild einer PCM-Wiedergabeeinrichtung, Fig. 2 eine abgleichbare Entzerrungsschaltung, Fig. 3 ein Augendiagramm eines ideal entzerrten Biphase-Signals, The invention is explained below with reference to the embodiments shown in the drawing. Show it: 1 shows a block diagram of a PCM playback device, FIG. 2 shows an adjustable equalization circuit, 3 shows an eye diagram of an ideally equalized biphase signal,
Fig. 4 ein Augendiagramm eines verzerrten Biphase-Signals, Fig. 5 ein Augendiagramm eines entzerrten Biphase-Signals, Fig. 6 Frequenzgang eines Abtasters,FIG. 4 shows an eye diagram of a distorted biphase signal, FIG. 5 an eye diagram of an equalized biphase signal, 6 frequency response of a sampler,
Fig. 7 ein Augendiagramm eines exakt entzerrten Biphase-Signals mit Oberwellenanteil und7 shows an eye diagram of an exactly equalized biphase signal with harmonic content and
Fig. 8 ein Augendiagramm eines erfindungsgemäß entzerrten Biphase-Signals mit Oberwellenanteil.8 shows an eye diagram of an equalized according to the invention Biphase signal with harmonic content.
Fig. 1 zeigt ein Blockschaltbild einer PCM-Wiedergabeein-Fig. 1 shows a block diagram of a PCM playback device
- 6 - H 82/39- 6 - H 82/39
richtung mit Mitteln zur Überprüfung der erfindungsgemäßen Maßnahmen. An einem Eingang 1 liegt ein von einem Abtaster ankommendes Biphase-Signal an. Es wird in einer einstellbaren Entzerrungsschaltung 2 so entzerrt, daß am Eingang eines Kanaldecoders 7 ein Signal mit einer möglichst geringen Bitfehlerrate anliegt. Am Ausgang der einstellbaren Entzerrungsschaltung 2 kann das Augendiagrämm des Biphase-Signals mit Hilfe einer Oszilloskops 3 überprüft werden. Am Ausgang der Entzerrungsschaltung 2 schließt sich ein Nulldurchgangsdetektor 4 an. Das Biphase-Signal am Ausgang des Nulldurchgangsdetektors 4 wird einer Demodulationsschaltung 6 und einer PLL-Schaltung 5 zugeführt. Am Ausgang der PLL-Schaltung 5 liegt die doppelte Taktfrequenz des Biphase-Signales an. Die Demodulationsschaltung 6 besteht aus zwei Demodulatoren, die je nur ein Auge des Biphase-Augenpaares auswerten. Die Ausgänge der beiden Demodulatoren sind den Eingängen des Umschaltern 11 zugeführt. Der Ausgang des Schalters 11 führ ein NRZ-Signjal auf einen Kanaldecoder 7. Der Kanaldecoder 7 bietet !die Möglichkeit, durch Auswertung eines Fehlererkennungssignals Bitfehler bzw. Blockfehler zu erkennen und mit einem Fehlererkennungsimpuls zu markieren. Diese Fehlererkennundsimpulse können in einem, Fehlerzähler 8 gezählt werden. Bei sehr geringer Fehlerhäufigkeit genügt es, wenn die gestörten Werte im Kanaldecorder 7 durch Interpolationswerte ersetzt werden (Concealment). Bei höherer Fehlerhäufigkeit muß ein fehlerkorrigierender Code und ein entsprechender Kanaldecoder verwendet werden. Der Ausgang des Kanaldecoders 7 führt auf einen Digital/Analog-Wandler 9, an dessen Ausgang ein analoges Tonsignal abgegriffen werden kann.direction with means for checking the invention Measures. An incoming biphase signal from a scanner is present at an input 1. It comes in an adjustable Equalization circuit 2 equalized so that at the input of a channel decoder 7 a signal with a low as possible Bit error rate is present. At the output of the adjustable equalization circuit 2, the eye diaphragm of the biphase signal can be checked using an oscilloscope 3. At the output of the equalization circuit 2 includes Zero crossing detector 4 on. The biphase signal at the output of the zero crossing detector 4 is sent to a demodulation circuit 6 and a PLL circuit 5 is supplied. At the exit the PLL circuit 5 is twice the clock frequency of the biphase signal. The demodulation circuit 6 consists from two demodulators, each evaluating only one eye of the biphase pair of eyes. The outputs of the two demodulators are fed to the inputs of the switch 11. The output of switch 11 leads an NRZ signal to a Channel decoder 7. The channel decoder 7 offers the possibility of bit errors by evaluating an error detection signal or to recognize block errors and to mark them with an error detection pulse. These error detection pulses can in a, error counter 8 are counted. If the frequency of errors is very low, it is sufficient if the disturbed values in the Channel decoder 7 can be replaced by interpolation values (concealment). If the error frequency is higher, an error-correcting Code and a corresponding channel decoder can be used. The output of the channel decoder 7 leads to a digital / analog converter 9, at the output of which an analog audio signal can be tapped.
Fig. 2 zeigt eine einfache abgleichbare Entzerrungsschaltung, die z.B. zur Entzerrung eines durch Druckabtastung gewonnenen Signals geeignet ist. Über einen Kondensator 12, der eine Unterdrückung tieffrequenter Störsignale bewirkt, wie sie bei Druckabtastung oder bei kapazitiver Abtastung auftreten,Fig. 2 shows a simple adjustable equalization circuit which, for example, can be used to equalize an image obtained by pressure scanning Signal is suitable. Via a capacitor 12, the one Suppression of low-frequency interfering signals causes, as in Pressure sensing or capacitive sensing occur,
- 7 - H 82/39'- 7 - H 82/39 '
wird das Signal einer' ersten Verstärkerstufe 13-18 zugeführt. Diese Verstärkerstufe 13-18 bewirkt eine Anhebung der, höherfrequenten Amplituden des Nutzsignals. Vom Kollektor des Transistors 15 wird das verstärkte Signal auf einen zweiten Verstärker 19-23 geführt. Diese Verstärkerstufe 19-23 bewirkt durch einen einstellbaren Widerstand 22 eine Phasenentzerrung des Signais, die als Beeinflussung der Augendia*- gramme im Oszilloskop 3 sichtbar gemacht wird.the signal is fed to a 'first amplifier stage 13-18. This amplifier stage 13-18 brings about an increase in the higher-frequency amplitudes of the useful signal. From the collector of the transistor 15, the amplified signal is fed to a second amplifier 19-23. This amplifier stage 19-23 causes a phase equalization of the signal through an adjustable resistor 22, which affects the eye slide * - gram is made visible in the oscilloscope 3.
Fig. 3 zeigt ein Augendiagramm eines Biphase-Signals hinter einem Tiefpaßsystem ohne Laufzeitverzerrungen oder nach einer idealen Signalentzerrung. Die Augen sind symmetrisch und optimal geöffnet.Fig. 3 shows an eye diagram of a biphase signal behind a low-pass system without delay time distortions or after ideal signal equalization. The eyes are symmetrical and optimally open.
Fig. 4 zeigt das Augendiagramm eines verzerrten Biphase-Signals. Nach den herkömmlichen Rgeln wird versucht, mit Hilfe von Entzerrungsnetzwerken ein Augendiagramm gemäß Fig. 3 zu erreichen. Durch die erfindungsgemäße Demodulationsschaltung ist es jedoch vorteilhaft, ein Augendiagramm gemäß Fig. 5 zu erstellen. Dazu ist z.B. die in Fig. 2 gezeigte einfache abgleichbare Entzerrungsschaltung in der Lage. Der Demodulator 5 wertet nur das weitgeöffnete Auge aus, die Fehlerrate ist sogar geringer als bei einem ideal entzerrten Signal, da die einfachere Entzerrungsschaltung die niederfrequenten .Störspannungen besser unterdrückt. 4 shows the eye diagram of a distorted biphase signal. According to the conventional rules, attempts are made to use To achieve an eye diagram according to FIG. 3 with the help of equalization networks. By the demodulation circuit according to the invention however, it is advantageous to create an eye diagram according to FIG. 5. For this purpose, e.g. the in Fig. 2 shown simple adjustable equalization circuit capable of. The demodulator 5 only evaluates the wide-open Keep your eyes open, the error rate is even lower than with one ideally equalized signal, since the simpler equalization circuit better suppresses the low-frequency interference voltages.
i.i.
Fig. 6 zeigt den Frequenzgang eines gebräuchlichen Druckabtasters. Der Frequenzgang zeigt deutlich eine Resonanzstelle des Abtasters bei der dritten harmonischen der tiefen Biphase-Grundwelle. Das zugehörige Augendiagramm zeigt die Fig. 7.Fig. 6 shows the frequency response of a conventional pressure scanner. The frequency response clearly shows a resonance point of the sampler at the third harmonic of the low frequencies Biphase fundamental wave. The associated eye diagram shows the Fig. 7.
Fig. 8 zeigt ein Augendiagramm eines erfindungsgemäß . entzerrten Biphase-Signals. Im Vergleich zu Fig. 7 ist für jeweils ein Auge des Biphase-Augenpaares eine wesentlich8 shows an eye diagram of an inventive device. equalized Biphase signal. In comparison to FIG. 7, one is essential for each eye of the biphase pair of eyes
- 8 - H 82/39- 8 - H 82/39
größere Augenöffnung zu erzielen.to achieve larger eye opening.
Auch bei nichtlinearen Verzerrungen, die bei allen Aufzeichnungssystemen mehr oder weniger stark auftreten, ist es oft einfacher, für nur ein Auge eine möglichst weite Öffnung zu erreichen. Eine exakte Entzerrung ist bei nichtlinearen Verzerrungen oft überhaupt nicht durchführbar, wenn gleichzeitig die Aufgabe besteht, ein bestimmtes Störspektrum möglichst stark zu unterdrücken. Wenn nur ein Auge des Biphase-Augenpaares möglichst weit geöffnet und nur dieses Auge zur Gewinnung des NRZ-Signals verwendet wird, wird die Aufgabe im erheblichen Maße erleichtert, aus einem stark verzerrten und gestörten Biphase-Signal ein NRZ-Signal mit geringer Fehlerrate zu gewinnen. Die Größe der Augenöffnung ist gleichbedeutend mit einem guten Störabstand gegenüber Rauschen und Zeitfehlern des Signals.Even with non-linear distortion, which is the case with all recording systems occur to a greater or lesser extent, it is often easier to have one eye that is as wide as possible To achieve opening. Exact equalization is often not possible at all with non-linear distortions, if at the same time the task is to suppress a certain interference spectrum as strongly as possible. If only one eye of the biphase pair of eyes is opened as wide as possible and only this eye is used to obtain the NRZ signal, the task is made considerably easier, from a heavily distorted and disturbed biphase signal to an NRZ signal win with a low error rate. The size of the eye opening is synonymous with a good signal-to-noise ratio against noise and timing errors of the signal.
Wie in der Hauptanmeldung P 31 44 263.3 vorgeschlagen wurde, wird bei Biphase-Demodulationsschaltung normalerweise zunächst mit einer PLL-Schaltung die doppelte Taktfrequenz 2f erzeugt. Hieraus wird mit einem Flip-Flop die eigentliche Taktfrequenz T gewonnen. Eine Hilfsschaltung muß dafür sorgen, daß das Flip-Flop dabei in der richtigen Phase schaltet. Es kann sein, daß bei einem extrem verzerrten Biphase-Signal diese Phasenidentifikation nicht mehr genügend sicher oder genügend schnell arbeitet. In diesem Fall wird die Phasenidentifikation von der übrigen Demodulationsschaltung abgetrennt und über eine eigene Signalentzerrung das Biphase-Signal erhalten. Auch für das Eingangssignal der PLL-Schaltung 5 zur Taktregenerierung kann eine eigene Entzerrungsschaltung vorteilhaft sein.As was proposed in the main application P 31 44 263.3, the biphase demodulation circuit is normally initially generated twice the clock frequency 2f with a PLL circuit. The actual clock frequency T is obtained from this with a flip-flop. An auxiliary circuit must ensure that the Flip-flop switches in the correct phase. It may be that with an extremely distorted biphase signal this phase identification no longer works sufficiently safely or sufficiently quickly. In this case the phase identification of separated from the rest of the demodulation circuit and received the biphase signal via its own signal equalization. Also for the input signal of the PLL circuit 5 for clock regeneration can have its own equalization circuit advantageous.
- Leerseite -- blank page -
Claims (6)
dienen unterschiedliche Entzerrungsschaltungen liegen.6. A circuit according to claim 1, characterized gekennzea chnet t that before circuit parts that serve to obtain the data signal (demodulator) and before circuit parts that are used to obtain the bit clock or for phase identification
different equalization circuits are used.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833314393 DE3314393A1 (en) | 1983-04-21 | 1983-04-21 | DEMODULATION CIRCUIT FOR A BIPHASE SIGNAL |
| GB08410032A GB2140255A (en) | 1983-04-21 | 1984-04-18 | Demodulation circuit for a biphase signal |
| JP7765184A JPS59205859A (en) | 1983-04-21 | 1984-04-19 | Demodulating circut for biphase signal |
| FR8406329A FR2544937A1 (en) | 1983-04-21 | 1984-04-20 | BIPHASE SIGNAL DEMODULATOR CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833314393 DE3314393A1 (en) | 1983-04-21 | 1983-04-21 | DEMODULATION CIRCUIT FOR A BIPHASE SIGNAL |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3314393A1 true DE3314393A1 (en) | 1984-10-25 |
Family
ID=6196933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833314393 Withdrawn DE3314393A1 (en) | 1983-04-21 | 1983-04-21 | DEMODULATION CIRCUIT FOR A BIPHASE SIGNAL |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS59205859A (en) |
| DE (1) | DE3314393A1 (en) |
| FR (1) | FR2544937A1 (en) |
| GB (1) | GB2140255A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740332B2 (en) * | 1986-10-11 | 1995-05-01 | ソニー株式会社 | Data playback device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863024A (en) * | 1973-12-26 | 1975-01-28 | Ibm | Directional coupled data transmission system |
| IT1158893B (en) * | 1978-07-28 | 1987-02-25 | Sits Soc It Telecom Siemens | CIRCUIT PROVISION FOR THE GENERATION OF SAMPLING PULSES OF PARTICULAR APPLICATION IN THE RECEIVING STATION OF A SYSTEM FOR DATA TRANSMISSION |
| GB2123258A (en) * | 1982-06-25 | 1984-01-25 | Philips Electronic Associated | Digital duplex communication system |
-
1983
- 1983-04-21 DE DE19833314393 patent/DE3314393A1/en not_active Withdrawn
-
1984
- 1984-04-18 GB GB08410032A patent/GB2140255A/en not_active Withdrawn
- 1984-04-19 JP JP7765184A patent/JPS59205859A/en active Pending
- 1984-04-20 FR FR8406329A patent/FR2544937A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB8410032D0 (en) | 1984-05-31 |
| FR2544937A1 (en) | 1984-10-26 |
| GB2140255A (en) | 1984-11-21 |
| JPS59205859A (en) | 1984-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68916053T2 (en) | Binary data regenerator with adaptive threshold level. | |
| DE3750265T2 (en) | METHOD AND DEVICE FOR EQUALIZATION IN DATA TRANSMISSION SYSTEMS. | |
| DE69907380T2 (en) | decoding apparatus | |
| DE68923514T2 (en) | Device and method for automatic digital level control. | |
| DE2648976C3 (en) | Time control circuit in combination with a demodulator in a differentially coherent PSK data transmission system | |
| DE69515438T2 (en) | Equalizer device with effective update of the coefficients | |
| DE19732019C2 (en) | High speed data receiver | |
| DE3012400C2 (en) | Method for monitoring the bit error rate | |
| DE2625231A1 (en) | DEVICE FOR TESTING THE TRANSMISSION QUALITY IN DIGITAL SIGNAL RECEIVERS | |
| DE2056670B2 (en) | Method and circuit arrangement for the transmission of data from a transmitter via a transmission link to a receiver | |
| DE3619430A1 (en) | COMPOSED CONTROL PULSE GENERATOR | |
| DE3001397C2 (en) | ||
| DE2221146B2 (en) | Circuit arrangement for transmitting a multi-level signal train with pilot signals inserted therein | |
| DE2607922A1 (en) | DEVICE FOR GENERATING A PRECISELY CONTROLLED COMPLEX ELECTRIC ANALOG CURVE SHAPE | |
| DE3539415C2 (en) | ||
| DE19535839A1 (en) | Automatic amplitude equalizer | |
| DE3883307T2 (en) | Instrument for measuring phase jitter of analog signals. | |
| DE3883673T2 (en) | Decoding equalizer. | |
| EP0084628B1 (en) | Cable equalizing circuit | |
| EP0664625A2 (en) | Method for channel quality estimation | |
| DE3623113C2 (en) | Fault detector device | |
| DE69317200T2 (en) | Data processing circuit | |
| DE3314393A1 (en) | DEMODULATION CIRCUIT FOR A BIPHASE SIGNAL | |
| DE69810325T2 (en) | METHOD AND ARRANGEMENT FOR MODIFIED BAUD RATE SCAN | |
| DE69214703T2 (en) | Device for displaying rectified eye diagrams |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AF | Is addition to no. |
Ref country code: DE Ref document number: 3144263 Format of ref document f/p: P |
|
| AF | Is addition to no. |
Ref country code: DE Ref document number: 3144263 Format of ref document f/p: P |
|
| 8120 | Willingness to grant licences paragraph 23 | ||
| 8141 | Disposal/no request for examination |