DE3345190A1

DE3345190A1 - Festkoerper-bildaufnahmewandlerelement

Info

Publication number: DE3345190A1
Application number: DE19833345190
Authority: DE
Inventors: Tsutomu Ina Nagano Nakamura; Jun-Ichi Sendai Miyagi Nishizawa
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1983-12-14
Publication date: 1984-06-14
Also published as: JPS59108344A; US4616249A; DE3345190C2

Description

PATENTANWÄLTE ; .:..:.. *.."*.. dr.-ing. franz vuesthoff

WUESTHOFF-v.PECHMANN -BEHRENS-GOETZ »«.""l.freda ™_Esthoff U₉I₇-I₉₅Q

DIPL.-ING. GERHARD PULS (19J2-IO71) EUROPEAN PATENTATTORNEYS ^ d.pl.-chem. dr. e. Freiherr von pechmann DR.-ING. DIETER BEHRENS DIPL.-ING.; DIPL.-WIRTSCH.-ING. RUPERT GOETZ

Olympus Optical, Tokyo D-8000 MÜNCHEN 90

SCHWEIGERSTRASSE 2

TELEFON: (089)662051 TELEGRAMM: PROTECTPATENT

telex: j 24070 '57 828

Festkörper- BMdaufnahmewandlerelement

Beschreibung

Die Erfindung bezieht sich auf ein Bild-bzw. Wandlerelement eines Festkörper-Bildaufnahmewandlers, das einen SIT aufweist (static induction transistor] (s. den Artikel von Jun-ichi Nishizawa et al., IEEE Trans, on Electron Devices, Vol. ED-26, No.12, Dec. 1979, S. 1970-77), der eine photoelektrische Wandlerfunktion und eine Ladungsverstärkerfunktion hat.

Als Festkörper-Bildaufnahmewandler sind bislang Wandler mit Ladungsübertragung, beispielsweise Wandler mit einer ladungsgekoppelten Einrichtung,und einem MOS-Transistor vorgeschlagen worden. Diese Wandler haben jedoch verschiedene Nachteile, beispielsweise tritt während der Ladungsübertragung ein Ladungsverlust auf, ihre Lichtempfindlichkeit ist gering und es treten Schwierigkeiten bei der Steigerung der Integrationsdichte auf. Zur Beseitigung dieser Nachteile ist vor kurzem ein Festkörper-Bildaufnahmewandler, dessen Bildelemente jeweils einen SIT aufweisen.

Fig. 1 zeigt einen typischen Festkörper-Bildaufnahmewandler vom Gate-Kapazitätstyp, der einen SIT verwendet. In Fig. 1 ist auf einem n-Substrat 1 eine n~-Epitaxieschicht 2 aufgebracht, die einen n~-Kanalbereich bildet. Das Substrat 1 bil-

57 828

det das Source-Gebiet des SIT-Transistors. Im Kanalbereich 2 gibt es ein n-Drain-Gebiet 3 und ein p⁺-Signalspeicher-Gate-Gebiet 4. Auf dem Kanalbereich 2 ist eine Isolationsschicht 5 aufgebracht, während auf dem Signalspeicher-Gate-Gebiet eine durchsichtige Isolationsschicht 6 aufgebracht ist, auf der eine transparente Gate-Elektrode 7 angeordnet ist. Ferner ist im Drain-Gebiet 3 eine Drain-Elektrode 8 vorhanden. Auf diese Weise ergibt sich eine Gate-Kapazität 9 durch den Signaispeicher-Gate-Gebiet 4, die transparente Isolationsschicht 6 und die transparente Gate-Elektrode 7. (Statt Gebiet wird im folgenden der Ausdruck Bereich verwendet). Bei einem Festkörper-BildaufnahmewandleF mit Gate-Kapazität ist der Kanalbereich 2 bereits verarmt, wenn sich das Element in einem stationären Zustand befindet, in dem kein Licht auftrifft. Folglich fließt kein Strom zwischen der Source und der Drain, und zwar auch dann nicht, wenn diese positiv vorgespannt sind.

Wenn ein Lichtsignal 10 auf den Gate-Bereich 4 durch die transparente Elektrode 7 und die transparente Isolationsschicht 6 auftrifft, werden im Kanalbereich 2 Elektronen-Lochpaare erzeugt. In diesem Falle fließen die Elektronen in den Source-Bereich 1, der geerdet, d.h. mit einem Bezugspotential verbunden ist, während die Löcher im Signalspeicher-Gate-Bereich 4 gespeichert werden. Auf diese Weise wird die Gate-Kapazität 9 geladen, so daß sich das Potential an dem Signalspeicher-Gate-Anschluß 11 um AVG erhöht. Nimmt man an, daß die Gate-Kapazität 9 CG ist und die Menge der Ladungsträger, die im Signalspeicher-Gate-Bereich entsprechend der einfallenden Lichtmenge gespeichert werden, QL ist, kann das Gate-Potential Λ VG durch -AVG = QL/CG ausgedrückt werden. Wenn ein Gate-Ausleseimpuls an das Signalspeicher-Gate 11 angelegt wird, nachdem eine bestimmte Speicherzeit verstrichen ist, übersteigt das Gate-Potential das des Gate-Auslese-

57 828

-w-

impulses um ^VG, während die Potentialdifferenz zwischen dem Signalspeicher-Gate-Bereich 4 und dem Drain-Bereich 3 abnimmt. Da die Verarmungsschicht abnimmt, fließt ein Drain-Strom entsprechend der einfallenden Lichtmenge zwischen der Source 1 und der Drain 3 und wird am Drain-Anschluß 12 abgenommen. Da der SIT eine Verstärkerfunktion hat, erhöht sich das Gate-Potential um einen Verstärkungsfaktor, so daß sich ein großer Drain-Strom ergibt.

Wie vorstehend ausgeführt worden ISt₇ haben Festkörper-Bildaufnahmewandler mit SIT-Transistoren verschiedene Vorteile, wie beispielsweise einen einfachen Aufbau und die Ausnutzung der Verstärkerfunktion der statischen Injektionstransistoren.

Zum Entladen des in dem Signalspeicher-Gate 4 gespeicherten Ladungssignals sind verschiedene Methoden vorgeschlagen worden. Bei einer bekannten Methode wird das Ladungssignal gleichzeitig mit dem Auslesevorgang durch Anlegen eines Ausleseimpulses an den Gate-Anschluß 11 entladen, während bei einem anderen bekannten Verfahren die gespeicherte Ladung aufgrund der Verwendung eines Schalttransistors abfließt, wie dies in der offengelegten japanischen Patentanmeldung 15 229/80 beschrieben worden ist.

Bei dem erstgenannten Verfahren tritt jedoch das Problem auf, daß der Signal-Auslesevorgang zusammen mit dem Rücksetzvorgang durchgeführt wird; ferner kann der Rücksetzvorgang aufgrund der Charakteristik der Ausleseimpulse beeinflußt werden. Beim letzteren Verfahren kann der Rücksetzvorgang zwar genau ausgeführt werden, es ist jedoch schwierig, eine hohe Integrationsdichte zu erzielen, da der Aufbau sehr kompliziert ist.

Der Erfindung liegt die Aufgabe zugrunde, die vorstehend be-

• :."*::-: 57 828

schriebenen Nachteile zu beseitigen und ein Festkörper-Bildaufnahmeelement zu schaffen, das trotz einfachen Aufbaus und ohne Verringerung der Integrationsdichte zuverlässig einen Rücksetzvorgang eines in dem Gate-Bereich gespeicherten Ladungssignals ausführen kann.

Ein diese Aufgabe lösendes Bildaufnahmewandlerelement ist mit seinen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Erfindungsgemäß wird der Rücksetzvorgang des Signal-Speicher-Gates und des Isolations-Gates zuverlässig mittels eines Thyristors ausgeführt, ohne daß die Integrationsdichte verringert wird.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben, in der zeigen:

Fig. 2 einen Querschnitt durch ein erstes Ausführungsbeispiel des Festkörper-Bildaufnahmewandlerelements

Fig. 3 einen Querschnitt durch ein zweites Ausführungsbeispiel des Wandler elements, und

Fig. 4 ein Ersatzschaltbild des in Fig. 3 dargestellten Wandlerelements.

Das in Fig. 2 dargestellte Festkörper-Bi ldauf nahmewandlerelement weist ein n-Substrat 1, das eine erste Hauptelektrode, d.h. einen Source-Bereich bildet, eine ηEpitaxieschicht 2, die einen Kanalbereich auf dem Substrat 1 bildet, einen η-Bereich 3, der eine zweite Hauptelektrode, d.h. einen Drain-Bereich bildet, und einen p⁺-Signalspeicher-Gate-Bereich 4 auf, der eine Sub-Elektrode bildet; der Drain-Bereich 3 und

<■ ... · . · · · ti ΟΙΟ

-J-

der Signalspeicher-Gate-Bereich 4 sind durch Diffusion auf einer Oberfläche des Kanalbereichs 2 ausgebildet. In einer Oberfläche des Gate-Bereichs befindet sich ein n^ücksetzbereich 13, dessen Leitfähigkeitstyp entgegengesetzt dem Typ des Gate-Bereichs ist, und der durch Diffusion hergestellt ist, so daß sich zwischen diesen Bereichen ein p-n-Übergang ergibt. Zusätzlich ist eine Isolationsschicht 5 in dem Kanalbereich 2 ausgebildet. Auf einem Teil des Signalspeicher-Gate-Bereichs 4 ist eine transparente Isaolationsschicht vorhanden, auf der eine transparente Elektrode 7 angeordnet ist. In diesem Falle wird eine Gate-Kapazität 9 durch den Signalspeicher-Gate-Bereich 4, die transparente Isolationsschicht 6 und die transparente Elektrode 7 gebildet. Ferner ist bei diesem Ausführungsbeispiel eine Elektrode 8 auf dem Gate-Bereich 4 sowie eine Elektrode 14 auf dem Rücksetzbereich 13 vorhanden.

Bei dem vorstehend beschriebenen Festkörper-Bildaufnahmewandlerelement wird der n-Rücksetzbereich 13 sowohl während der Zeit, in der die Ladung in dem Signalspeicher-Gate-Bereich 4 gespeichert wird, als auch während der Auslesezeit auf einem schwebenden Potential, d.h. potentialfrei gehalten,oder entgegengesetzt zu dem Signalspeicher-Gate-Bereich 4 vorgespannt. In diesem Zustand sind die Ladungsspeicher- und Auslesevorgänge des erfindungsgemäßen Festkörper-Bildaufnahmewandlers identisch mit denen des in Fig. 1 dargestellten herkömmlichen Bildaufnahmewandlereleinents.

Zur Durchführung des Rücksetzvorgangs, d.h. des Entladevorgangs für die gespeicherten Ladungen, wird der p-n-Übergang zwischen dem n-Bereich_f13 und dem Signalspeicher-Gate-Bereich 4 in Vorwärtsrichtung selektiv vorgespannt, und anschließend das im Gate-Bereich 4 gespeicherte Ladungssignal über den Rücksetzbereich.13, die Elektrode 14 und den An-Schluß 15 entladen. ^

COPY

9r

Jg -

Anschließend kann der Festkörper-Bildaufnahmewandler für den nächsten Signalspeichervorgang vorbereitet werden.

Das in Fig. 3 dargestellte Festkörper-Bildaufnahmewandlerelenent weist einen isolierten Gate-Bereich¹£ur elektrischen Isolation des jeweiligen Elements vom benachbarten SIT-Transistor auf. Bereiche in Fig. 3, die denen in Fig. 2 entsprechen, tragen dieselben Bezugszeichen. Bei diesem Ausführungsbeispiel ist ein n-Epitaxiekanalbereich 2 auf einem n-Sourcebereich 1 aufgebracht, der die erste Hauptelektrode bildet; ferner ist ein η-Drain-Bereich 3, der die zweite Hauptelektrode bildet, auf der Oberfläche des Kanalbereichs 2 aufgebracht. Darüberhinaus sind an der Oberfläche des Kanalbereichs 2 ein p-Signalspeicher-Gate-Bereich 4, der die erste Sub-Elektrode bildet, und ein p-Isolations-Gate-Bereich 16 ausgebildet, der die zweite Sub-Elektrode bildet. In der Oberfläche des Isolier-Gate-Bereichs 16 befindet sich ein n-Rücksetzbereich 17, dessen Leitfähigkeit entgegengesetzt der Leitfähigkeit des Gate-Bereichs ist, so daß sich ein p-n-Übergang zwischen ihnen ergibt. Ferner ist auf dem Kanalbereich 2 eine Isolationsschicht 5 aufgebracht; auf dem Signalspeicher-Gate-Bereich ist eine transparente Isolationsschicht 6 angeordnet, auf der sich eine transparente Elektrode 7 befindet. Auch in diesem Falle wird die Gate-Kapazität 9 durch den Signalspeicher-Gate-Bereich 4 die transparente Isolationsschicht 6 und die transparente Elektrode 7 gebildet. Ferner sind auch in diesem Ausführungsbeispiel Elektroden 8, 18 und 19 auf dem Drain-Bereich 3, einem Teil des Drain-Gate-Bereichs 16 bzw. dem Rücksetzbereich 17 vorhanden.

Fig. 4 zeigt ein Ersatzschaltbild des in Fig. 3 dargestellten Festkörper-Bildaufnahmewandler^{6 611}Tn rig. 4 sind zwei SIT-Elemente 21 und 22 parallel zwischen dem Drain-Anschluß 12 und einem Source-Anschluß 20 angeordnet. Bei diesem Aus-

COPY Μ

/(O

- f

57 828

führungsbeispiel weist das SIT-Element 21 den Signalelektroden-Gate-Bereich 4 und das andere SIT-Element 22 den Isolations-Gate-Bereich 16 auf. Darüberhinaus ist ein ρ -n~-p⁺- n -Thyristor 23 in Fig. 4 dargestellt, der äquivalent durch den Signalspeicher-Gate-Bereich 4, den Kanalbereich 2, den Isolations-Gate-Bereich 16 und den Rücksetzbereich 17 gebildet wird.

Bei diesem Ausführungsbeispiel ist während der Zeit, in der die Ladung in dem Signalspeicher-Gate-Bereich 4 gespeichert, oder während der ausgelesen wird, der η -Rücksetzbereich 17 potentialfrei, d.h. in einem schwebenden Zustand, oder in Rückwärtsrichtung in Bezug auf den Isolations-Gate-Bereich 16 vorgespannt. In diesem Zustand laufen der Ladungsspeicherund Auslesevorgang dieses Bildaufnahmeelements identisch wie bei dem in Fig. 2 dargestellten Bildaufnahmeelement ab.

Zum Rücksetzen wird der Isolations-Gate-Bereich 16 über den Isolations-Gate-Anschluß 24 mit einem ausreichend niedrigeren Potential als dem des Signalspeicher-Gate-Bereichs 4 vorgespannt, wobei das Potential des Drain-Bereichs 3 schwebend gehalten wird,und der p-n-Übergang zwischen dem Isolations-Gate-Bereich 16 und dem Rücksetzbereich 17 in Vorwärtsrichtung vorgespannt ist. In diesem Zustand wird ein ρ -η p⁺-n⁺Thyristor 23, der durch den p-Signalspeicherbereich 4, den n-Kanalbereich 2, den ρ-Isolations-Gate-Bereich 16 und den n-Rücksetzbereich 17 gebildet wird, eingeschaltet; auf diese Weise ist es möglich, die in dem Signalspeicher-Gate-Bereich 4 gespeicherte Signalladung mittels des Rücksetzanschlusses 25 über den Kanalbereich 2, den Isolations-Gate-Bereich 16, den Rücksetzbereich 17 und die Elektrode 19 zu entladen. Da in diesem Falle der p-n-Übergang zwischen dem Isolations-Gate-Bereich 16 und dem n-Bereich 17 in Vorwärtsrichtung vorgespannt ist, ist es auch möglich, das in dem Iso-

57 828

lations-Gate-Bereich 16 gespeicherte Ladungssignal zu entladen; somit kann der Rücksetzvorgang des Isolations-Gates gleichzeitig ausgeführt werden. Deshalb kann das Festkörper-Bildaufnahmewandler-, für die nächste Belichtung vorbereitet werden. ^Celeraent

Ferner ist es auch möglich, die erste und die zweite Hauptelektrode als Drain-Bereich bzw. Source-Bereich auszubilden. Die Erfindung kann darüberhinaus auch vorzugsweise bei einem Festkörper-Bildaufnahmewandler verwendet werden, der die Gate-Kapazität zur Speicherung der Signalladung verwendet.

Claims

Ansprüche

1J Festkörper-Bildaufnahmewandlerelement mit einem SIT ^static induction transistor)

mit einem Halbleiterkörper, einer ersten Hauptelektrode mit einer bestimmten Leitfähigkeit, die in dem Halbleiterkörper ausgebildet ist, einer zweiten Hauptelektrode mit einer bestimmten Leitfähigkeit, die in dem Halbleiterkörper ausgebildet ist, einem Kanalbereich mit einer bestimmten Leitfähigkeit, die in dem Halbleiterkörper zwischen der ersten und der zweiten Hauptelektrode ausgebildet ist, einem Signalspeicher-Gate-Bereich mit einer anderen Leitfähigkeit, der in dem Kanalbereich zum Speichern von Ladungsträgern ausgebildet ist, die in den Kanalbereich entsprechend dem Lichteingangssignal injiziert werden,

gekennzeichnet durch einen Rücksetzbereich (13) mit einer bestimmten Leitfähigkeit, der in dem Signalspeicher-Gate-Bereich (4) zur Bildung eines p-n-Übergangs zwischen den beiden ausgebildet ist, und eine Einrichtung (23;,die selektiv den p-n-Übergang in Vorwärtsrichtung zum Entladen der in dem Signalspeicher-Gate-Bereich (4) gespeicherten Ladungsträger über den Rücksetzbereich vorspannt.
2. Wandler nach Anspruch 1,

gekennzeichnet durch eine transparente Isolationsschicht (6), die auf einem Teil des Signalspeicher-

57 828

Gate-Bereichs (4) angeordnet ist, und eine transparente Elektrode (7), die auf der transparenten Isolationsschicht (6) zur Bildung einer Gate-Kapazität angeordnet ist.
3. Festkörper-Bildaufnahmewandler element mit einem SIT

mit einem Halbleiterkörper, einer ersten Hauptelektrode mit einer bestimmten Leitfähigkeit, die in dem Halbleiterkörper ausgebildet ist, einer zweiten Hauptelektrode mit einer bestimmten Leitfähigkeit, die in dem Halbleiterkörper ausgebildet ist, einem Kanalbereich mit einer bestimmten Leitfähigkeit, der in dem Halbleiterkörper zwischen der ersten und der zweiten Hauptelektrode ausgebildet ist, einem Signalspeicher-Gate-Bereich mit einer anderen Leitfähigkeit, der in dem Kanalbereich zum Speichern von Ladungsträgern ausgebildet ist, die in den Kanalbereich entsprechend dem Lichteingangssignal induziert werden, insbesondere nach Anspruch 1 gekennzeich net durch einen Isolations-Gate-Bereich (16)j der in dem Kanalbereich (2) zum Isolieren des Elements von benachbarten Elementen angeordnet ist, einen Rücksetzbereich (17) mit einer bestimmten Leitfähigkeit, der in dem Isolationsbereich (16) zur Bildung eines p-n-Übergangs dazwischen angeordnet ist, und eine Einrichtung (23), die selektiv den p-n-Übergang in Vorwärtsrichtung zum Entladen der in dem Signalspeicher-Gate-Bereich gespeicherten Ladungsträger über den Kanalbereich, den Isolations-Gate-Bereich und den Rücksetzbereich vorspannt.
4. Wandler nach Anspruch 3,

gekennzeichnet durch eine transparente Isolationsschicht (6), die auf dem Signalspeicher-Gate-Bereich (4) vorgesehen ist, und eine transparente Elektrode (7), die auf der transparenten Isolationsschicht (6) zur Bildung einer Gate-Kapazität angeordnet ist.

57 828

33A5190
5. Wandler nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet, daß der Halbleiterkörper ein Halbleitersubstrat (1) mit einer bestimmten Leitfähigkeit, das die erste Hauptelektrode b'ildet, und eine Epitaxieschicht (2) mit einer bestimmten Leitfähigkeit aufweist, die auf dem Substrat aufgebracht ist und den Kanalbereich bildet.
6. Wandler nach einem der Ansprüche 1, 2 oder 5,

dadurch gekennzeichnet, daß die zweite Hauptelektrode (3) an einer Oberfläche der Epitaxieschicht (2), der Signalspeicher-Gate-Bereich (4) an einer Oberfläche des Kanalbereichs (2) und der Rücksetzbereich (13) in einer Oberfläche des Signalspeicher-Gate-Bereichs (4) ausgebildet ist.
7. Wandler nach einem der Ansprüche 3, 4 oder 5, dadurch gekennzeichnet, daß die zweite Hauptelektrode (3) an einer Oberfläche der Epitaxieschicht (2), der Signalspeicher-Gate-Bereich und der Isolations-Gate-Bereich an der Oberfläche der Epitaxieschicht auf der gegenüberliegenden Seite der zweiten Hauptelektrode, und der Rücksetzbereich (17) an einer Oberfläche des Isolations-Gate-Bereichs (16) ausgebildet sind.
8. Wandler nach einem der Ansprüche 1 bis 7,

dadurch gekennzeichnet, daß die erste Hauptelektrode (1) eine Source und die zweite Hauptelektrode (3) eine Drain bilden.