DE3243565A1

DE3243565A1 - Ladungsgekoppelte anordnung

Info

Publication number: DE3243565A1
Application number: DE19823243565
Authority: DE
Inventors: Hendrik Anne 5621 Eindhoven Harwig; Marcellinus Johannes Maria Pelgrom; Jan Willem Slotboom
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1981-11-30
Filing date: 1982-11-25
Publication date: 1983-06-09
Also published as: ES8308450A1; FR2517472B1; FR2517472A1; AU550398B2; CA1187612A; IT1208477B; JPH0319700B2; GB2110874B; GB2110874A; US4669100A; IT8224474A0; DE3243565C2; ES517701A0; IE822816L; JPS58105573A; IE54240B1; NL8105397A; AU9091282A

Description

PHN 10 206 .:..^<·. .:. .;. ·..'·.;'.. 11.11.1

Ladungsgekoppelte Anordnung

Die Erfindung bezieht sich auf eine ladungsgekoppelte Anordnung mit einem Halbleiterkörper, der an einer Oberfläche mit einem System nebeneinander liegender Parallelkanäle und mit einem Reihenausgangsregister versehen ist, von dem aufeinanderfolgende Ladungsspeicherungs/Ubertragungselemente mit je einem Parallelkanal zusammenarbeiten, wobei das System von Parallelkanälen zwei Teilgruppen umfasst, derart, dass die Parallelkanäle abwechselnd zu einer ersten und einer zweiten Teilgruppe gehören, und wobei auf der Oberfläche in der Nähe des Parallel/Reihenübergangs ein Elektrodensystem angebracht ist, mit dessen Hilfe eine durch die Parallelkanäle transportierte Reihe von Ladungspaketen in zwei den Teilgruppen entsprechende Teilreihen aufgespaltet werden kann, die nacheinander in das Reihenausgangsregister geführt werden können, wobei dieses Elektrodensystem enthält:

eine erste kammförmige Elektrode mit einem Basisteil, der sich in Form eines Streifens quer über die Parallelkanäle erstreckt und mit Fingern versehen ist, die sich von dem Basisteil her in der Ladungstransportrichtung oberhalb der Parallelkanäle der ersten Teilgruppe erstrecken; eine zweite kammförmige Elektrode mit einem Basisteil, der sich in der Nähe der Spitzen der Fingern der ersten kammförmigen Elektrode quer über die Parallelkanäle erstreckt und mit Fingern versehen ist, die sich oberhalb der Parallelkanäle der zweiten Teilgruppe interdigital zwischen den Fingern der ersten kammförmigen Elektrode bis in die Nähe des streifenförmigen Basisteiles der ersten kammförmigen Elektrode erstrecken;

eine erste und eine zweite streifenförmige Steuerelektrode, die sich quer über die Parallelkanäle erstrecken und, auf die Oberfläche gesehen, in den Gebieten zwischen den Fingerspitzen der ersten kammförmigen Elektrode und dem Basisteil

pun to :.·06 S..^'^ .·. .:.*·..·.:]. 11.11.1982

der zweiten kammf οΊ·ΐπ igen Elektrode bzw. in den Gebieten zwischen den Fingerspitzen der zweiten kammförmigen Elektrode luiU dem Basiateil der ersten kammförmigen Elektrode liegen.

Eine ladungsgekoppelte Anordnung eines bekannten Typs mit einem System von Parallelkanälen, deren Ausgänge mit den Paralleleingängen eines Reihenausgangsregisters gekoppelt sind, ist der SPS-Speicher. Die Parallelkanäle bilden eine Speichermatrix für analoge oder digitale Inforrnacion, die über einen Reiheneingangskanal eingeführt wird und über den Reihenausgangskanal ausgelesen werden kann. Eine ladungsgekoppelte Anordnung eines anderen Typs der obenbesrhriebenen Art wird durch Bildsensoren gebildet, in denen die in dem Parallelabschnitt gespeicherte Ladung einem aufgefangenen zweidimensionalen Strahlungsmuster entspricht. Obgleich die Anwendung der Erfindung daher nicht auf nur SPS-Speicher beschränkt ist, wird sie dennoch wefjen der besonderen Vorteile im wesentlichen an Hand von SPS-Speichern beschrieben werden.

In üblichen SPS-Speichern werden die Reihenkanäle, durch Zweiphasen-CCD·s gebildet. Da in einer Zweiphasen-CCD zu einer vollen Ladungsspeicherstelle stets eine Leerstelle vorhanden sein muss, liegt es auf der Hand, den Teilungsabstand zwischen den Parallelkanälen derart zu wählen,

" dass zu zwei Ladungsspeicher/Ubertragungsstellen in dem Reihenregister ein Parallelkanal vorhanden ist. Beim Übertragen einer Reihe von Ladungspaketen von dem Parallelabschnitt auf den Reihenkanal wird dann die Hälfte der Speicherstellen in dem Reihenkanal besetzt, so dass die LaUuiifjspakete auf übliche Weise zu dem Ausgang transportiert werden können.

Ein an sieh z.B. aus der US-PS 3967254 bekanntes Verfahren zur Vergrosserung dex* Informationsdichte benutzt das "Interlacing"- und "De-interlacing"-Prinzip, Der

Teilungsabstand der Parallelkanäle kann nun im Vergleich zu der obenbeschriebenen Ausführung zweimal kleiner gewählt werden, so dass zu einer Ladungsspeicher/Ubertragungsste^le des Reiheneingangskanals und/oder des Reihenausgangskanals

BAD ORIGfNAL

ein Parallelkanal vorhanden ist. Die Informationsdichte oder Informationsmenge kann dadurch praktisch verdoppelt werden. Da von den Reihe'nkanälen stets nur die Hälfte der Stellen zugleich besetzt werden kann, kann die Information nicht mehr pro Reihe eingelesen oder ausgelesen werden. Beim Einlesen werden daher z.B. von einer Reihe zunächst die geradzahligen Stellen und in einem zweiten Schritt die ungeradzahli^en Stellen mit Information besetzt ("Interlacing"). Auf analoge Weise werden beim Auslesen einer Reihe zunächst die Ladungspakete an z.B. den geradzahligen Stellen und dann die Information an den ungeradzahligen Stellen in den Reihenausgangskanal geführt und ausgelesen ("De-interlacing").

Die in der Einleitung beschriebene Elektrodenkonfiguration an dem Parallel/Reihenübergang, die u.a. aus der bereits genannten US-PS 396725^· bekannt ist und die zwei ineinander eingreifende Kämme umfasst, dient zur "De-interlacing" der gespeicherten Information. Ihre Wirkung ist im grossen ganzen wie folgt: Zunächst wird eine ganze Reihe von Signalladungen unter die genannte erste kammförmige

Elektrode geschoben. Die Signale sind dann abwechselnd unter einem Finger und unter einem Gebiet unter dem Basisteil der kammförmigen Elektrode vorhanden. Mittels der genannten ersten Steuerelektrode können die Signale, die unter den _. 25 Fingern der ersten kammförmigen Elektrode gespeichert sind, über die Gebiete unter dem Basisteil unter der zweiten kammförmigen Elektrode in den Reihenausgangskanal geschoben werden, um am Ausgang ausgelesen zu werden. Während dieser Parallel/Reihenübertragung werden die Signale, die unter dem Basisteil der ersten kammföriiiigeri Elektrode gespeichert sind, nicht übertragen, weil die erste Steuerelektrode nur die Finger und nicht den Basisteil der ersten kammförmigen Elektrode überlappt. Wenn der Reihenausgangskanal wieder leer ist, können die zurückgebliebenen Signale mit Hilfe der zweiten Steuerelektrode unter die Finger der zweiten kammförmigen Elektrode und von dort wieder in den Reihenausgangskanal geschoben werden.

Beim zuletzt genannten Transport, bei dem die Ladung

BAD ORIGINAL

film ίο :jü6 .:..^v ··· ··'· *..·.:.". 11.11.1982

von unter den Fingern in den Reihenausgangskanal geschoben wird, kann die Elektrodenstruktur zu Problemen führen. Bei kleinen Ladungsmengen besteht die Ladungsübertragung im wesentlichen aus thermischer Diffusion, wobei die Ladung - auf d<!-r Source-Seite - gemäss einer exponentiellen Kurve als Funktion der Zeit t asymptotisch mit einer Zeitkonstante

,2
£ = -^=- zu Null geht. L ist in dieser Formel die Länge

der Elektrode auf der Source-Seite und D die Diffusionskonstante. Da die Länge L der Finger im allgemeinen gross Lsi, wird der Ladungstransport ziemlich träge sein. In einer besonderen Ausführungsform, in der L an den Stellen der Finger mehr als zweimal grosser als die Basisteile der kammformigen Elektroden (und der Längen der übrigen Taktelektroden) is c, wird die Zeitkonstante i- mehr als viermal grosser.

Auf die Frequenzeigenschaften des Speichers übt ili<' kamini'orrniivti Konfiguration der "De-interlacing"-Elektroden iiiiH.'ji ungünstigen liinflusa aus, insbesondere in denjenigen Füllen, in denen die weiteren Abmessungen möglichst klein gehalten werden.

Die Erfindung hat u.a. zur Aufgabe, diesen Nachteil wenigstens grösstenteils zu beheben. Ihr liegt u.a. .die Erkenntnis zugrunde, dass Zeitverlust dadurch vermieden werden kann,· dass man den langsamen Ladungstransport wenigstens im wesentlichen in dem Zeitintervall stattfinden lässt, in dem die erste Teilreihe des Reihenausgangskanals transportiert wird.

Eine ladungsgekoppelte Anordnung der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass zwischen dem genannten Elektrodensystem und dem Reihenausgangskanal eine dritte streifenförmige Steuerelektrode angebracht ist, die sich quer über die Parallelkanäle erstreckt und mit den unterliegenden Teilen der Parallelkanäle eine Anzahl von Pufferspeicherstellen bildet, in denen, wenn von einer Reihe von Ladungspaketen eine erste Teilreihe in den Reihenausgangskanal geführt ist, die andere Teilreihe gespeichert werden kann, bevor sie, wenn der Reihenausgangskanal wieder leer ist, in den Reihen-

BAD ORIGINAL

PHN 10 206 .:.. .Ji*_n .:. .;, '..·.:.. 11.11.1982

gefühi-t wli'd.

Durch das Vorhandensein der Pufferelektrode zwischen der kammförmigen Elektrodenstruktur und dem Reihenausgangskanal kann der langsame Ladungstransport in der Auslesezeit der ersten Teilreihe stattfinden. Durch die verhältnismässig lange Dauer dieser Auslesezeit ergibt dieser Ladungstransport keine Probleme. Dadurch, dass die Elektrodenlänge der Pufferelektrode sehr klein sein kann, wenigstens viel kleiner als die Länge der Finger gemacht werden kann, kann die Übertragung von der Pufferelektrode auf den Reihenausgangskanal sehr schnell sein. In einer bevorzugten Ausführungsform, in der die Länge L des Puffers wenigstens etwa zweimal kleiner als die Länge L der Finger ist, kann der Ladungstransport etwa viermal schneller sein, wodurch die Frequenzeigenschaften des Parallel—Reihenübergangs wieder mit denen in anderen Teilen des Speichers vergleichbar werden. .

Eine Ausführungsform der Erfindung ist in der

Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fig. 1 eine Draufsicht auf einen Teil einer Halbleiteranordnung nach der Erfindung,

Fig. 2 bis k Schnitte durch die Anordnung nach Fig. 1 längs der Linien H-II, IH-III bzw. IV-IV, Fig. 5 ein Schema anzulegender Taktspannungen, und Fig. 6 das Prinzipschaltbild eines SPS- Speirliers.

Es sei bemerkt, dasa die Figuren schema Lisch sind und nicht masstäblich gezeichnet sind.

Die Erfindung wird, obgleich sie nicht auf SPS-³^ Speicher beschränkt ist, sondern auch in anderen matrixähnlichen Strukturen anwendbar ist, insbesondere an Hand eines SPS-Speichers erläutert werden, weil die Erfindung für Anordnungen dieser Kategorie von besonderer Bedeutung ist. In Fig. 6 ist dazu das Prinzipschaltbild eines SPS-Speichers dargestellt. Die Anordnung enthält ein Reiheneingangsregister A, ein Reihenausgangsregister B und einen zwischen den Registern A und B liegenden Parallelabschnitt C, ilur dJ. ο u J.ü'OJi I. L ii'lu) Spo i du« rinn (. ι· I χ hl Mol.. Dor Piiriil I << I -

BAD ORIGINAL

II," · K) .'-'OO ·'"' ^efCL ·ϊ. .:.**..·.:". 11.11.1982

uli-K-liiii 11. KiilliIVI L ο l.jiu Λπ^ιιΙι I iiüboiujintindt)*' 1 logontior Kanüle I, von denen in Fig. 1 nur. sechs dargestellt sind, aber von denen tatsächlich die Anzahl viel grosser sein wird und einige Hundert betragen kann. Die Stromrichtung in den Kanälen 1 verläuft annahmeweise von oben nach unten. Zwischen den Kanälen 1 sind kanalbegrenzende Gebiete 2 gebildet,- die die Kanäle 1 gegeneinander isolieren. Der Ladungstransport in dem Parallelabschnitt wird von Takt— elektroden 3-8 gesteuert, die sich quer über den Parallelabschnitt erstrecken. Die Elektrode 3 bildet ein Ubertragungs-(Tfanst'cr)Gatter zur Übertragung der Information von dem Rt» i hone i MfinnKsre/jister A auf den Parallelabschnitt C. Die JiLu'ki.i'od'en ·Ί - B bilden eine Anzahl in einer Matrixstruktur angeordneter Speicherstellen mit dem unterliegenden HaIble L tierkörper. Die Elektroden 4-8 können ein 2—, 3— oder 't-Phasensystem bilden. Vorzugsweise sind jedoch diese Takt— elektroden gemäss einem sogenannten Mehrphasensystem, in z.B. Gruppen von zehn, angeordnet. Dabei werden, wie u.a. in der deutschen Patentanmeldung P 32 32 702.1 beschrieben ist, zu jeder Gruppe von zehn aufeinanderfolgenden Speicherstellen neun Stellen mit Information gefüllt, wahrend die zehnte leer bleibt. Dadurch, dass die Leerstelle von unten nach oben verschoben wird, kann die Information schrittweise vqn oben nach unten verschoben werden. Dieser Betriebsmodus hat den Vorteil einer hohen Informationsdichte, die in dem Paralielabschni11 dadurch erhalten werden kann j dass zu je zehn Stellen nur eine leere Stelle vorhanden ist.

Es sei bemerkt, dass nur einige Taktelektroden des Parallelabsehnittes dargestellt sind, aber dass naturgemäss die ganze Speichermatrix mit derartigen Elektroden bedeckt .

Das Reiheneingangsx-egister A enthält eine Zweiphasen-CCD mit einem Eingangsanschluss 9 zum Zuführen der in dem Speicher zu speichernden Information und Taktelektroden 10 und 11. Diese Elektroden sind in Fig. 6 der Einfachheit halber durch einfache, mit einer der Taktleitungen 0* und 0~ verbundene Elektroden dargestellt. In einer praktischen Aus fttliriiiiijH form sind jedoch die Elektroden oft aus zwei

BAD ORIGINAL

elektrisch miteinander verbundenen Teilen auf verschiedenem Metallisierungspegel zusammengesetzt, wie im nachstehenden Ausführungsbeispiel beschrieben werden wird. Das Register A bildet eine Zweiphasen-CCD, wobei die Elektroden 10 über die gemeinsamen Taktleitungen mit der Taktspannungsquelle

/A
0 ,, und die Elektroden 11 über die Taktleitung I3 mi.t der TaktSpannungsquelle 0 ₁ verbunden sind.

Auf entsprechende Weise wird das Ausgangsregister B durch eine Zweiphasen—CCD mit einem Ausgangskontakt λΚ und mit Elektroden 15 und 16 gebildet, die abwechselnd über die Taktleitungen 17 bzw. 18 an Zweiphasentaktspannungen 0 bzw. 0 _o angeschlossen sind.

Es wird angenommen, dass unter den Elektroden 10, 11 oder 15, 16 eine Asymmetrie angebracht ist, derart, dass beim Anlegen von Taktspannungen unter den linken Rändern der Elektroden eine Potentialsperre erhalten wird, wodurch ein Zweiphasenladungstransport von links nach rechts bewirkt wird. Eine derartige an sich bekannte Asymmetrie kann auch unter den Elektroden k - 8 in dem Parallelabschnitt angebracht sein.

In dem SPS-Speicher des in Fig. 6 gezeigten Typs ist der Teilungsabstand zwischen den Parallelkanälen 1 derart gewählt, dass jeder Stufe (Elektrode) der Reihenregister A und B ein Parallelkanal des Parallelabschnittes C _^ 25 entspricht. Auf diese Weise kann eine maximale Informationsdichte erhalten werden. Da jedoch in den waagerechten Registern nur bei jeder zweiten Elektrode Information gespeichert werden kann (in der Zweiphasen-CCD werden die vollen Stellen stets mit einer leeren Stelle abgewechselt), findet das Einschreiben oder Auslesen einer Reihe von Information nicht in einem Schritt, sondern in zwei aufeinanderfolgenden Schritten statt. Beim Einschreiben werden z.B. in dem Reiheneingangsregister A zunächst die Stellen unter den Elektroden 10 gefüllt. Über das Ubertragungsgatter werden diese Signale unter die erste Elektrode k in die Kanäle 1a geschoben. Dann wird das Eingangsregister A aufs neue mit Signalen gefüllt, bis alle Stellen unter den Elektroden 11 gesetzt sind; die im ersten Schritt eingeführten Signale

BAD ORIGINAL

bleiben Inzwischen unter der Elektrode k vorhanden. Dann worden die Signale unter den Elektroden 11 des Eingangs- !·(«(■, Lm Um-.s Λ Lu (ILt) Parallelkanäle 1b unter die Elektrode k fieschübun ("Interlacing"). Unter, der Elektrode k ist nur eine ,'canze Reihe mit Information gefüllt, die in Form einer Reihe dem Ausgangsregister B auf die für eine CCD übliche Weise transportiert werden kann.

Da das Ausgangsregister B, wie das Eingangsregister A, maximal nur eine halbe Reihe enthalten kann, müssen die Signale einer Reihe in zwei aufeinanderfolgenden Schritten in das Register geschoben werden, um ausgelesen zu werden. In Fic. ö- ist die Elektrodenkonfiguration zur Aufteilung der Reihenschematisch und der Deutlichkeit halber nur teilweise dargestellt. In der Ladungstransportrichtung gesehen,

^1E> enthält diese Elektrodenkonfiguration eine erste kammförmige Ii 1 i-k I J¹OiIt: 10 mit, .Fiiißcni 20 über den Kanälen 1a und eine zweite kummi'örmige Elektrode 21 mit Fingern 22 über den Kanälen 1b. Über den Kämmen befinden sich zwei Steuer- oder Übertragungsgatter, die der Deutlichkeit der Figur halber

2" nicht dargestellt sind und von denen eines sich oberhalb der Spitzen der Finger 20 und das andere sich oherhalb der Finger 22 erstreckt, wie noch klar werden wird, wenn das praktische Ausführungsbeispiel beschrieben werden wird. Zwischen dem Kamm 21 und dem Reihenausgangsregister B ist noch ein Ubertragungsgatter 23 angebracht.

Eine Reihe von Ladungspaketen, die von oben nach im ten (lurch den ParaLlelabychnitt geschoben worden ist, kann unter dem ersten Kamm 19 gespeichert werden. Die Ladungspakete unter den Fingern 20 in den Kanälen 1a können dann selektiv zu dem Ausleseregister B weiter, transportiert werden, währejid die Ltidiui^spakete in den Kanälen 1b zurückbleiben. Wenn das Ausleseregister B wieder leer ist, können die Ladungspakete in die Kanäle 1b weitergeschoben werden.

Fig. 1 bis k zeigen in Draufsicht und im Quer— schnitt einen Teil einer Aus führung s.f or m eines derartigen SPS-Speichers nach der Erfindung, und zwar den Teil, der den Übergang zwischen dem Parallelabschnitt C und dem Ausgangsregister B enthält. Es sei bemerkt, dass für ent-

ORIGINAL

νκ. 1 ·: ·::·*": ^32Ζ>3565

PHN 10 206 S...ßf' .*. J. * *„„^:.·* 11.11.1982

' M

sprechende Teile möglichst dieselben Bezugsziffern wie in Fig. 6 verwendet werden. Ausserdem sei bemerkt, dass, obgleich das Ausführungsbeispiel vom n-Oberflächenkanaltyp ist, die Erfindung nicht darauf beschränkt ist, sondern auch in Ausführungsformen mit einem p-Kanal und/oder in AusfUhrungsformen vom vergrabenen Kanaltyp verwundet werden kann.

Die Anordnung enthält einen p-leitenden Halbleiterkörper 31 aus vorzugsweise Silicium. Statt des Siliciums kann naturgemäss auch jedes andere geeignete Halbleitermaterial angewendet werden. Der Halbleiterkörper 31 enthalt wenigstens eine Oberflächenschicht 32 mit einer verhältnis-

1 "5 massig niedrigen Dotierungskonzentration zwischen 10 ' und 10 Akzeptoratomen/cm³. Diese Schicht kann die ganze Dicke des Halbleiterkörpers in Anspruch nehmen, aber kann auch in einer anderen wichtigen Ausführungsform als eine verhältnismässig hochohmige Schicht mit einer Dicke zwischen 5 und 10 /um auf einem niederohmigen p-leitenden Substrat 33

19 20 mit einer Dotierungskonzentration zwischen 10 und 10 Atomen/cm³ angebracht werden. Dieser Aufbau des Halbleiterkörpers weist bekanntlich den Vorteil auf, dass die Leckströme beschränkt werden können. In den Fig. 2-4 ist diese mögliche Zusammensetzung durch die mit gestrichelten Linien angegebene Trennlinie zwischen der epitaktischen Schicht 32 und dem Substrat 33 dargestellt.

Die CCD-Kanäle 1a und 1b des Parallelabschnittes C und der Kanal des Ausgangsregisters B sind, wie das nicht in den Figuren dargestellte Eingangsregister A, in der p-Schicht 32 definiert. Dazu ist die Oberfläche des HaIbleiterkörpers mit einem Feldoxidmuster 2 versehen (in Fig.1 mit gestrichelten Linien angegeben), das einen grossen Teil der Oberfläche bedeckt und Aussparungen an den Stellen .der Kanäle 1a, 1b, A und B aufweist. Naturgemäss kann das Feldoxidmuster 2 auch noch ausserhalb des in den Figuren gezeigten Teiles Offnungen an Stellen aufweisen, an denen liantliichul tunken angebracht hükI. DaM Foldox .Lditui.s tor 2, dessen Dicke zwischen 0,5 und I /um liegen kann, IhL im vorliegenden Ausführungsbeispiel mittels örtlicher Oxidation

BAD ORIGINAL

.: .: .··,.'% 32A3565 pun ίο .-206 .:..^u .:. .:, "·„·.:!. 11.11.1982

des Si I Lziumkörpers gebildet. Unter dem Oxidmuster 2 ist zur Ver-nieidung der Bildung parasitärer Kanäle die Dotierungskonzentration dadurch, erhöht, dass die p-leitenden Kanalunterbrecherzonen 3^· angebracht werden.

Die Breite der Kanäle 1a, 1b beträgt z.B. etwa 5/um, während die Feldoxidstreifen 2, die die. Kanäle 1a, 1b voneinander trennen, eine Breite von etwa 2/um aufweisen.

An den Stellen der CCD-Kanäle ist die Oberfläche des Ilalbleiterkörpers mit einer dünnen dielektrischen -10 Schicht, insbesondere mit einer Siliciumoxidschicht 35 mit einer Dicke-.zwischen 0,05 und. 0,07/um überzogen. Auf der Schicht 33 sind die Taktelektroden in Form einer Zwei-Schichtenverdrahtung angebracht. Die Elektroden 15i 16 dos Ausgangsregisters B enthalten je einen Elektrodenteil 1i>a bzw. i6a aus polykristallinem Silicium (nachstehend als Poly bezeichnet) und einen Teil 15b bzw. i6b aus z.B. Al (oder gegebenenfalls auch Poly). Die Teile 15a, 15b bzw. 16a, 16b können, wie in Fig. 1 angegeben ist, ausserhalb dos in der Figur dargestellten Teiles miteinander verbunden werden. Unter den Teilen 15b, 16b kann durch eine zueätz-Ii(IiU p-liiiplantation die Dotierungskonzentration an Akzeptor atoinen auf an sich bekannte selbstregistrierende Weise gegenüber den Polystreifen 15a» I6a erhöht sein, um eine Po tentialsperre für einen Zweiphasen-Betriebsmodus zu er— halten. Wie aus Fig. 1 hervorgeht, entspricht die Breite jedes Paares 15a, 15b und jedes Paares i6a, i6b der Breite eines Kanals 1a bzw. 1b (einschliesslich der Feldoxids treifen 2) .

Die Taktelektroden 15a, 15b und lob sind mit Taktleitungen 17 bzw. 18 zum Zuführen der Taktspannungen 0

2 ^s

bzw. JZf"\ verbunden.

Von den Taktspannungselektroden des Parallelabschnittes sind in der Zeichnung zwei Elektroden, und zwar die Elektroden 36 und 37» angegeben, die mit den Taktspannungsquellen φ und 0 des Zehnphasentaktsystems verbunden sind. Die Elektroden "}6 und 37 enthalten je einen Po 1. ys tre if en 36a bzw. 37a, die die Speicherteile der Elektroden bilden, und einen Al- (oder Poly-)Teil 36b bzw. 37t>,

BAD ORIGINAL

« 9

ίο 2ο6 ·«. »^r .:. .:. ·..·„:.. 11.11.1982

/Io

die die Ubertragungsgebiete definieren und ausserhalb der Figuren mit den Teilen 36a bzw. 37a kurzgeschlossen sind. Auf. gleiche Weise wie in den Reihenregistern A, B ist unter den Teilen 36b, 37t> eine zusätzliche p-Implantation (38) zum Erhalten einer Potentialsperre und damit der gewünschten Richtung im Ladungstransport ausgeführt. Die erste karnmförmige Elektrode 19 enthält einen Teil 19a, der in der unteren Verdrahtungsschicht ausgeführt ist, die polykristalline Siliciumschicht und einen zwischen diesem Teil 19a und der letzten Taktelektrode 37 liegenden Teil 19b, der in der Al-Verdrahtungsschicht ausgeführt und mit dem Teil 19a kurzgeschlossen ist. Unter dem Elektrodenteil 19b ist wieder eine p-Implantation zum Erhalten einer Potentialsperre angebracht.

Die zweite kammförmige Elektrode 21 ist gleichfalls in der unteren (Poly-)Verdrahtungsschicht ausgeführt.

Die Finger 20 des Kammes I9 erstrecken sich über den Kanälen 1a und die Finger 22 des Kammes 2 1 über den Kanälen 1b des Parallelabschnittes. Über dem Zwischenraum zwischen den Fingern 20 des Kammes 19 einerseits und des Kammes 21 andererseits ist die Steuerelektrode 39 angeordnet; über dem Zwischenraum zwischen den Fingern 22 des Kammes 21 einerseits und des Kammes 19 andererseits liegt die Steuerelektrode 4o. In den genannten Zwischenräumen

2^s kann, wie in den Fig. 2 - h angegeben ist, auch eine pimplantierte Zone 38 zum Erhalten des gewünschten Oberflächenpotentials beim Anlegen von Taktspannungen mit demselben Spannungswert wie der der übrigen anzulegenden Taktspannungen angebracht sein.

Vor dem Ausgangsregister B befindet sich das auch in Fig. 6 dargestellte Ubertragungsgatter 23, das in der Al-Verdrahtungsschicht ausgeführt ist. Unter diesem Ubertragungsgatter ist ebenfalls eine p-leitende Zone 38 zum Erhalten des gewünschten Oberflächenpotentials angebracht. Zwischen dem Ubertragungsgatter 23 und der zweiten kammförmigen Elektrode 21 ist nach der Erfindung eine zusätzliche Elektrode kl angebracht. Diese Elektrode is L auf gleiche Weise wie die Elektroden 36, 37 aus zwei Teilen,

BAD ORIGINAL

PHN 10 20ό "3**^/*yy4 *"* """ "***"** 11.11.1982

und zwar einem in PoIy-Si ausgeführten Teil 4ia, der eine Speichersteile in dem Halbleiterkörper definiert, und einem in Al ausgefüh±ten Teil, der zusammen mit der unterliegenden p-implantierten Zone ein Ubertragungsgebiet definiert, aufgebaut. Die Elektrode kl bildet Pufferstellen, in denen zeitweilig Ladungspakete gespeichert werden können, bevor •sie zu dem (noch nicht leeren) Reihenausgangsregister B transportiert werden. Dadurch kann der Einfluss von Verzögerungen, die während dieses Transports von Ladungspaketen ssw Lschon den Fingern 22 und dem Reihenausgangsregister B auftreten könnten, eliminiert werden. Dazu ist die Breite der Pufferelektrode 41 oder wenigstens des Teiles 4ia, der den Speicherteil im Halbleiterkörper definiert, viel kleiner als die Länge der Finger 20, 22 gewählt. In einer besonderen Ausführungsform war die Breite des Streifens 41a etwa 5/um, gleich wie die Breite der Streifen 36a und 37 und die Breite der Basisteile der kammförmigen Elektroden 19» 21. Die Länge der Finger der Kämme 19, 21 betrug in dieser Ausführungsform etwa T2yum. Nach der bereits genannten Gleichung

'.. kh² , -. _λ

Ί = (nach der L dem Quadrat von L proportional ist)

ergab dies Ladungsübertragungszeiten von etwa 20 nsec bei L = 5yum und von etwa 100 nsec bei L ^12/Um.

Zur Verdeutlichung des mit der Erfindung erreichten Effekts ist in Fig. 5 ein Schema von Taktspannungen ge— zeichnet, mit denen die Anordnung betrieben wird. Dabei ist angenommen, dass der Parallelabschnitt C mit einer ZehnphaKenwelligkei-fcstaktspannung betrieben wird und- dass an die letzte Elektrode des Parallelabschnittes, die vor der kammförmigen Elektrode 19, 20 liegt, die Taktspannung 0 angelegt wird. Naturgemäss kann auch an die letzte Elektrode eine der anderen Zehnph^isentaktspannungen angelegt werden. Die Länge des Parallelabschnittes ist nicht von wesentlicher Bedeutung, aber kann einige Hundert Speicherstellen betragen. Die Breite des Paralleiabschnittes beträgt z.B. 256 Kanäle, so dass die Länge der Re'ihenkanäle, die mindestens 128 Ladungspakete enthalten können müssen, auch mindestens 2%6 Speicherstellen beträgt. Von den Reihen-

BAD ORIGINAL

PHN 10 206 .^...I- ··· ·^:· *.·*··*· 11.11.1982

/Ib

ausgangsregist er takt spannungen φ und 0 sind in Fig. 5

3 S

jeweils nur sieben Impulse dargestellt,, um eine — halbe — Reihe auszulesen, aber es wird einleuchten, dass, um eine halbe Reihe von 128 Bits auszulesen, jeweils 256 Impulse benötigt werden. Weiter wird angenommen, dass sich die Taktspannungspegel zwischen O und 5 V bei einer Substratspannung von z.B. -2,5 V ändern. Bei diesen Spannungen wird ein Signal (Paket von Elektronen) von einer ersten auf eine zweite Elektrode übertragen, wenn bei einer Spannung von 0 V an der ersten Elektrode der Wert 5 V an die zweite Elektrode angelegt wird ("Drop-clocking"). Wenn die zweite Elektrode dann wieder zu 0 V zurückkehrt, bleiben die Elektronen unter der zweiten Elektrode vorhanden.

Bei den in Fig. 5 gezeigten Spannungen ist die Wirkung wie folgt:

Zu to gelangt eine Reihe von Information unter die letzte mit 0 verbundene Elektrode im Parallelabschnitt. Durch den Impuls 0 _v wird diese Reihe zum Zeitpunkt ti

Jn.

unter die erste kammförmige Elektrode übertragen. Die Ladungspakete werden wechselweise unter den Fingern 20 und unter den schmalen Teilen der Elektrode T9 zwischen den

1 2 Fingern gespeichert. Infolge der Impulse 0 und 0 an der ersten Steuerelektrode 30, und dem Kamm 21 werden zu t2 die Pakete, unter den Fingern 20 gespeichert in den Kanälen 1a, auf die zweite kammförmige Elektrode 21 übertragen. Die Pakete, die in den Kanälen 1b unter der ersten kammförmigen Elektrode gespeichert sind, werden wegen der Spannung 0 V an der zweiten Steuerelektrode 4θ nicht übertragen. Zu t3 werden die übertragenen 128 Bits zu der

3fl Pufferelektrode 41 durch den Impuls 0, weitertransportiert. Wenn das Reihenausgangsregister B leer ist, kann diese halbe Reihe in das Reihenausgangsregister B dadurch geschoben werden, dass an das Ubertragungsgatter 23 der Impuls 0* und zugleich an die Elektroden 15a, 15b die Spannung von 5 V angelegt wird. Mit Hilfe der Taktspannungen 0 und 0 können die 128 Bits (halbe Reihe) durch das Reihenausgangsregister B zu dem Ausgang der Anordnung transportiert werden, bis zu t7 alle Ladungspakete ausgelesen

BAD ORIGINAL

PHN IO 20ό ••i^'iV ·*· "*" "··*···· 11.11.1982

bind und das Register B wieder leer ist. Inzwischen kann dii· zurückgebliebene halbe Reihe, d.h. können die Ladungspakete unter dem ersten Kamm 19 in den Kanälen 1n, durch

^ 2

den impuls 0''., am zweiten Kamm 21, 22 und den Impuls 0 an der zweiten Steuerelektrode weitertransportiert werden. Diese Ladungspakete können unmittelbar auf das Puffergatter -»1 durch den Impuls 0, (t6) übertragen werden. Durch die verhältnismässig grosse Länge der Finger 22 ist die Zeitkonstante dieses Ladungstransports gross. Durch das Vorhandensein des Puffergatters 41 kann dieser verhältnismätssig träge Ladungstransport in dem Zeitintervall t6-t7 stattfinden, in dem die erste halbe Reihe noch ausgelesen wild, so da«« mit dem trägen Ladungstransport noch keine Verzögerungen in die Anordnung eingeführt werden. Wenn das

¹^ ReLhenregister leer ist (t7) kann durch den Impuls 0m_G die zweite halbe Reihe von 128 Bits in das Reihenausgangsregister unter die Elektroden 16 geschoben werden. Durch die geringe Breite der Elektrode 40 kann dieser Ladungstransport jedoch schnell vor sich gehen. Das Reihenausgangsregister B ist dann wieder ganz gefüllt und kann auf übliche Weise wieder betrieben werden. Während diese 128 Bits wieder ausgelesen werden, kann von einer nächsten Reihe von Information die erste halbe Teilreihe, d.h. die Bits dieser Reihe, unter den Fingern 20 und von dort zu den - schmalen Teilen des zweiten Kammes zwischen den Fingern und dann zu dem Puffer ko transportiert werden. Der letztere Ladungstransport kann schnell vor sich gehen, so dass nun nur ein kurzer Impuls an der Elektrode 40 genügend wäre (t8). Im vorliegenden Beispiel ist aber der Impuls 0_b zu t8 gleich

lang wie der Impuls 0, zu t7 gewählt, um die Taktsteuerung möglichst einfach zu machen.

Es ist einleuchtend, dass ^vdie Erfindung nicht auf das hier gegebene Ausführungsbeispiel beschränkt ist, sondern dass im Rahmen der Erfindung für den Fachmann noch vie.le Abwandlungen möglich sind. So kann z.B. im beschriebenen Ausführungsbeispiel die Reihenfolge der Teilreihen umgekehrt werden, wobei von einer ganzen Reihe von Information

PHN 10 206 -3^*··* *^:· "^:· *··*-^:-· 11.11.1902

/Π*

zunächst die Ladungspakete in den Kanälen 1b und dann die Ladungspakete in den Kanälen 1a zu dem Ausgangsregister B weitergeschoben werden.

Weiter kann die Erfindung in anderen matrix-

5 ähnlichen Strukturen als SPS-Speiehern, wie Bildsensoren, angewandt werden.

Leerseite

Claims

β · • β * · • * PHN 10 206 "j^ * 11.11.1982 PATENTANSPRÜCHE

1.) Ladungsgekoppelte Anordnung mit einem Halbleiterkörper, der an einer Oberfläche mit einem System nebeneinander liegender Parallelkanäle und mit einem Reihenausgangsregister versehen ist, von dem aufeinanderfolgende Ladungsspeicher/Ubertragungselemente mit je einem Parallelkanal zusammenwirken, wobei das System von Parallelkanälen zwei Teilgruppen umfasst, derart, dass die Parallelkanäle abwechselnd zu einer ersten und einer zweiten Teilgruppe gehören, und wobei auf der Oberfläche in der Nähe des Parallel/Reihenübergangs ein Elektrodensystem angebracht ist, mit dessen Hilfe eine durch die Parallelkanäle transportierte Reihe von Ladungspaketen in zwei den Teilgruppen entsprechende Teilreihen aufgespaltet werden kann, die nacheinander in das Reihenausgangsregister geführt werden können, wobei dieses Elektrodensystem enthält:

eine erste kammförmige Elektrode mit einem Basisteil, der sich in Form eines Streifens quer über die Parallelkanäle erstreckt und mit Fingern versehen ist, die sich von dem Basisteil her in der Ladungstransportrichtung oberhalb _ 20 der Parallelkanäle der ersten Teilgruppe erstrecken; eine zweite kammförmige Elektrode mit einem Basisteil,, der sich in der Nähe der Spitzen der Finger der ersten kamm-rförmigen Elektrode erstreckt und mit Fingern versehen ist, die sich oberhalb der Parallelkanäle der zweiten Teilgruppe interdigital zwischen den Fingern der ersten kammförmigen Elektrode bis in die Nähe des streifenförmigen Basisteiles der ersten kammförmigen Elektrode erstrecken; eine erste und eine zweite streifenförmige Steuerelektrode, die sich quer über die Parallelkanäle erstrecken, und auf die Oberfläche gesehen, in den Gebieten zwischen den Fingerspitzon der ersten kummfttrrnlyeii Elektrode» umI dom Duals toll dor sawelton kuitiiiil'Urin Lp₁CUi KlokLrodu l>v,w. in dun Gebieten zwischen den Fingerap±tzen der zweiten kamm—

BAD ORIGINAL

PHN 10 20b Ρ?'*' '· '- '*.'.'.*.. 11.11.1982

fcii-migen Elektrode und dem Basisteil der ersten kammförmigen Elektrode liegen, dadurch gekennzeichnet, dass zwischen dein genannten Elektrodensystem und dem Reihenausgangskanal eine dritte streifenförmige Steuerelektrode angebracht ist, die sicli quer über die Parallelkanäle' erstreckt und mit den unterliegenden Teilen der Parallelkanäle eine Anzahl von Pufferspeicherstellen bildet, in denen, wenn von einer Reihe von Ladungspaketen eine erste Teilreihe in den Reihenausgangskanal geführt worden ist, die andere Teilreihe gespeichert werden kann, bevor sie, wenn der Reihenausgangskanal wieder leer ist, in den Reihenausgangskanal geführt wird.

2. Ladurigsgekoppelte Anordnung nach Anspruch 1, dadurch fiokomizi'iclme t, dass, in der Ladungstransportrichtung gesehen, die wirksame Länge der dritten Steuerelektrode kleiner als die wirksame Länge der Finger der kammförmigen Elektroden ist.

3. Ladungsgekoppelte Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Länge der dritten Steuerelektrode etwa gleich gross wie die Länge des Basisteiles der zweiten kammförmigen Elektrode ist.

4. Ladungsgekoppelte Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Parallelkanäle und der Reihenkanal einen Parallelabschnitt bzw. das Reihenausgangsregistor eines SPS-Speichers bilden, wobei die Eingänge der Parallelkanäle mit einem zweiten Reihenkanal gekoppelt sind, der das Reiheneingangsregister des Speichers bildet.

BAD-ORSGINÄt —