DE3130482A1

DE3130482A1 - Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens

Info

Publication number: DE3130482A1
Application number: DE19813130482
Authority: DE
Inventors: Michael Dipl.-Ing. Gunkel; Hans-Werner 1000 Berlin Stollfuß
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1981-07-23
Filing date: 1981-07-23
Publication date: 1983-02-10

Description

Verfahren zur Rückgewinnung des bei einem Datenübertragungs-
system empfangsseitig benötigten Taktes und Vorrichtung zur Durchführung des Verfahrens Stand der Technik Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs.
Es ist schon ein Verfahren zur Rückgewinnung des bei einem Datenübertragungssystem empfangsseitig benötigten Taktes bekannt, bei dem mit jeder Flanke eines empfangenen Datenbits eine Rücksetzung des empfangsseitigen Taktgenerators einschließlich der daran angeschlossenen Frequenzteiler stattfindet. Diese erzwungene "harte" Synchronisierung hat zur Folge, daß bei einem Jittern der empfangenen Datenbits auch der von den empfangenen-Datenbits abgeleitete Takt jittert.
Ist dann darüber hinaus die Übertragungsstrecke auch technisch nicht einwandfrei, dann geht zwangsläufig die Auswertesicherheit bei dem Datenempfang zurück.
Vorteile der Erfindung Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß der zurückgewonnene Takt weitgehend phasengleich mit dem Takt der empfangenen Binärdaten ist.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist das erfindungsgemäße Verfahren, wenn eine Änderung des Teilungsverhältnisses des Frequenzteilers unterbleibt, sofern die Phasenabweichung innerhalb eines Bereiches + Afk liegt, der erheblich kleiner ist als der Bereich + Q¢. Dann bewirken nämlich kleine Phasenabweichungen keine Veränderung des Teilerverhältnisses der Vorrichtung zur Frequenzteilung, so daß eine Beruhigung des von der Taktgebervorrichtung abgegebenen Taktes eintritt.
Zeichnung Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die Zeichnung zeigt in Fig. 1 a bis e den zeitlichen Verlauf von Takt- bzw. Datensignalen an verschiedenen Stellen des Datenübertragungssystems, Fig. 2 a und b den zeitlichen Verlauf von Daten- und Taktsignalen zu Beginn einer Datenübertragung, Fig. 3 eine stark vergrößerte Einzelheit aus Fig. 1 c und Fig 4 ein Blockschaltbild einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens.
Beschreibung der Erfindung Bei einem Datenübertragungssystem werden die zu sendenden Binärdaten DS (Fig. 1 b) mit einem bestimmten Sendetakt ST (Fig. 1 a) ausgestrahlt. Der Sendetakt ST hat eine Periodendauer TBit, die beispielsweise durch einen Schwingquarz weitgehend konstant gehalten wird. Nach Fig. 1 b beginnen die zu übertragenden Binärdaten DS mit zwei Bits, die das High-(H-)Potential aufweisen. An diese H-Bits schließen sich in abwechselnder Folge Low-(L-)Bits und H-Bits an.
Aufgrund der Eigenschaften der Übertragungsstrecke zwischen Datensender und Datenempfänger und/oder aufgrund von Störungen, die auf der Übertragungsätrecke auftreten, können die Flanken F1 ... der empfangenen Binärdaten DE gegenüber denen der gesendeten Binärdaten DS in positiver oder negativer Richtung in der Phase verschoben sein; vgl.
fl bis f3 in Fig. 1 c. Infolge eines Jitterns kann eine Flanke, zum Beispiel die Flanke F1, innerhalb eines Spielraums + Af, bezogen auf die an sich zu einem bestimmten Zeitpunkt erwartete Flanke F1' (vgl. Fig 3), mit einer Phasenverschiebung fl eintreffen.
Eine empfangsseitig vorgesehene Taktgebervorrichtung gibt zunächst eine Impulsfolge IF ab, deren Periodendauer Tu = TBit ist. Da die Phasenlage der Impulsfolge IF vom Zufall abhängt, wird durch das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung die Phasenlage von den Flanken F1 ... der empfangenen Binärdaten DE in der nachfolgend beschriebenen Weise abgeleitet, so daß eine einwandfreie Auswertung der empfangenen Binärdaten möglich ist.
Zu diesem Zweck dient die in Fig. 4 gezeigte Taktgebervorrichtung 10, die einen ersten und zweiten Eingang 11, 12 sowie einen Ausgang 13 aufweist.
Der erste Eingang 11 steht über einen ersten Differenzierer 14 mit je einem auslösenden Eingang 15, 16 zweier gleichartiger Richtungsdetektoren 17, 18 in Verbindung, von denen jeder außer dem auslösenden Eingang einen vorbereitenden Eingang 20 und 21, einen Rücksetzeingang 22 und 23 und einen Ausgang 24 und 25 aufweist.
Der zweite Eingang 12 der Taktgebervorrichtung 10 steht erstens unmittelbar mit einem ersten Eingang 30 einer Logikschaltung 31 und zweitens über einen zweiten Differenzierer 35 mit drei Rücksetzeingängen 36 von drei in Reihe geschalteten Frequenzteilern 37, 38, 39 einer Vorrichtung 40 zur Frequenzteilung in Verbindung. Die Vorrichtung 40 wird von einem quarzgesteuerten Impulsgeber 41 angesteuert.
Während der erste und dritte Frequenzteiler 37, 39 ein festes Teilerverhältnis 1 : nl bzw. 1 : n3 besitzen, ist der zweite Frequenzteiler 38 in seinem Teilerverhältnis -1 : n2 sowohl in positiver Richtung 1 : n2 + x als auch in negativer Richtung 1 : n2 - x einstellbar. Der zweite Frequenzteiler 38 hat aus diesem Grunde neben einem ersten Eingang 45, der mit dem ersten Frequenzteiler 37 verbunden ist, einen zweiten und dritten Eingang 46, 47.
Die zuletzt genannten beiden Eingänge sind mit den Ausgängen 24, 25 der Richtungsdetektoren 17, 18 verbunden.
Der dritte Frequenzteiler 39 hat zwei Ausgänge 50 und 51, von denen der erste Ausgang 50 mit dem Ausgang 13 der Taktgebervorrichtung 10 und der zweite Ausgang 51 mit einem zweiten Eingang 52 der Logikschaltung 31 verbunden sind.
Die Logikschaltung weist drei Ausgänge 53, 54, 55 auf, von denen der erste Ausgang 53 mit dem vorbereitenden Eingang 20 des ersten Richtungsdetektors 17, der zweite Ausgang 54 mit den Rücksetzeingängen 22, 23 der beiden Richtungsdetektoren und der dritte Ausgang 55 mit dem vorbereitenden Eingang 21 des zweiten Richtungsdetektors 18 verbunden sind.
Die Wirkungsweise der vorstehend beschriebenen Taktgebervorrichtung 10 ist folgende.
Die von dem quarzgesteuerten Impulsgeber 41 abgegebene und durch die Vorrichtung 40 zur Frequenzteilung untersetzte Impulsfolge IF hat beispielsweise den in Fig. 1 d gezeigten periodischen Verlauf, der zur Rückgewinnung des für die Daten auswertung benötigten Taktes an den Takt der empfangenen Binärdaten (vgl. Fig. 1 c) angepaßt werden soll. Hierzu wird zunächst aus der abfallenden Flanke F0 (vgl. Fig. 2 a) eines den Datenbeginn signalisierenden Startsignals, das an dem zweiten Eingang 12 liegt, durch Differenzieren mittels des Differenzierers 35 ein sehr kurzer Impuls il gebildet, der über die Rücksetzeingänge 36 der Vorrichtung 40 zur Frequenzteilung alle Frequenzteiler 37, 38, 39 zurücksetzt bzw. in die Nullstellung überführt (vgl. Fig. 2 b). Damit ist die Taktgebervorrichtung 10 auf die Flanke F0 des Startsignals synchronisiert. Dieses "harte" Synchronisieren findet nur zu Beginn einer Datenübertragung statt; vgl. t0.
Das Startsignal gelangt außerdem undifferenziert an den ersten Eingang 30 der Logikschaltung 31, die dadurch von einem Sperrzustand in einen freigegebenen Zustand übergeführt wird und in diesem Zustand mindestens für die Dauer einer normalen Datenübertragung, das heißt zum Beispiel eines vollständigen Datentelegramms, verharrt.
Mit dem Freigeben der Logikschaltung 31 wird ein zu der Logikschaltung gehörender Zeitkreis eingeschaltet, der folgendermaßen funktioniert. Von einem Zeitpunkt tl (vgl.
Fig. 1 c und 3) an, der von der an sich zu einem-Zeitpunkt t3 erwarteten nächsten Flanke F1' einen Abstand auf hat, gibt die Logikschaltung an ihrem ersten Ausgang 53 ein bestimmtes Potential, zum Beispiel ein L-Signal, ab, das an dem vorbereitenden Eingang 20 des ersten Richtungsdetektors 17 liegt.
Das L-Signal bleibt nur für die Dauer auf - Qfk, das heißt bis zu einem Zeitpunkt t2 bestehen.
Die an dem ersten Eingang 11 der Taktgebervorrichtung 10 liegenden empfangenen Binärdaten DE (Fig. 1 c) werden durch den ersten Differenzierer 14 differenziert, so daß jede ansteigende und abfallende Flanke F1 ... in einen sehr kurzen Impuls i2 umgewandelt wird, der den auslösenden Eingängen 15, 16 der Richtungsdetektoren 17, 18, das sind Flipflop-Schaltungen, zugeführt wird. Gelangt während der Dauer A k kein Impuls i2 an den auslösenden Eingang 15, so verharrt der erste Richtungsdetektor 17 in seiner Ausgangslage, in welcher er an seinem Ausgang 24 ein Potential abgibt, das das Teilungsverhältnis 1 : n2 des einstellbaren-Frequenzteilers 38 nicht verändert. Die symmetrisch zu beiden Seiten der erwarteten Flanke F1' liegenden kleineren Zeitbereiche +k und -Afk werden durch ein von dem zweiten Ausgang 54 der Logikschaltung 31 abgegebenes Rücksetzpotential definiert, das für die Dauer t2 bis t4 an den Rücksetzeingängen 22 und 23 liegt und die Richtungsdetektoren 17, 18 in die Ruhestellung überführt. Ein während dieser Dauer auftreffender Impuls i2 hat keinen Einfluß auf das normale Teilerverhältnis 1 : n2 des zweiten Frequenzteilers 38.
Damit wird erreicht, daß eine geringe Phasenabweichung zwischen einer erwarteten Flanke, zum Beispiel F1', und der Flanke, zum Beispiel F1, der empfangenen Binärdaten DE zwecks Beruhigung der Takt-Rückgewinnung unberücksichtigt bleibt.
Von dem Zeitpunkt t4 an gibt der dritte Ausgang 55 der Logikschaltung 31 für die Dauer A - kt das heißt bis zu einem Zeitpunkt t5, das bestimmte Potential, zum Beispiel das L-Potential, an den vorbereitenden Eingang 21 des zweiten Richtungsdetektors 18 ab.
Trifft nun die erste Flanke F1 bzw. ein davon abgeleiteter Impuls i2 der empfangenen Binärdaten DE innerhalb der Dauer t4 bis t5 an dem auslösenden Eingang 16 ein, so bedeutet dies, daß die zu Beginn der Datenübertragung synchronisierte Impulsfolge IF (vgl. Fig. 1 d und Fig. 2 a, 2 b) eine zu hohe Folgefrequenz bzw. eine zu kleine Periodendauer Tu hat. Das an dem vorbereitenden Eingang 21 vorhandene L-Signal und der gleichzeitig an dem auslösenden Eingang 16 vorhandene Impuls i2 überführen den Richtungsdetektor 18 in seine zweite stabile Lage, in welcher er-an seinem Ausgang 25 ein bestimmtes Potential, zum Beispiel ein L-Signal, abgibt, das an den zweiten Eingang 46 des zweiten Frequenzteilers 38 gelangt und das Teilerverhältnis dieses Frequenzteilers verringert (neues Teilungsverhältnis 1 : n2 - x). Damit wird die Periodendauer für nur eine Bit-.länge auf den Wert T1 vergrößert; vgl. Fig. 1 e.
Unmittelbar nach dem Ende der Periodendauer T1 wird der zweite Richtungsdetektor 18 durch die Logikschaltung 31 zurückgesetzt, so daß, die Taktgebervorrichtung 10 wieder die ursprüngliche Impulsfolgefrequenz (vgl. Fig. 1 d) aufweist Der in Fig. 1 e gezeigte Pfeil P1 deutet an, daß am Ende der Periodendauer Tu Synchronismus zwischen der Impulsfolge IF' und den empfangenen Binärdaten DE herrscht. Die Flanke F2 (vgl. Fig. 1 c) liegt dann genau in der Mitte des durch die Zeitdauern + und -Af gegebenen Zeitfensters (vgl. auch Fig. 3), so daß zu diesem Zeitpunkt keine Änderung des Teilungsverhältnisses des zweiten Frequenzteilers 38 erfolgt.
Trifft die folgende Flanke F3 (vgl. Fig. 1 c) früher als zu dem erwarteten Zeitpunkt (vgl. Pfeil P2 in Fig. 1 e) ein, so kommt in analoger Weise der erste Richtungsdetektor 17 zur Wirkung - sofern die Phasenabweichung größer als afk ist. In diesem Fall gibt dann der Ausgang 24 das bestimmte Potential, zum Beispiel ein L-Signal, ab, das dem Eingang 47 des zweiten Frequenzteilers 38 zugeführt wird und diesen veranlaßt, sein Teilungsverhältnis etwas zu vergrößern (neues Teilungsverhältnis 1 : n2 + x). Damit wird für eine Bitlänge eine etwas verkürzte Periodendauer T2 erzeugt. Weist die nächste Flanke F4 (Fig. 1 c) eine Phasenverschiebung in der anderen Richtung auf (vgl. Pfeilrichtung P3 in Fig. 1 e), so tritt wieder der zuerst erläuterte Fall ein, bei dem das Teilerverhältnis des Frequenzteilers 38 herabgesetzt wird usw.
Alle in Fig. 4 gezeigten elektronischen Baueinheiten sind handelsübliche integrierte Schaltungen. Zum Beispiel sind die Frequenzteiler 37 und 39 vom Typ SCL 4040 BE, der Frequenzteiler 38 vom Typ SCL 4018 BE, die Richtungsdetektoren 17 und 18 vom Typ SCL 4013 BE, die Logikschaltung 31 vom Typ SCL 4520 BE und MC 14572 UB und die Differenzierer 14 und 35 vom Typ SCL 4030 BE.

Claims

Ansprüche Verfahren zur Rückgewinnung des bei einem Datenübertragungssystem empfangsseitig benötigten Taktes aus einer Fplge von Binärdaten unter Verwendung einer Taktgebervorrichtung, die eine dem senderseitigen Takt entsprechende unsynchronisierte Impulsfolce liefert, welche durch die Flanken der empfangenen Binärdaten synchronisiert wird, dadurch gekennzeichnet, daß ein Phasenunterschied zwischen einer Flanke (F1 ...) der empfangenen Binärdaten (DE) und einer Flanke (F1') der Impulsfolge (IF) der Taktgebervorrichtung (10) eine Änderung des Teilerverhältnisses eines zu der Taktgebervorrichtung gehörenden Frequenzteilers (38) in der Richtung bewirkt, daß der Phasenunterschied zumindest teilweise aufgehoben wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Phasenunterschied nur dann eine Änderung des Teilerverhältnisses des Frequenzteilers (38) bewirkt, wenn er ein bestimmtes, vorgegebenes Maß + auf nicht überschreitet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Änderung des Teilerverhältnisses des Frequenzteilers (38) unterbleibt, sofern die Phasenabweichung innerhalb eines Bereiches + afk liegt, der symmetrisch zu beiden Seiten der jeweils erwarteten Flanke (F1') vorhanden ist und der erheblich kleiner ist als der Bereich + A¢.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß ein vor Beginn einer Folge von empfangenen Binärdaten (DE) empfangenes Startsignal die Vorrichtung (40) zur Frequenzteilung zurücksetzt.
5. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Taktgebervorrichtung (10) einen Taktgenerator (41) mit mehreren in Reihe geschalteten Frequenzteilern (37, 38, 39) umfaßt, von denen ein Frequenzteiler (38) in seinem Teilerverhältnis einstellbar ist, und daß ein Ausgang (50) des letzten Frequenzteilers (39) den Ausgang (13) der Taktgebervorrichtung bildet.
.6. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Taktgebervorrichtung (10) eine mit einem Zeitkreis versehene Logikschaltung (31) enthält, die einen ersten Eingang (30) zum Zuführen eines der Folge von Binärdaten (DE) vorausgehenden Startsignals, einen zweiten Eingang (52) zum Zuführen der von der Vorrichtung (40) zur Frequenzteilung abgegebenen Impulsfolge (IF'), einen ersten Ausgang (53) zum Abgeben eines bestimmten Potentials für eine erste Zeitdauer , einen zweiten Ausgang (54) zum Abgeben eines bestimmten Potentials für eine zweite Zeitdauer + afk im Anschluß an die erste Zeitdauer und einen dritten Ausgang (55) zum Abgeben eines bestimmten Potentials für eine dritte Zeitdauer auf im Anschluß an die zweite Zeitdauer aufweist.
7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Logikschaltung (31) zwei Richtungsdetektoren (17, 18) zugeordnet sind, daß der erste Ausgang (53) der Logikschaltung mit einem vorbereitenden Eingang (20) des ersten Richtungsdetektors (17), der zweite Ausgang (54) der Logikschaltung mit je einem Rücksetzeingang (22, 23) der Richtungsdetektoren und der dritte Ausgang (55) mit einem vorbereitenden Eingang (21) des zweiten Richtungsdetektors (18) verbunden ist, daß je ein auslösender Eingang (15, 16) des ersten und zweiten Richtungsdetektors über einen gemeinsamen ersten Differenzierer (14) mit einem ersten Eingang (11) der Taktgebervorrichtung (10) verbunden ist, an welchem die empfangenen Binärdaten (DE) liegen, daß ein Ausgang (24) des ersten Richtungsdetektors (17) mit einem dritten Eingang (47) zum Herabsetzen des Teilerverhältnisses des zweiten Frequenzteilers (38) und ein Ausgang (25) des zweiten Richtungsdetektors (18) mit einem zweiten Eingang (46) zum Heraufsetzen des Teilerverhältnisses verbunden ist.
8. Vorrichtung nach Anspruch 5 oder 7, dadurch gekennzeichnet, daß die Frequenzteiler (37, 38, 39) der Vorrichtung (40) zur Frequenzteilung je einen Rücksetzeingang (36) aufweisen, der über einen zweiten Differenzierer (35) mit dem zweiten Eingang (12) der Taktgebervorrichtung (10) verbunden ist.