DE3128095A1

DE3128095A1 - "verfahren zur digitalen korrektur des zusammenhanges zwischen einem digitalen eingangssignal und einem digitalen ausgangssignal sowie schaltungsanordnung zur durchfuehrung dieses verfahrens"

Info

Publication number: DE3128095A1
Application number: DE19813128095
Authority: DE
Inventors: Franz Dipl.-Ing. 6050 Offenbach Klempfner; Eberhard Dipl.-Ing 6382 Friedrichsdorf Koehler
Original assignee: Hartmann and Braun AG
Current assignee: ABB Training Center GmbH and Co KG
Priority date: 1981-07-16
Filing date: 1981-07-16
Publication date: 1983-02-03

Description

Die Erfindung bezieht sich auf ein Verfahren zur digi-
talen Korrektur des Zusammenhanges zwischen einem digitalen Eingangs signal und einem digitalen Ausgangssignal sowie auf eine Schaltungsanordnung zur Durchführung dieses Verfahrens.
In der DE-AS 25 49 222 ist ein Verfahren zur Linearisiebung nichtlinearer Geberkennlinien beschrieben, bei dem jedem digitalen Ausgangswert des Neßwertgebers ein korrigierter digitaler Wert zugeordnet ist. Die nichtlineare Kennlinie des Meßwertgebers ist bei diesem Verfahren in Form einer Tabelle in einem Festwertspeicher verschlüsselt. Die Korrektur der Geberkennlinie erfolt dadurch, daß der digitale Ausgangswert des Meßwertgebers als Speicheradresse verwendet wird und daß der Festwertspeicher die in den einzelnen Adressen entsprechend der nichtlinearen Kennlinie gespeicherten korrigierten digitalen Werte ausgibt. Bei diesem Verfahren entspricht die Anzahl der Speicherplätze der Auflösung des Meßwertgebers und die Länge der in den einzelnen Adressen gespeicherten Werte entspricht der Meßgenauigkeit. Dieses Verfahren erfordert eine sehr hohe Speicherkapazität.
In der DE-AS 25 49 222 ist ein weiteres Verfahren zur Linearisierung nichtlinearer Geberkennlinien beschrieben, das gegenüber diesem Stand der Technik weniger Speicherkapazität benötigt. Bei diesem Verfahren sind in dem Festwertspeicher nur die Korrekturwerte gespeichert, und der korrigierte Wert wird durch Verknüpfung des digitalen Ausgan<swertes rit dem zugehörigen Korrekturwert gebildet. In dem Ausführungsbeispiel nach Figur 2 der DE-AS 25 49 222 ist für jeden digitalen Ausgangswert des Gebers ein Korrekturwert gespeichert. Da nur der jeweilige Korrektur wert und nicht der digitale Ausgangswert des Meßwertgebers gespeichert zu werden braucht, verringert sich die erforderliche Speichenkapazität des Festwertspeichers.
In der Figur 7 der DE-AS 25 49 222 sind in einem Ausführungsbeispiel, das zur Erläuterung der Umschaltung zwischen verschiedenen IIeßbereichen dient, den Adreßeingängen des Festwert speichers nur die acht höchsten Bit des in zehn Bit aufgelösten digitalen Ausgangswertes des Gebers zugeführt.
Dies bedeutet eine Verschlechterung der Korrektur, da jeweils nur ein Korrekturwert für vier benachbarte digitale Ausgangswerte des Gebers zur Verfügung steht. Durch diese Maßnahme treten in der korrigierten Kennlinie Treppenstufen auf, die eine zu starke Verminderung der Auflösung bei der Korrektur verbieten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der einangs genannten Art und eine Schaltungsanordnung zur Durchführung dieses Verfahrens anzu6eben, das unter gleichbleibender GenauigKeit und Auflösung die Anzahl der erforderlichen Speicherplätze des Festwertspeichers erheblich verringert.
Diese Aufgabe wird erfindungsgemäß hinsichtlich des Verfahrens durch die Merkmale des Anspruchs 1 und hinsichtlich der Schaltungsanordnung durch die Merkmale des Anspruchs 3 gelöst.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist im Anspruch 2 und eine vorteilhafte husgestaltung der Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens ist im Anspruch 4 gekennzeichnet.
Die Erfindung wird im folgenden mit ihren weiteren Einzelheiten und Vorteilen anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels beschrieben.
Es zeigt: Figur 1 den Zusammenhang zwischen einem digitalen Eingangssignal und einet digitalen Ausgangssignal anhand eines Diagramms und Figur 2 das Prinzipschaltbild einer Schaltungsanordnung zur Korrektur des Zusammenhangs zwischen dem digitalen Eingangssignal und dem digitalen Ausgangssignal.
Im Diagramm der Figur 1 ist auf der x-Achse das Eingangssignal eingetragen und auf der y-Achse das Ausgangssignal eingetragen. Die x-Achse und die y-Achse sind in Prozent des gesamten Änderungsbereiches linear geteilt. Die Kurve 1 stellt eine lineare Kennlinie dar, die durch Korrektur in eine nichtlineare Kennlinie überführt werden soll. Diese nictlineare Kennlinie ist durch die Kurve 2 dargestellt.
Der Bereich des Eingangssignals x von 0 ... 100 % ist in acht gleich große Abschnitte unterteilt, deren Begrenzungen jeweils mit xO, x1 ... x8 bezeichnet sind. Die nichtlineare Kennlinie 2 wird jeweils zwischen zwei benachbarten Begrenzungen durch Geradenstücke ersetzt. Dabei ist die Anzahl der Abschnitte so groß gewillt, daß die maximale Abweichung zwischen dem Geradenstück und der gekrümmten Kurve die vorgegebene Fehlergrenze nicht überschreitet. Den Begrenzungen xO, x1 ... x8 sind Korrekturwerte , K1 ... K8 zugeordnet, von denen die Korrekturwerte Eo und K8 in dem hier gewählten Beispiel Null sind. Die Korrekturwerte sind in einem Festwertspeicher gespeichert. Im folgenden wird die Korrektur eines Wertes x* des Eingangssignals beschrieben, der zwischen den Begrenzungen x2 und x3 liegt. Der korrigierte Wert y* des Ausgangssignals ergibt sich durch Addition des nichtkorrigierten Wertes x* und des zugehörigen Korrekturwertes K2+K*.
Der Korrekturwert besteht aus einem festen Korrekturwert E2, der für alle Werte des Eingangssignals zwischen x2 und x3 gleich groß ist, und einem veränderlichen Korrekturwert #K*, der sich nach dem Strahlensatlz aus den Korrekturwerten E2 und K3 für die Begrenzungen x2 bzw. x3 und derr Wert x* des Eingangssignals nach der folgenden Beziehung ergibt: Der korrigierte Wert y* des Ausgangssignals ergibt sich für den Wert x* somit zu Die allgemeine Form dieser Beziehung, in der die Indizes der Begrenzungen und der zugehörigen Korrekturwerte durch den Buchstaben i ersetzt sind, lautet: Da alle Abschnitte gleich groß gewählt sind, kann die Differenz Xi+1-Xi durch die Breite a eines Abschnittes ersetzt werden, und Xi kann durch das Produkt i-a ersetzt werden.
Damit ergibt sich: Aus dem digitalen Eingangs signal x läßt sich der Index i besonders einfach ermitteln, wenn der Bereich 0 ... 100 % in 2n Abschnitte unterteilt wird, wobei n eine positive ganze Zahl ist. In diesem Fall ergibt sich der Index i aus den n höchstwertigsten Bits des Eingangssignals x.
Die Figur 2 zeit eine Schaltungsanordnung 3, bei der n = 3 gllewählt ist. Dies entspricht einer Aufteilung des Wertebereichs des digitalen Eingangssignals x in acht Abschnitte wie in der Figur 1. In der Figur 2 ist für den Wertebereich von 0 ... 100 % des digitalen Eingangssignals x ein Umfang von zehn Bit- entsprechend 210 = 1024 Schritte -gewählt. Den zehn Bit des digitalen Eingangssignals x entsprechen die zehn Leitungen DOx bis D9x, die mit einer Speicheranordnung 4 ir Eingang der Schaltungsanordnung 3 Verbunden sind. Die Breite a eines Abschnittes ergibt sich damit zu a = 2(10-3) = 27 = 128 Schritte. Die drei höchstwertigsten Bits des Eingangssignals x sind den Adreßeingängen eines Festwertspeichers 5 zugeführt. Einer Verknüpfungsschaltung 6 sind das digitale Eingangssignal x irnd der den Adreßsignal i zugeordnete Korrekturwert Ei sowie der den nächst höheren Adreßsignal i+1 zugeordnete Korrekturwert Ki+1 zugeführt. Die Verknüpfungsschaltung 6 bildet aus den ihr zugeführten Werten das digitale Ausgangssignal y nach der oben angegebenen Beziehung Das Ausgangssignal y ist danach einer weiteren-Speicheranordnung 7 zugeführt. Mit der Speicheranordnung 7 sind zehn Leitungen DOy bis D9y verbunden, die den zehn Bit des digitalen Ausgangssignals y entsprechen.
In der' Festwertspeicher brauchen somit bei einer Aufteilung des Wertbereiches des Eingangssignals x in 210 Schritte und einer Unterteilung in acht Abschnitte nur 23+1 = 9 Korrekturwerte abgespeichert zu werden.
Selbst, wenn die Unterteilung auf 16 Abschnitte verfeinert wird - entsprechend n=4 - , müssen nur 24+1 = 17 Korrekturwerte gespeichert werden. Da der Korrekturwert für das 0 % - und für das 100 Signal stets Null ist, kann auf die Speicherung dieser beiden Werte ggf. verzichtet werden.
In dem anhand der Figuren 1 und ? beschriebenen Ausfwhrungsbeispiel der Erfindung wird eine lineare Kennlinie (Kurve 1) in eine nichtlineare Kennlinie (Kurve 2) überführt. In entsprechender Weise läßt sich nach dem erfindungsgemäßen Verfahren auch eine nichtlineare Kennlinie in eine lineare Kennlinie überführen.
Leerseite

Claims

"Verfahren zur digitalen Korrektur des Zusammenhanges zwischen einem digitalen Eingangssignal und einem digitalen Ausgangssignal sowie Schaltungsanordnung zur Durchführung dieses Verfahrens" Patentansprüche: 1. Verfahren zur digitalen Korrektur des Zusammenhanges zwischen einem digitalen Eingangssignal und einem digitalen Ausgangssiganl, insbesondere zur Linearisierung nichtlinearer Kennlinien von Menwertgebern, bei dem das digitale Eingangssigr.al mit einem digitalen Korrekturwert zu dem digitalen Ausgangssignal verknüpft wird, dadurch gekennzeichnet, - daß der Wertelbereich des digitalen Eingangssignals (x) in gleich große Abschnitte unterteilt wird, - daß die digitalen Korrekturwerte (Ki) für die Begrenzungen (xi) der Abschnitte in einem Festwertspeicher gespeichert werden und - daß die Korrekturwerte für diejenigen Werte des digitalen Eingangssignals, die zwischen zwei Begrenzungen liegen, durch lineare Interpolation zwischen den Korrekturwerten der benachbarten Begrenzungen er-ittelt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Abschnitte, in die der WerXbereich des digitalen Eingangssignals (x) unterteilt wird, gleich e ist, wobei n eine positive ganze Zahl ist.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, - daß die n hochstwertigsten Bits ts (D7x, x, I D9x) des digitalen Eingangssignals (x) dem Festwertspeicher (5) als Adreßsignal (i) zugeführt sind, - daß der dem Adreßsignal (i) zugeordnete Korrekturwert (Ki) sowie der der nächst höheren Adreßsignal (i+1) zugeordnete Korrekturwert (K@@@) zusammen mit dem gitalen Eingangssignal (x) einer Verknüpfungsschaltung (6) zugeführt sind, daß die Verlüpfunsschaltung (6) zu den digitalen Eingangssignal (x) den den Adreßsignal (i) zugeordneten Korrekturwert (Ki+1) sowie einen weiteren Korrekturwert (#K) addiert @ daß die Ver1üpfungsschaltung (6) zur Bildung des weiteren en Korrekturwertes (K) die Differenz zwischen dem der dreßsignal (i) zugeordneten Korrekturwert (Ei) und dem dem nächst höheren Adreßsignal (i+1) zugeordneten Korrekturwert (Ki+1) mit dem auf die Breite (a) eines.

schnittes bezogenen Abstand des digitalen Eingangssignals (x) von der unteren Begrenzung (xj) des betreffenden Abschnittes multipliziert.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, - daß im Eingang und im ausgang der Schaltungsanordnung (6) Speicheranordnungen (4,7) für das gitale Eingangssignal (x) und das digitale Aus gangssignal (y) angeordnet sind.