DE3121192A1

DE3121192A1 - "schaltungsanordnung mit ecl- und i(pfeil hoch)2(pfeil hoch)l-schaltkreisen"

Info

Publication number: DE3121192A1
Application number: DE3121192A
Authority: DE
Inventors: Donald Ray Plainfield N.J. Preslar
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1980-05-30
Filing date: 1981-05-27
Publication date: 1982-03-04
Also published as: US4357548A; FR2483711A1; IT8121965A0; CA1164959A; JPS5724127A; GB2077541A; IT1137495B

Description

US-Ser.No. 155 998

AT: 30. Mai 1980 RCA 74641/Sch/Ro.

RCA Corporation, New York, N.Y. (V.St.A.)

2 Schaltungsanordnung mit ECL- und I L-Schaitkreisen.

Die Erfindung bezieht sich auf Schaltungsanordnungen zum Zusammenschalten von emittergekoppelten Logikschaltungen (ECL) und integrierten Injektions-Logikschaltungen (I L).

Integrierte Injektions-Logikschaitungen zeichnen sich durch hohe Packungsdichte und niedrigen Leistungsverbrauch aus. Eine Grundschaltung eines 2
I L-Inverters umfaßt einen Lateral-Injektortransistor, der so geschaltet

daß er einen Injektorstrom über den Basis-Emitter-Obergang eines Vertikal-Schalttransistors liefert. Der Inverter wird zwischen Logikpegeln umgeschaltet, indem man entweder den Injektorstrom durch den Basis-Emitter-Obergang des Schalttransistors fließen läßt oder den Injektorstrom zum Emitter des Schalttransistors ableitet.

2
Eine typische I L-Schaltung erfordert etwa eine Betriebspotentialdifferenz

2 von nur 0,7 V bei einem praktisch konstanten Strom. So ist es üblich, IL-Logikschaltungen in eine Mehrzahl von Rängen zusammenzustapeln, die in Reihe

geschaltet sind und denen eine wesentlich höhere Betriebsspannung (beispielsweise 5,0 V) zugeführt wird, mit der andere Typen von Logikschaltungen ge-

2
speist werden, die zusammen mit der I L-Logikschaltung benutzt werden. Dadurch umgeht man die Notwendigkeit zwei unterschiedliche Betriebsspannungen vorzusehen, nämlich je eine für jeden zu versorgenden Logikschaltungstyp.

Um einen praktisch konstanten Strom in die Strominjektoren am obersten Rang des Stapels einzuspeisen, benutzt man einen Widerstand oder eine geregelte Stromquelle. Der durch einen Rang fließende Strom wird benutzt, um die Injektortransistoren und Schalttransistoren des nächsten Pegels zu betreiben.

Emittergekoppelte Logikschaltungen (also ECL-Schaltungen),welche Logikschaltungen benutzen, die nicht mit Sättigungsstrom betrieben werden, arbeiten sehr schnell im Vergleich zu den derzeit verfügbaren I L-Schaltungen. Ein typischer ECL-Inverter weist eine Konstantstromquelle auf, die unmittelbar an ein erstes Stromversorgungspotential angeschlossen ist, sowie einen ersten und einen zweiten Transistor, die als emittergekoppelter Differenzverstärker geschaltet sind und den von der Konstantstromquelle gelieferten Strom schalten, sowie entsprechende Lasten, die von den Kollektoren des ersten und zweiten Transistors jeweils zu einer zweiten Betriebsspannungsquelle führen. Der Basis des ersten Transistors wird ein ECL-Eingangssignal zugeführt. Die Basis des zweiten Transistors kann mit dem Komplement des ECL-Eingangssignals oder einem Bezugspotential gespeist werden, welches etwa auf den mittleren Pegel zwischen den ECL-Logikpegeln, die eine logische 0 und die logische 1 darstellen, eingestellt ist. Das Ausgangssignal wird am Kollektor eines der beiden Transistoren geliefert oder kann durch einen dritten Transistor gepuffert werden, der als Emitterfolgerverstärker geschaltet ist, um das ECL-Ausgangssignal mit einer niedrigeren Quell impedanz zu liefern, damit eine größere Anzahl nachfolgender ECL-Logiktorschaltungen angesteuert werden kann. Die Basis des dritten Transistors ist mit dem Kollektor des ersten oder zweiten Transistors verbunden, je nachdem, ob das invertierte oder nichtinvertierte Ausgangssignal benötigt wird.

Bei bestimmten Anwendungen, die sowohl relativ schnelle als relativ langsame

Digitalsignalverarbeitungen im selben System erfordern, ist es vorteilhaft, 2
I L-Schaltungen und ECL-Schaltungen zu kombinieren. Die ECL-Logik besorgt die relativ hohe Schaltgeschwindigkeit, während die langsamere I L-Logik eine hohe Dichte und die Realisierung logischer Funktionen bei niedriger Leistung mit niedrigerer Schaltgeschwindigkeit ermöglicht.

Ein Beispiel einer solchen vorteilhaften Kombination von ECL-und I L-Schaltungen ist ein digitaler Frequenzsynthesizer, wie er für die Steuerung eines abstimmbaren Geräteoszillators in Rundfunk- und Fernsehempfängern verwendet wird. Die ECL-Schaltung wird dort angewandt, wo eine hohe Geschwindigkeit gebraucht wird, etwa für einen Vorteil er zur Frequenzteilung des hochfre-

2 quenten Signals, das vom Geräteoszillator erzeugt wird. Die I L-Schaltung wird benutzt zur Verringerung des LeistungsVerbrauches und Erhöhung der Schaltungsdichte, wo hohe Geschwindigkeit nicht besonders wichtig ist, also etwa für die Teilerstufen, welche dem Vorteiler folgen, oder für die Steuerlogik.

Die gemeinsame Verwendung von ECL- und I L-Schaltungen erfordert jedoch verschiedene Pegel Verschiebungsschaltungen an den Trennstellen der beiden Logikschaltungstypen. Als ein spezielles Beispiel sei angenommen, daß die Stromversorgung des Systems zwei Betriebsspannungen vorsieht, nämlich -5 V bzw. OV, daß die Stromquellen für die ECL-Schaltungen an die -5 V-Strom-Versorgungsklemme und die Stromquellen für die I L-Schaltungen an die 0 V-Stromversorgungsklemme direkt angeschlossen sind. In diesem Falle liegen die ECL-Signalpegel bei etwa -0,8 V und -1,6 V entsprechend den Logikpegeln 1

2
bzw. 0, während die entsprechenden I L-Signalpegel bei etwa -4,3 bzw. -5,0 V liegen. Es muß daher eine Signal verschiebung von etwa 3,5 V erfolgen, und zwar sowohl in Richtung nach oben wie auch nach unten.

2
Die Erfindung wird realisiert in ECL- und I L-Schaltungen zur Verringerung

2 der Pegeldifferenz der Logiksignale zwischen den ECL- und I L-Schaltungen, so daß einfachere und schnellere Interface-Schaltungen für die übertragung der Logiksignale von einem Logikschaltungstyp zum anderen ermöglicht werden.

Gemäß einem Gesichtspunkt der Erfindung werden hestimmte Stromquellen so

ο umgeordnet, daß der Potentialunterschied zwischen den ECL- und I L-Signal-

2 pegeln verringert wird. Im einzelnen werden die ECL- und I L-Schaltungen zwischen einem ersten und einem zweiten Betriebspotential betrieben, und die I L-Schaltungen werden in einer Mehrzahl von Rängen gestapelt, und entweder die den I L-Schaltungen zugeordneten Stromquellen oder die den ECL-Schaltungen zugeordneten Stromquellen werden so umgeordnet, daß alle diese Stromquellen an dasselbe Betriebspotential angeschlossen sind. Bei der

veranschaulichten Ausführungsform sind die den ECL-Schaltungen und den 2

I L-Schaltungen jeweils zugeordneten Stromquellen beide an das erste Betriebspotential angeschlossen» und die Lasten der ECL-Schaltungen und die Injektortransistoren der I L-Schaltungen sind beide an das zweite Betriebspotential angeschlossen. Bei dieser Anordnung verringert sich die Potential-

differenz zwischen den Logikpegeln der ECL-Schaltungen und der I L-Schaltungen.

Weitere Aspekte der Erfindung betreffen dann spezielle Ausführungsformen von Interface-Schaltungen, die zur Übertragung der Logiksignale von einem

2 2

ECL-Ausgang zu einem I L-Eingang und zur übertragung von einem I L-Ausgang zu einem ECL-Eingang vorgesehen sind. Ein weiterer Gesichtspunkt der Erfindung verkörpert sich in einer Interface-Schaltung für die Übertragung

7 2

zwischen einem I L-Ausgang höheren Ranges und einem I L-Eingang niedrigeren Ranges, und diese Interface-Schaltung benutzt eine ECL-Schaltung zur schnellen Logikpegel Verschiebung.

In den beiliegenden Zeichnungen zeigen:

2 Fig. 1 eine im Stande der Technik bekannte Kombination von ECL- und I L-Schaltungen,

2
Fig. 2 eine ECL- und I L-Schaltungsanordnung gemäß der Erfindung,

2 Fig. 3 eine Interface-Schaltung für den Übergang von ECL auf I L gemäß der Erfindung,

2 Fig. 4 eine Interface-Schaltung für den übergang von I L auf ECL gemäß der Erfindung,

Fig. 5 eine Interface-Schaltung unter Verwendung einer ECL-Schaltung zur

2
Übertragung des Ausgangssignals einer I L-Schaltung höheren Ranges zum

2
Eingang einer I L-Schaltung niedrigeren Ranges gemäß einem Gesichtspunkt der Erfindung,

Fig. 6 eine bekannte Interface-Schaltungstechnik zur Pegel verschiebung

des Ausgangssignals einer I L-Schaltung niedrigeren Ranges zum Eingang einer 2
I L-Schaltung höheren Ranges, und

Fig. 7 ein Blockschaltbild zur Veranschaulichung einer Anwendung der Erfindung in einem Rundfunkfrequenztuner mit einer Phasenverriegelungsschleife (PLL-Schaltung) zur Steuerung des abstimmbaren Geräteoszillators eines AM-Rundfunkempfängers,

2 Eine bekannte Schaltungsanordnung, in welcher ECL- und I L-Schaltungen kombiniert sind, zeigt Fig. 1. Eine typische ECL-Logikschaltung enthält ein Paar emittergekoppelter Transistoren Q22, Q23, eine Stromquelle 34, Lastwiderstände R3, R4 und eine Emitterfolgerstufe mit einem Transistor Q24 und einer Stromquelle 36. Der Basis des Transistors Q22 wird ein ECL-Logiksignal zugeführt, während die Basis des Transistors Q23 an eine Vorspannungsquelle des Potentials V_Ro angeschlossen ist, welches zwischen die ECL-Spannungspegel entsprechend den Logikwerten 0 und 1 eingestellt ist. Die Lastwiderstände R3 und R4 sind jeweils so gewählt, daß an ihnen ein Spannungsabfall von etwa 0,8 V entsteht, wenn sie den Strom von der Stromquelle 34 führen. Nimmt man an, daß die Anschlüsse V1 und V2 an die Betriebspotentiale von 0 V bzw. -5,0 V angeschlossen sind und daß die Durchlaßvorspannung an der Basis-Emitter-Strecke (Vnr) des ECL-Transistors Q24 0,8 V beträgt, dann liegen die ECL-Logikpegel am Emitter des Transistors Q21 bei -0₉8 bzw. -1,6 V entsprechend den Logikwerten 1 bzw. 0.

Eine ebenfalls in Fig. 1 gezeigte typische I L-Logikschaltung enthält eine Stromquelle 16 und einen Injektortransistor Q63, welche so angeordnet sind,

- -ίο

daß sie einen im wesentlichen konstanten Strom an die Basis eines Schalttransistors Q64 liefern. Wird die Basis des Transistors Q64 nach seinem Emitter überbrückt (über eine nicht dargestellte Logiksignalquelle), dann leitet der Injektortransistor Q63 Strom vom Transistor Q64 weg, und am Kollektor des Transistors Q64 ergibt sich eine hohe Ausgangs impedanz. Wird die Basis des Transistors Q64 nicht überbrückt, dann wird vom Transistor Q63 Strom in die Basis-Emitter-Strecke des Transistors Q64 injiziert, so daß am Kollektor des Transistors Q64 eine niedrige Ausgangsimpedanz herrscht.

Nimmt man an, daß die Spannung V_RF des Injektortransistors Q63 mit 0,7 V

2
geschätzt werden kann, dann liegen die I L-Logikwerte bei etwa -4,3 bzw.

-5,0 V für die Logikpegel 1 bzw. 0. Die Transistoren Q61 und Q62 sind in

ähnlicher W<

geschaltet.

ähnlicher Weise wie die I L-Torschaltung mit den Transistoren Q63 und Q64

Damit muß eine Pegel Verschiebungsschaltung 10 zwischen dem Ausgang der ECL-

2 Schaltung am Emitter des Transistors Q24 und dem Eingang der I L-Schaltung

mit den Transistoren Q61 und Q62 eine Signal verschiebung von etwa -3,5 V

bewirken. Ähnlich muß die Pegelverschiebungsschaltung 11 eine Signalver-

2
Schiebung vom Ausgang der I L-Torschaltung Q63, Q64 zum Eingang der ECL-

Torschaltung Q22 von etwa +3,5 V bewirken.

Die in Fig. 1 gezeigte bekannte Schaltung enthält eine Stromquelle 16, die

2 zwischen dem Anschluß V2 und der höchstrangigen I L-Schaltung liegt. Man

vergleiche die bekannte Schaltung gemäß Fig. 1 mit der erfindungsgemäßen

Schaltung gemäß Fig. 2, bei welcher die Stromquelle 26 in ihrer Position

2 umgeordnet ist zwischen den Anschluß V1 und die niedrigstrangige I L-Schal-

2 tung. Die Umordnung dieser Stromquelle verschiebt die I L-Signalpegel auf

2 die ECL-Signalpegel zu und ermöglicht dadurch eine I L/ECL-Zusammenschaltung

(Interface). Im einzelnen betragen die jeweiligen ECL-Logikpegel -0,8 V und

2
-1,6 V wie vorher, jedoch betragen die I L-Logikpegel nunmehr 0 V bzw. -0,7 V.

2 Die vorliegende Schaltung liefert ECL- und I L-Logiksignalpegel, die sich

um etwa 0,7 V unterscheiden, also um eine Vorspannung eines Halbleiterübergangs. Dies ist zu vergleichen mit der bekannten Anordnung, wo sich

2
die ECL- und I L-Logiksignalpegel um etwa 3,5 V unterscheiden.

- y. -. At-

Die Pegel Verschiebungsschaltung 12 verschiebt ein Signal vom ECL-Ausgang des

2
Transistors Q24 zu einer höherrangigen I L-Torschaltung Q52, Q53. Die Pegel Verschiebungsschaltung 13 verschiebt ein Signal von einer höherrangigen

I L-Torschaltung Q54, Q55 zu einem ECL-Eingang am Transistor Q22. Die Pegelverschiebungsschaltung 14 verschiebt ein Signal von einer höherrangigen

2 2

I L-Torschaltung Q54, Q55 zu einer niedrigerrangigen I L-Torschaltung Q56, Q57. Die Pegel Verschiebungsschaltung 15 verschiebt ein Signal von einer

2 2

niedrigerrangigen I L-Torschaltung Q58, Q59 zu einer höherrangigen I L-TorschaTtung Q54, Q55. Spezielle Schaltungsausführungen der Pegel verschiebungsschal tungen 12, 13, 14 und 15 sind in den Fig. 3, 4, 5 bzw. 6 veranschaulicht.

Fig. 3 zeigt eine Interface-Schaltung zur Pegelverschiebung eines Logik-

2 signals von einer nicht dargestellten ECL-Schaltung zu einer I L-Schaltung

Q13, Q14. Die I²L-Torschaltungen Q13, Q14, Q15 und Q16 sind in mehreren Rängen, speziell zwei, in Reihe mit einer Stromquelle 32 geschaltet. Der Ausdruck Stromquelle bezieht sich hier auf einen Konstantstromgenerator, der einen im wesentlichen konstanten Ausgangsstrom liefert, welcher sich mit der Betriebsspannung nicht nennenswert ändert. Die Stromquelle 32 kann ein Festwiderstand oder ein Transistorelement sein, dessen Basis eine Vorspannung zugeführt wird, welche ihn einen konstanten Ausgangsstrom führen läßt. Ebenso können andere dem Fachmann bekannte Stromquellen verwendet werderr.

Die Pegel Verschiebungsschaltung gemäß Fig. 3 enthält einen emittergekoppelten Differenzverstärker Q10, Q11, eine Stromquelle 31 und einen als Diode geschalteten Transistor Q12. An der Basiselektrode von QIO wird das ECL-Eingangssignal zugeführt, während die Basis von Q12 mit einer Vorspannungsquelle V_R1 verbunden ist, die zwischen die Logikpegel eingestellt ist, welche den Logikwerten 0 und 1 entsprechen (also -1,2 V, wenn die Betriebsspannungen 0 V und -5,0 V betragen). Andererseits kann der Basis des Transistors Q11 auch das logische Komplement des ECL-Eingangssignals zugeführt werden.

Wenn im Betrieb die Basis des Transistors Q10 auf -0,8 V liegt, dann ist der Transistor Q10 eingeschaltet und der Transistor Q11 gesperrt. Das Ausgangssignal am Kollektor des Transistors Q11 beträgt 0 V, weil der Pull-up-Transistor Q13 leitet. Wenn die Basis des Transistors QtO auf -1,6 V liegt, dann ist der Transistor Q10 gesperrt und der Transistor Qt1 leitet, und der als Diode geschaltete TransistorQ12 ist leitend vorgespannt. Der Spannungsabfall über Q12 bewirkt ein Ausgangssignal von etwa -0,8 V am Kollektor des Transistors Q11. Der Strom I₂ wird wegen des leitenden Transistors Q11 vom Transistor Q14 weggeleitet.

Der als Diode geschaltete Transistor Q12 sucht zu verhindern, daß der Transistor Q11 zu stark in sein Sättigungsgebiet gelangt, da andernfalls die Schaltgeschwindigkeit der Interface-Schaltung verlangsamt würde. Es ist erwünscht, den Strom I, von der Quelle 31 größer als den Strom I₂ von der Quelle Q13 zu machen um sicherzustellen, daß der gesamte Injektorstrom Ip vom Transistor Q14 abgeleitet wird. Zu diesem Zweck wird etwa der Strom L zweckmäßigerweise zwei- oder dreimal so groß wie der Strom I₂ eingestellt, damit der Transistor Q14 schneller gesperrt wird.

Fig. 4 zeigt eine Interface-Schaltung zur Pegel verschiebung eines Logiksignals von einer höherrangigen I L-Schaltung Q30, Q31 zu einer ECL-Schaltung

Q22, Q23, R3, R4, 34. Gemäß der Darstellung ist die I²L-Schaltung Q30, Q31

2
in Reihe mit einer weiteren I L-Schaltung Q32, Q33 und einer Stromquelle 38 "gestapelt". Der Injektortransistor Q20 dient als aktiver Pull-up-Transistor für den Kollektorausgang des Transistors Q31.

Die Pegel Verschiebungsschaltung gemäß Fig. 4 enthält einen Transistor Q21 und eine Stromquelle 30, die als Emitterfolgerverstärker geschaltet sind, dessen Ausgang ein Offset von ein V_ßE (des Transistors Q21) gegenüber seinem Eingang aufweist. Wenn die Basis des Transistors Q21 auf 0 V liegt, dann liegt sein Emitter auf -0,8 V. Liegt die Basis bei -0,7 V, dann liegt der Emitter bei -1,5 V.

In Fig. 5 ist eine Interface-Schaltung zur Pegelverschiebung eines Logik-

2
signals von einer höherrangigen I L-Logikschaltung zu einer niedrigerrangi-

2
gen I L-Logikschaltung gezeigt, eine ECL-Schaltung sorgt für eine schnelle

2
Pegel verschiebung von der höherrangigen I L-Schaltung zur niedrigerrangigen

2 2

I L-Schaltung. Die höherrangige I L-Logikschaltung Q34, Q35 ist in Reihe mit

ο
einer I L-Torschaltung Q36, Q37 und einer Stromquelle 40 "gestapelt". Die

2 2

niedrigerrangige I L-Logikschaltung Q38, Q42 ist in Reihe mit einer I L-Torschaltung Q41, Q40 und einer Stromquelle 42 "gestapelt".

Die Pegelverschiebungs-Interface-Schaltung nach Fig. 5 enthält einen emittergekoppelten Differenzverstärker Q5, Q6, eine Stromquelle 43, einen als Diode geschalteten Transistor Q7 und eine Eingangsschaltung mit Transistoren Q1, Q2, Q3 und Q4. Die Basis des Transistors Q6 liegt an einer Vorspannungsquelle, die auf eine Spannung (beispielsweise -1,1 V) zwischen den Logikwerten 0 und 1 entsprechend den I L-Signalen des niedrigerrangigen Pegels eingestellt ist. Widerstände R1 und R2 bilden einen Spannungsteiler für die Lieferung dieser Vorspannung an den Transistor Q6.

Die Basis des Transistors Q5 ist mit der Eingangsschaltung Q1, Q2, Q3, Q4 verbunden, welche etwa 0,7 V (Vnr) von dem höherrangigen I L-Logiksignal subtrahiert. Die Transistoren Q1 und Q4 sind als Stromquellen zur Lieferung der Ströme L₁ bzw. L~ geschaltet. Der Transistor Q2 ist als Diode geschaltet und so gepolt, daß er einen Durchlaßstrom für Q1 und Q4 liefert.

Wenn im Betrieb der Transistor Q35 nicht leitet, dann liegt sein Kollektor wegen des leitenden Transistors QI auf 0 V. Das Potential an der Basis des Transistors Q5 ist das Potential V2 (ebenfalls wegen des leitenden Transistors Q1) verschoben um V_ßE des Transistors Q2 auf -0,8 V. Da die Basis des Transistors Q6 auf -1,1 V liegt,ist der Transistor Q5 leitend und der Transistor Q6 gesperrt. Das Ausgangssignal am Kollektor des Transistors Q6 beträgt wegen des leitenden Pull-up-Transistors Q38 -0,7 V. Wenn der Transistor Q35 leitet, liegt sein Kollektor auf -0,7 V. Der Strom I₁₁ fließt durch den Transistor Q35. Die Basisspannung des Transistors Q5 geht wegen des leitenden Transistors Q4 auf etwa -1₉4 V (das Potential der Stromver-

ρ sorgungsleitung 45 niedriger Leistung an den niedrigerrangigen I L-Schaltungen). Dadurch wird der Transistor Q5 gesperrt und der Transistor Q6 eingeschaltet und der als Diode geschaltete Transistor Q7 wird leitend vorgespannt. Der Strom I,„ wird wegen des leitenden Transistors Q6 vom Transistor Q42 weggeleitet.

Der als Diode geschaltete Transistor Q7 sucht zu verhindern, daß der Transistor Q6 zu tief in sein Sättigungsarbeitsgebiet gerät. Der Strom L·, von der Quelle 43 ist mindestens größer als der Strom I₁₄ von der Quelle 38. Es ist erwünscht, daß der Strom Lg zwei- bis dreimal so groß wie der Strom L^ ist, damit der Transistor Q42 schnell gesperrt wird. Der Strom L·. von der Stromquelle Q1 sollte genügend größer sein als der von der Stromquelle Q4 gelieferte Strom, um den Basistreiberstrom für den Transistor Q5 zu bilden.

Eine Schaltung zur Pegel verschiebung eines Logiksignals von einer niedriger-

? 2

rangigen I L-Schaltung zu einer höherrangigen I L-Schaltung zeigt Fig. 6. Die Diode D1 bewirkt einen Spannungsabfall, so daß die Basis des Transistors Q48 nicht durch eine große Potentialdifferenz geschaltet werden muß.

Bei der speziellen Anwendung der nachstehend im einzelnen beschriebenen Schaltung erfolgt die gesamte Interface-Signal pegel verschiebung zwischen

2 den ECL-Schaltungen zu und von der höchstrangigen I L-Schaltung oder zwischen

2 2

der höchstrangigen I L-Schaltung und zu und von niedrigerrangigen I L-Schaltungen. Um eine Koppelung zwischen ECL-Schaltungen zu und von niedriger-

2
rangigen I L-Schaltungen durchzuführen, wird das Signal über die höchst-

2
rangigen I L-Schaltungen geführt. Es sei jedoch bemerkt, daß man auch eine

2 Interface-Kopplung zwischen niedrigerrangigen I L-Schaltungen zu und von ECL-Schaltungen direkt vornehmen kann.

Fig. 7 zeigt eine Anwendung der Erfindung bei einem Rundfunkfrequenztuner zur Steuerung des abstimmbaren Geräteoszillators in einem AM-Rundfunkempfanger. Der Empfänger hat eine Antenne 50, einen HF-Verstärker 52, einen spannungssteuerbaren Geräteoszillator 64, eine Mischstufe 54, einen ZF-Verstärker 56, einen Demodulator 58, einen Tonverstärker 60 und einen Lautsprecher 62. Der

GeräteosziTlator 64 bildet mit einer integrierten Schaltung 51 für die Tunereinstellung eine Phasenverriegelungsschleife (PLL-Schaltung), welche das Ausgangssignal des Geräteoszillators auf einer Frequenz hält, die vom Benutzer über eine EinsteTl- und Anzeigeeinheit 66 gewählt ist. Die Senderfrequenzinformation wird von der Einheit 66 über eine Datenleitung 53 auf das 15 Bit-Schieberegister und die Verriegelungsschaltung 74 übertragen.

2 Die Abstimmschaltung 51 benutzt sowohl ECL- wie auch I L-Schaltungen. Die ECL-Schaltung wird in einem Dual-Modulus-Vorteiler 68, einem Kristalloszillator 78 und einem ersten Frequenzteiler 80 verwendet. Der Rest der IC-Schal-

2
tung 51 wird in I L-Schaltungstechnik ausgeführt. Wie die gestrichelten Linien

2
in Fig. 7 zeigen, wird die höchstrangige I L-Schaltung für einen Teil 70a eines durch N teilenden Zählers, sowie für eine Phasenverglefchs- und Integrationsschaltung 72 und einen Frequenzteiler 92 verwendet.

2
Die niedrigerrangige ± L-Schaltung wird für den restlichen Teil 70b des durch N teilenden Zählers, die restlichen Frequenzteilerstufen 84, 86, 88 und 90 und die Schaltung 74 mit dem Eingangsschieberegister und der Verriegelungsschaltung verwendet. Geeignete Interface-Schaltungen werden an denjenigen Stellen benutzt, wo Verbindungen zwischen den verschiedenen ECL-

2
Schaltungen, den höchstrangigen I L-Schaltungen und den niedrigerrangigen I L-Schaltungen angedeutet sind.

Die Betriebsweise einer PLL-Schaltung und die Verwendung eines Dual-Modulus-Vorteilers gemäß Fig. 7 sind dem Fachmann gut bekannt. Diese Techniken sind in Anwendung für ein Abstimmsystem etwa in dem Artikel auf den Seiten 61 bis 68 des Autors Steve HilTiker in den IEEE Transactions on Consumer Electronics vom Februar 1976 beschrieben.

Andere von der IC-Schaltung 51 ausgeführte Funktionen umfassen die Erzeugung eines System-Taktsignals am Ausgang des Frequenzteilers 82 zur Verwendung bei der Systemsteuerungs- und Anzeigeeinheit 66, dessen Steuerteil ein programmierter Mikroprozessor sein kann. Es wird ferner am Ausgang des Teilers 86 ein Zeithaltesignal geliefert, das für Zeithaltefunktionen ver-

wendet wird, etwa in Form eines ständig laufenden Digitaltaktes. Programmierbare Teiler 88, 90 und 92 sorgen für die AM/FM-Betriebswahl, die PLL-Schleifenfrequenzwahl bzw. die Kanalabstandswahl entsprechend der US- oder internationalen Norm. Der Fachmann ist auch in der Lage, ohne weiteres die geeignete Kristall frequenz des Oszillators 76 zu wählen sowie die Teilerverhältnisse der Teiler 80, 82, 84, 88, 90 und 92, um das notwendige Bezugsfrequenz-Ausgangssignal vom Teiler 92 zu erhalten, so daß die PLL-Schaltung mit der richtigen Frequenz schwingt.

Es versteht sich auch, daß die Anwendung der Erfindung bei einem HF-Tuner nicht auf Rundfunkempfänger beschränkt ist, sondern sich ebenso auf andere abstimmbare HF-Geräte erstreckt. Auch läßt sich die erfindungsgemäße Schaltung überall dort anwenden, wo EC-Schaltungen für hohe Arbeitsgeschwindig-

2
keiten mit I L-Schaltungen für hohe Dichte und niedrigen Leistungsverbrauch kombiniert werden sollen. Beispielsweise ist es bei Anwendung in einem digitalen Telekommunikationsempfänger, wo eine digitale Nachricht mit hoher Geschwindigkeit in ein Breitband-Übertragungsmedium zeitmultiplext wird vorteilhaft, eingangsseitig ECL-Schaltungen zu verwenden, um die empfangenen

schnellen Signale zu verarbeiten, und an anderer Stelle I L-Schaltungen zur Durchführung der langsamen Steuerfunktionen nach dem Empfang der Nachricht zu verwenden.

Leerseite

Claims

Patentansprüche

Schaltungsanordnung mit einem ersten und einem zweiten Anschluß zur

Zuführung einer Betriebsspannung, ferner mit ECL-Schaltungen und I L-Schaltungen sowie Interface-Schaltungen zur Pegelverschiebung der Logiksignale

2
zwischen den ECL- und I L-Schaltungen, sowie mit einer den ECL-Schaltungen

2 zugeordneten ersten Stromquelle· und einer den I L-Schaltungen zugeordneten zweiten Stromquelle, gekennzeichnet durch eine Schaltungsanordnung, bei welcher die den ECL-Schaltungen zugeordnete erste Stromquelle (34) und die den I L-Schaltungen zugeordnete zweite Stromquelle (26) an den Betriebsspannungsanschluß (VI) angeschlossen sind.
2.) Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch

eine ECL-Schaltung enthaltend eine direkt an den ersten Anschluß (V1) angeschlossene und einen ersten Strom liefernde erste Stromquelle (34), einen ersten und einen zweiten Transistor (Q23, Q22), welche als emittergekoppelter Differenzverstärker geschaltet sind und den ersten Strom durch eine der Kollektor-Emitter-Strecken des ersten bzw. zweiten Transistors (Q23, Q22) schalten und deren Basen eine einem ECL-Signal entsprechende Differenzeingangsspannung zugeführt wird, je eine zwischen dem Kollektor des ersten bzw. zweiten Transistors (Q23, Q22) und dem zweiten zweiten Anschluß (V2) geschaltete erste bzw. zweite Lastschaltung (R3, R4), und eine an den Kollektor des ersten Transistors (Q23) angeschlossene Ausgangsschaltung (Q24, 36) zur Lieferung eines ECL-Signals,

ρ
und durch eine I L-Schaltung enthaltend die direkt an den ersten Anschluß (V1) angeschlossene und einen zweiten Strom liefernde zweite Stromquelle (26), einen Schaltertransistor (Q53) und einen den entgegengesetzten Leitungstyp wie der Schaltertransistor aufweisenden Injektortransistor (Q52), dessen Emitter an den zweiten Anschluß (V2) angeschlossen ist, dessen Kollektor an die Basis des Schaltertransistors (Q53) angeschlossen ist und dem eine einen I L-Signal entsprechende Eingangsspannung zugeführt wird und dessen Basis mit dem Emitter des Schaltertransistors (Q53) an die zweite Stromquelle (26) angeschlossen ist, während am Kollektor des Schaltertransistors (Q53) ein I L-Signal geliefert wird,

und durch eine Interface-Schaltung (12) zur Kopplung der Signale zwischen

2
der ECL-Schaltung und der I L-Schaltung.
3.) Schaltungsanordnung nach Anspruch 2, dadurch gekenn-

2 zeichnet , daß die Signale zwischen der ECL-Schaltung und der I L-Schaltung koppelnde Interface-Schaltung (12) eine Interface-Schaltung zur

2
übertragung von ECL-Signalpegeln auf I L-Signalpegel aufweist und enthält

eine an den ersten Anschluß (V1) angeschlossene und einen dritten Strom liefernde dritte Stromquelle (31),

einen dritten und einen vierten Transistor (QIO₉ Q11), die als emittergekoppeTter Differenzverstärker zum Schalten des von der dritten Stromquelle (31) gelieferten Stromes durch eine der Kollektor-Emitter-Strecken des dritten bzw. vierten Transistors (Q10, Q11) geschaltet sind, daß den Basen des dritten und vierten Transistors (Q10, Q11) eine dem ECL-Signal entsprechende Differenzeingangsspannung zugeführt wird und der Kollektor des dritten Transistors (Q10) mit dem zweiten Anschluß (V2) verbunden ist,

eine den Kollektor des vierten Transistors (Q11) mit dem zweiten Anschluß (V2) verbindende Diode (Q12), die so gepolt ist, daß sie den dritten Strom leitet,

und eine an den Kollektor des vierten Transistors angeschlossene Ausgangs-Schaltung (Q13, Q14, Q15, Q16, 32) zur Lieferung des I L-Signales von der Interface-Schaltung.
4.) Schaltungsanordnung räch Anspruch 2, dadurch gekenn-

zeichnet, daß die Signale zwischen der ECL-Schaltung und der I ίο Schaltung koppelnde Interface-Schaltung eine I L-Signalpegel zu ECL-Signalpegeln verschiebende Schaltung aufweist und außerdem Eingangs- und Ausgangs-"nschlüsse und eine Anordnung (Q21, 30) zur Einführung einer Spannungsdifferenz zwischen den Eingangs- und Ausgangsanschlüssen enthält, die im wesentlichen gleich dem Durchlaßspannungsabfall eines Halbleiterübergangs ist.
5.) Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anordnung zur Einführung einer Spannungsdifferenz zwischen Eingangs- und Ausgangsanschlüssen einen Emitterfolgerverstärker (Q21, 30) enthält, welcher eine einen dritten Strom liefernde dritte Stromquelle (20) enthält, die zwischen den zweiten Anschluß (V2) und den Eingangsanschluß geschaltet ist, ferner einen mit seiner Basis an den Eingangsanschluß angeschlossenen dritten Transistor (Q21)_s dessen Kollektor an den zweiten Anschluß (V2) und dessen Emitter an den Ausgangsanschluß angeschlossen

ist, sowie eine zwischen den Ausgangsanschluß und den ersten Anschluß geschaltete vierte Stromquelle (30) zur Lieferung eines vierten Stromes,
6.) Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch

2
gekennzeichnet, daß die ECL-Schaltungen und die I L-Schaltungen Schaltungsfunktionen in einem Rundfunktuner ausführen, der durch die Frequenz eines Ausgangssignals von einem spannungsgesteuerten Geräteoszillator gesteuert wird und eine Ausgangsspannung zur Regelung der Frequenz des Geräteoszillators liefert, und daß die Schaltungsfunktionen sich auf eine Vorteilerschaltung, eine programmierbare Teilerschaltung, eine Oszillatorschaltung zur Lieferung eines Bezugssignals im wesentlichen konstanter
Frequenz, eine Phasenvergleichsschaltung und eine Integratorschaltung beziehen.