DE3116356A1 - "programmierbare halbleiteranordnung und verfahren zu deren herstellung" - Google Patents
"programmierbare halbleiteranordnung und verfahren zu deren herstellung"Info
- Publication number
- DE3116356A1 DE3116356A1 DE19813116356 DE3116356A DE3116356A1 DE 3116356 A1 DE3116356 A1 DE 3116356A1 DE 19813116356 DE19813116356 DE 19813116356 DE 3116356 A DE3116356 A DE 3116356A DE 3116356 A1 DE3116356 A1 DE 3116356A1
- Authority
- DE
- Germany
- Prior art keywords
- fuse
- layer
- circuit element
- destructible
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/046—Fuses formed as printed circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- H10W20/493—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Description
PHN 9739 * & 12.11.1980
Programmierbare Halbleiteranordnung und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine programmierbare
Halbleiteranordnung mit einem Trägerkörper mit mindestens einer ersten Leitung und mindestens einem mittels
einer zerstörbaren Sicherung mit der Leitung verbundenen Halbleiterschaltungselement, wobei die zerstörbare Sicherung
wenigstens über einen Teil ihrer Länge in einiger Entfernung von dem Trägerkörper oder dem Halbleiterschaltungselement
liegt.
Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
Eine programmierbare Halbleiteranordnung der obengenannten Art kann z.B. einen Teil eines programmierbaren
Festwertspeichers (PROM) bilden. Ausser für einen programmierbaren Festwertspeicher kann die programmierbare
Halbleiteranordnung auch für eine logische Schaltung vom Typ PLA (= Programmable Logic Array) verwendet werden,
wobei die eigentliche logische Funktion.der Schaltung nachher mittels eines Programmierschrittes festgelegt wird.
Eine programmierbare Halbleiteranordnung der eingangs genannten Art ist aus der US-PS 3 56A- 35^- bekannt.
Die zerstörbare Sicherung wird in dieser Anordnung durch einen schmalen dünnen Metallstreifen, z.B. aus Aluminium,
mit genau bestimmten Abmessungen gebildet. Abhängig von der einzuschreibenden Information wird selektiv diese
Sicherung durch Stromdurchgang zerstört. Die Sicherung ist
in dieser Anordnung auf der Oberseite mit einer Passivierungsschicht überzogen und dadurch teilweise von Passivie—
rungsmaterial umgeben und mit diesem Material in direktem Kontakt. Dadurch geht ein Teil der mit Hilfe des Zerstörungsstroms
im Metallstreifen entwickelten Energie infolge
von Aufheizung der umgebenden Passivierungsschicht verloren. Ausserdem wird die Durchbrennzeit dadurch ver-
längert, wodurch das Einschreiben mehr Zeit beansprucht, während auch die Anordnung beschädigt werden kann.
Die Passivierungsschicht auf1 der Oberseite der zerstörbaren Sicherung kann gegebenenfalls weggelassen
werden, aber dies geht auf Kosten der Passivierung anderer Teile der Anordnung. Ausserdem können infolge der Tatsache,
dass die Passivierungsschicht nun völlig oder teilweise fehlt, beim Durchbrennen Rückstände der zerstörbaren Sicherung
auf die Oberfläche des Halbleiterkörpers gelangen und dort Kurzschlüsse oder andere Fehler herbeiführen.
Die Erfindung hat u.a. die Aufgabe, eine programmierbare
Halbleiteranordnung der eingang genannten Art zu schaffen, bei der die Schreibzeit von der Wärmeleitung
zwischen der Sicherung und dem Trägerkörper oder einer umgebenden Passivierungsschicht nahezu unabhängig ist.
Weiter hat die Erfindung die Aufgabe, eine programmierbare Halbleiteranordnung zu schaffen, bei der
in der zerstörbaren Sicherung praktisch keine mechanischen Spannungen infolge des Vorhandenseins einer Passivierungsschicht
auftreten.
Ausserdem hat sie die Aufgabe, einen programmierbaren
Festwertspeicher mit einer möglichst hohen Bitdichte und Auslesegeschwindigkeit zu schaffen.
Der Erfindung liegt u.a. die Erkenntnis zugrunde,
" dass der Energieverlust beim Zerstören und damit der
Zerstörungsstrom und die Schreibzeit dadurch herabgesetzt werden können, dass die Sicherung in bezug auf ihre Umgebung
möglichst thermisch isoliert wird.
Eine programmierbare Halbleiteranordnung nach der Erfindung ist dazu dadurch gekennzeichnet, dass sich
die zerstörbare Sicherung in einem Hohlraum befindet, der in Material vorhanden ist, das über den Trägerkörper
oder das Halbleiterschaltungselement angebracht ist, während sich die zerstörbare Sicherung über einen Teil ihrer Länge
ohne Berührung mit den den Hohlraum umgebenden Wänden erstreckt.
Eine derartige Anordnung weist den Vorteil auf,
dass die zerstörbare Sicherung nun praktisch nicht mit dem
PHN 9739 "3 & 12.11.1980
Trägerkörper oder einer umgebenden dielektrischen Passivierungsschicht
in Berührung ist, so dass die Wärmeleitung zu der Umgebung erheblich herabgesetzt ist und die Sicherung
dadurch schneller zerstört wird. In einer derartigen Ausführung wird also die Schreibzeit erheblich verkürzt,
während man ausserdem mit einem niedrigen Zerstörungestrom auskommen kann.
Dadurch, dass die zerstörbare Sicherung im allgemeinen
über den grössten Teil ihrer Länge frei von den Wänden des Hohlraumes und von dem Halbleiterschaltungselement
und dem Trägerkörper liegt, wird beim Schmelzen des Materials der Sicherung schnell Tropfenbildung auftreten
können, wobei sich das geschmolzene Material im Hohlraum ausserdem schnell verschieben kann. Die Schreibzeit
wird dadurch noch weiter verkürzt.
Auch wird vermieden, dass beim Zerstören frei werdende Teilchen anderswo auf die Oberfläche der Anordnung
gelangen und dort etwa Kurzschlüsse oder andere Beschädigungen herbeiführen.
*" Eine bevorzugte Ausführungsform einer programmierbaren
Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, dass die erste Leitung einen Leiter enthält,
der einen Teil der Wand des Hohlraumes dem Trägerkörper oder dem Halbleiterschaltungselement gegenüber bildet,
und dass die anderen Wände wenigstens teilweise durch ein Schutzmaterial gebildet werden, das über neben dem
Leiter liegende Teile des Trägerkörpers oder des Halbleiterschaltungselementes angebracht ist.
Eine derartige Ausführung bietet Vorteile bei
JU der Herstellung infolge der Tatsache, dass die Schutzschicht
nun mit. dem genannten Leiter als Maske niedergeschlagen werden kann.
Dadurch, dass ausserdem das Halbleiterschaltungselement (z.B. eine Diode) unter der zerstörbaren Sicherung
angebracht werden kann, können mit derartigen Anordnungen hergestellte programmierbare Festwertspeicher eine hohe
Bitdichte aufweisen.
Zur Anwendung in einem programmierbaren Halbleiter-
PHN 9739 k· 3 12. 11. 1980
speicher ist eine programmierbare Halbleiteranordnung nach
der Erfindung dadurch gekennzeichnet, dass die erste Leitung einen Teil einer ersten Gruppe von Leitungen bildet,
die mit einer zweiten Gruppe von Leitungen, die die erste
g Gruppe von Leitungen kreuzt, ein Koordinatensystem bildet,
■wobei die erste Leitung an der Stelle eines Kreuzungspunktes des Koordinatensystems mittels der zerstörbaren
Sicherung und des Halbleiterschaltungselements mit einer Leitung der zweiten Gruppe verbunden ist.
IQ _ Eine andere bevorzugte Ausführungsform einer
programmierbaren Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, dass der Trägerkörper einen
Halbleiterkörper enthält, in dem das Halbleiterschaltungselement hergestellt ist.
Eine derartige Ausführung weist den Vorteil auf, dass in dem Halbleiterkörper auch andere Schaltungen, wie
z.B. Dekodierer für Selektionszwecke und Ausgangsverstärker, hergestellt werden können. In einer derartigen Anordnung
kann ausserdem die zweite Gruppe von Leitungen völlig oder
teilweise als in den Halbleiterkörper vergrabene Zonen ausgebildet werden. Vorzugsweise ist eine derartige vergrabene
Zone in regelmässigen Abständen mit einem auf der Oberfläche des Halbleiterkörpers liegenden Streifen aus
elektrisch leitendem Material kontaktiert. Dies ergibt den Vorteil, dass beim Programmieren mehrere Stromwege zu
demselben Halbleiterschaltungselement vorhanden sind, die ausserdem einen niedrigeren Widerstand aufweisen, so dass
man mit einer niedrigeren Spannung auskommen kann. Zu gleicher Zeit wird beim Auswiesen durch das Vorhandensein
dieser niederohmigen Parallelverbindungen in der zweiten Gruppe von Leitungen die Lesezeit der Anordnung verkürzt.
Das Halbleiterschaltungselement, das z.B. durch eine Diode oder einen Transistor gebildet werden kann, enthält
in dieser Ausführung vorzugsweise eine Diode mit einem gleichrichtenden Übergang (Schottky-Ubergang) zwischen
einer niedrig dotierten Halbleiterzone über der vergrabenen Zone und einer die niedrig dotierte Halbleiterzone kontaktierende
Elektrode« Dadurch weist ein mit einer derartigen
Anordnung hergestellter Speicher eine hohe Auslesegeschwindigkeit auf.
Ein Verfahren zur Herstellung einer programmierbaren Halbleiteranordnung nach der Erfindung ist dadurch
gekennzeichnet, dass von einem Trägerkörper mit an einer Oberfläche mindestens einer ersten Leitung und mindestens
einem Halbleiterschaltungselement, das mit einer Elektrode versehen oder elektrisch leitend mit einer Kontaktschicht
verbunden ist, ausgegangen wird, wobei das Ganze mit einer
^ ersten Hilfsschicht überzogen wird, in der ein erstes
Fenster, das wenigstens einen Teil der Elektrode oder der Kontaktschicht freilässt, und ein zweites Fenster, das
wenigstens einen Teil der ersten Leitung freilässt, gebildet werden, wonach auf der ersten Hilfsschicht und mindestens
in dem ersten und dem zweiten Fenster eine zerstörbare Sicherung angebracht wird, die die erste Leitung mit dem
Halbleiterschaltungselement verbindet, wonach das Ganze mit einer /weiten Hilfsschicht überzogen wird und durch
die erste und die zweite Hilfsschicht hindurch Offnungen gebildet werden, worauf eine erste Schutzmaterialschicht
angebracht und in Muster gebracht wird, wobei wenigstens an der Stelle der zerstörbaren Sicherung und in den Öffnungen
Schutzmaterial zurückbleibt, wonach mit diesem Muster als Maske die beiden Hilfsschichten selektiv entfernt
werden, wobei das Material der ersten Hilfsschicht in bezug auf die Materialien des Trägerkörpers, der ersten Leitung,
der Elektrode oder der Kontaktschicht und der zerstörbaren Sicherung, das Schutzmaterial und, wenigstens sofern es
mit der ersten Hilfsschicht überzogen ist, das Material des Halbleiterschaltungselements selektiv ätzbar ist,
und wobei das Material der zweiten Hilfsschicht in bezug auf das Schutzmaterial und das Material der zerstörbaren
Sicherung selektiv ätzbar ist, wobei durch diese Behandlung sowohl in den Offnungen als auch an der Stelle der zerstörbaren
Sicherung in einiger Entfernung von der Sicherung Schutzmaterial zurückbleibt, wonach wenigstens der
Teil der Oberflache, der nicht von dem Muster aus der
ersten Schutzmaterialschicht geschützt wird, mit einer
PHN 9739 4 H 12.11.1980
zweiten Schutzmaterialschicht versehen wird, wobei ein Hohlraum verbleibt, in dem sich die zerstörbare Sicherung
befindet, während Wände des Hohlraums Schutzmaterial der ersten und der zweiten Schutzmaterialschicht enthalten.
Vorzugsweise wird dabei für die beiden Schichten aus Schutzmaterial dasselbe Material verwendet.
Ein Verfahren zur Herstellung einer programmierbaren Halbleiteranordnung nach der Erfindung, bei dem die
Wand dem Trägerkörper oder dem Halbleiterschaltungselement gegenüber einen Leiter enthält, ist dadurch gekennzeichnet,
dass von einem Trägerkörper mit an einer Oberfläche mindestens einem Halbleiterschaltungselement, das mit einer
Elektrode versehen oder elektrisch leitend mit einer Kontaktschicht verbunden ist, ausgegangen wird, wobei das Ganze
mit einer ersten Hilfsschicht überzogen wird, in der ein Fenster gebildet wird, das wenigstens einen Teil der Elektrode
oder der Kontaktschicht freilässt, wonach auf der ersten Hilfsschicht und wenigstens in dem Fenster eine
zerstörbare Sicherung angebracht wird, derart, dass an der Stelle des Fensters ein erstes Ende der zerstörbaren
Sicherung definiert wird, wonach das Ganze mit einer zweiten Hilfsschicht überzogen wird und durch die erste und die
zweite Hilfsschicht hindurch Offnungen gebildet werden, die wenigstens teilweise mit einem zweiten Ende der zerstörbaren
Sicherung zusammenfallen, wonach wenigstens an der Stelle der zerstörbaren Sicherung und in den Offnungen
ein Leitermuster angebracht wird, worauf mit diesem Muster als Maske die beiden Hilfsschichten selektiv entfernt
werden, wobei das Material der ersten Hilfsschicht in bezug auf die Materialien des Trägerkörpers, der Elektrode oder
der Kontaktschicht, der zerstörbaren Sicherung und des Leitermusters und, sofern es mit der ersten Hilfsschicht
überzogen ist, das Material des Halbleiterschaltungselements
selektiv ätzbar ist, und wobei das Material der zweiten Hilfsschicht in bezug auf die Materialien des Leitermusters
und der zerstörbaren Sicherung selektiv ätzbar ist, wobei durch diese Behandlung an der Stelle der zerstörbarenSicherung
und in einiger Entfernung von dieser Sicherung ein
PHN 9739 ST M 12.11.1980
Leiter zurückbleibt und in den Offnungen Stützelemente des
Leiters zurückbleiben, wonach wenigstens der Teil der Oberfläche, der nicht von dem Leitermuster geschützt wird, mit
einer Schutzmaterialschicht versehen wird, so dass ein
Hohlraum gebildet wird, in dem sich die zerstörbare Sicherung befindet, die das Halbleiterschaltungselement mit dem
elektrischen Leiter verbindet, wobei dieser Leiter zu einer Leitung der programmierbaren Halbleiteranordnung gehört,
und wobei die Wände des Hohlraumes durch den Leiter und Teile der Schutzmaterialschicht gebildet werden.
Vorzugsweise wird bei einem derartigen Verfahren
für die erste und die zweite Hilfsschicht dasselbe Material verwendet. Dies ergibt ein vereinfachtes und dadurch billigeres
Verfahren. Ein geeignetes Material ist z.B. Aluminium.
Vorzugsweise wird das Material des Leitermusters durch galvanisches Anwachsen angebracht. Es hat sich nämlich
herausgestellt, dass in einer abgelagerten Aluminiumschicht
sich Offnungen, sogenannte Feinlunker (Pinholes), befinden können. Dadurch, dass beim galvanischen Anwachsen
das Wachstum nur in einer Richtung stattfindet, kann vermieden werden, dass diese Offnungen mit dem Material des
Leitermusters ausgefüllt werden und dadurch etwaige Kurzschlüsse auftreten.
Einige Ausführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf eine erste Ausführungsform einer programmierbaren Halbleiteranordnung
nach der Erfindung,
Fig. 2 schematisch einen Querschnitt durch die programmierbare Halbleiteranordnung längs der Linie II-II
in Fig. 1,
Fig. 3 schematisch einen Schnitt durch die programmierbare Halbleiteranordnung längs der Linie III-III
in Fig. 1 ,
Fig. h schematisch einige Maskenöffnungen, die
in einer Anzahl von Herstellungsschritten der programmierbaren Halblei teranordnuiigen nach den Fig. 1 bis 3 verwendet
■ ;. J ι ι ü 3 5 b
PHN 9739 & 13 12.11.1980
werden,
Fig. 5 bis 7 die programmierbare Halbleiteranordnung
nach Fig. 2 während verschiedener Stufen ihrer Herstellung,
Fig. 8 schematisch ein elektrisches Ersatzschaltbild eines Teiles eines programmierbaren Halbleiterspeichers,
der mit programmierbaren Halbleiteranordnungen nach den
Fig. 1, 2 und 3 hergestellt ist,
Fig. 9 schematisch eine Draufsicht auf und
^ Fig. 10 einen Querschnitt längs der Linie X-X in
Fig. 9 durch noch eine weitere Ausführungsform einer programmierbaren
Halbleiteranordnung nach der Erfindung, und
Fig. 11 schematisch einen Querschnitt durch eine Abwandlung der Anordnung nach Fig. 10.
1^ Die Figuren sind schematisch und nicht masstäblich
gezeichnet, wobei der Deutlichkeit halber in den Querschnitten insbesondere die Abmessungen in der Dickenrichtung
übertrieben gross dargestellt sind. Halbleiterzonen vom gleichen Leitungstyp sind im allgemeinen in derselben
Richtung schraffiert; in den verschiedenen Ausführungsformen sind entsprechende Teile in der Regel mit denselben
Bezugsziffern bezeichnet.
Fig. 1 zeigt schematisch in Draufsicht und Fig. 2
und 3 zeigen schematisch im Querschnitt längs der Linien
II-II bzw. III-III der Fig. 1 eine programmierbare Halbleiteranordnung
nach der Erfindung.
Im vorliegenden Beispiel bildet ein Halbleiterkörper 1 einen Teil eines Trägerkörpers. Dieser Halbleiterkörper
1 enthält ein Halbleitersubstrat 2 von einem ersten Leitungstyp, z.B. vom p-Typ, mit einer Dicke von etwa
500 /um und einem spezifischen Widerstand von etwa 1 -ß. .cm
(was einer Akzeptordotierungskonzentration von etwa 3·10
Atomen/cm3 entspricht). Auf diesem Halbleitersubstrat 2 ist eine η-leitende epitaktische Schicht 3 mit einer Dicke von
etwa 5/um und einem spezifischen Widerstand von etwa 1 -Λ .cm
(was einer Dotierungskonzentration von etwa 1.IO Atomen/cm3
entspricht) angewachsen.
Im vorliegenden Beispiel bildet die programmier-
. "-:- \/y-\ ."■ " 3 1 1 S 3 5
PHN 9739 S 1*/ .12.11.1980
bare Halbleiteranordnung einen Teil eines programmierbaren Festwertspeichers mit einem Koordinatensystem von Gruppen
von Leitungen, die sich, kreuzen. Eine Leitung einer derartigen Gruppe wird im vorliegenden Beispiel durch eine
hochohmige vergrabene Zone k mit einem Flächenwiderstand
von etwa 20OiLpro Quadrat gebildet. Diese Leitung bildet
im vorliegenden Beispiel die Bitleitung eines programmierbaren Festwertspeichers. ?
Die Halbleiterschaltungselemente, die z.B. Dioden
1^ oder Transistoren sein können, werden im vorliegenden Beispiel
durch über der vergrabenen Zonen 4 angebrachte gleichrichtende Übergänge (Schottky-Dioden) gebildet. Dazu
enthält eine auf der Oberfläche 5 des Halbleitei-körpers 1
erzeugte Isolierschicht 6 aus z.B. Siliciumoxid mit einer Dicke von etwa 0,5/um ein Fenster 7» in dem eine Elektrode
aus einem Material angebracht ist, das mit dem niederohmigen η-leitenden epitaktischen Silicium einen gleichrichtenden
Übergang (Schottky-Ubergang) bildet. Im vorliegenden
Beispiel enthält die Elektrode eine Platin-Nickel-Legierung; andere geeignete Materialien sind z.B.
Chrom, Tantal, Palladium oder Aluminium.
Um die Halbleiterschaltungselemente und die
vergrabene Zone h elektrisch gegen andere Elemente innerhalb
des Halbleiterkörpers 1, wie z.B. eine parallel zu der vergrabenen Zone k verlaufende ähnliche Zone mit zugehörigen
Halbleiterschaltungselementen, zu isolieren, enthält der Halbleiterkörper 1 Trennzonen 9 vom p-Typ, die z.B.
mit Hilfe einer tiefen Diffusion durch die n-leitende epitaktische Schicht 3 hindurch erzeugt sind.
Das Halbleiterschaltungselement befindet sich an der Stelle eines Kreuzungspunktes der zu einer ersten
Gruppe von Leitungen des Koordinatensystems gehörigen vergrabenen Zone k und eines Leiters 10. Dieser Leiter 10
gehört zu einer zweiten Gruppe von Leitungen des Koordi-
natensystems und bildet im vorliegenden Beispiel einen
Teil einer Wortleitung. Eine zerstörbare Sicherung 11 ist an ihrem einen Ende elektrisch leitend mit dem elektrischen
Leiter 10 verbunden. Das andere Ende ist elektrisch leitend
PHN 9739 *3 ^ .12.11.1080
mit dem Halbleiterschaltungselement, und zwar mit der Elektrode 8, verbunden. Die zerstörbare Sicherung ist in
einiger Entfernung von dem Trägerkörper (dem Halbleiterkörper 1, einschliesslich der darauf angebrachten Passi-
vierungsschicht 6 und einer Nitridschicht 18) angeordnet
und befindet sich nach der Erfindung in einem Hohlraum 21,
dessen Wand dem Schaltungselement gegenüber einen überbrückenden Teil 12 des kreuzenden Leiters 10 zwischen zwei
einen Teil des Leiters 10 bildenden Stützteilen 13 enthält.
Teile 22 der anderen Wände werden durch eine Schicht 20 aus einem Schutzmaterial, wie Glas oder Siliciumoxid,
gebildet, die im vorliegenden Beispiel über den Leiter 10 und nächstliegende Teile des Trägerkörpers angebracht
ist. Die durchbrennbare Sicherung 11 enthält im vorliegenden Beispiel einen leitenden Streifen aus Nickel-Chrom
mit einer Dicke von etwa 0,08 /um. Auf der Isolierschicht 6 sind im vorliegenden Beispiel Streifen 17 aus
einem leitenden Material, z.B. Aluminium, angebracht, die in bezug auf die elektrischen Leiter 10 mit Hilfe der
Siliciumnitridschicht 18 elektrisch isoliert sind. Ein derartiger Streifen ist im Falle eines programmierbaren
Festwertspeichers in regelnlässigen Abständen über Kontaklöcher 19 mit der vergrabenen Zone k kontaktiert und setzt
im vorliegenden Beispiel den Reihenwiderstand in der Bitleitung herab.
Wenn nun z.B. in einem programmierbaren Festwertspeicher mit, Hilfe von Adressierungs- und nötigenfalls
Verstärkerschaltungen eine positive elektrische Spannung zwischen dem Leiter IO und der vergrabenen Zone k angelegt
wird, wird durch den Leiter 10, die zerstörbare Sicherung über die Elektrode 8 und die epitaktische Schicht 9 ein
Strom zu der vergrabenen Schicht k fHessen. Wenn dieser
Strom einen genügend hohen Wert aufweist, wird infolge von Wärmeentwicklung die Sicherung 11 schmelzen und wird die
Verbindung zwischen dem Leiter 10 des Koordinatensystems und der Elektrode 8 dauernd unterbrochen. Auf diese Weise
kann ein derartiger Festwertspeicher eingelesen (progammiert) werden.
Dadurch., dass sich die Sicherung innerhalb des
Hohlraumes 21 befindet, ist die Wärmeableitung der Sicherung 11 sehr gering, was zu einer sehr kurzen Einschreibzeit
führt. Ausserdem kann das geschmolzene Material des Streifens
11 nicht auf andere Teile der Anordnung ausserhalb des Hohlraumes 21 gelangen und dort Kurzschluss oder Beschädigung
herbeiführen.
Das Schaltungselement, im vorliegenden Beispiel eine Schottky-Diode, befindet sich völlig unter dem Leiter
10; dadurch kann eine hohe Bitdichte erreicht werden. Auch vergrössert die Anwendung von Schottky-Dioden in der dargestellten
Anordnung namentlich die Auslesegschwindigkeit eines auslesbaren Halbleiterspeichers, in dem eine derartige
Anordnung verwendet wird.
Die vergrabene Zone k bildet im vorliegenden Beispiel einen Teil einer Bitleitung eines programmierbaren
Festwertspeichers. Diese Zone wird im allgemeinen hoch dotiert sein, aber doch noch einen·gewissen Widerstand
aufweisen. Um die Ansprechzeit dieser Leitung herabzusetzen, ist diese in regelmässigen Abständen mit einem
Streifen 17 aus einem leitenden Material kontaktiert, der auf der Oberfläche 5 des Halbleiterkörpers 1 angebracht
ist und im vorliegenden Beispiel parallel zu dieser Zone k verläuft. Dadurch wird ein paralleler Stromweg eingeführt,
der die Ansprechzeit herabsetzt. Der Streifen 17 bietet
auch Vorteile beim Programmieren.
Fig. 8 zeigt schematisch einen Teil einer Bitleitung
i mit darin zugehörigen Halbleiterschaltungsole— menten, im vorliegenden Beispiel Schottky-Dioden Di1...Pi8.
Diese Dioden sind mit Hilfe durchbrennbarer Sicherungen Fi1...Fi8 mit Wortleitungen W1...W8 verbunden. Die Bitleitung
i wird im vorliegenden Beispiel durch eine vergrabene Zone 4 gebildet. Diese weist jedoch einen gewissen
verteilten Reihenwiderstand auf, der in Fig. 8 schematisch ■" durch die Widerstände R dargestellt ist. Zur Zerstörung z.B.
der Sicherung FIo wird der Strom durch diese Sicherung und
die Diode Dio genügend hoch sein müssen, um eine Zerstörung zu bewirken. Beim Fehlen des parallelen Leiters 17 gilt für
PHN 7939 γ? ^* 12.11.1980
diesen Strom bei einer angelegten Spannung V:
1 " 5R " 5 R "1O'
■wobei V = angelegte Spannung,
^Y)= -Durc;hlaiäspannung der Diode,
R = mittlerer Reihenwiderstand in der Zone h zwischen
zwei aui'e inarideri'olgenden Kreuzungspunkten. Venn der Parallelleiter 17, dessen Widerstand praktisch
vernachlässigbar ist, wohl, z.B. an der Stelle von Di4 und Di8, angeschlossen ist, gilt aber:
V-V V-V V-V • _ D D _ D _ .
1 ~ 2R + 2R ~ R ~ ->
1O
Dadurch ist nachgewiesen, dass das Anbringen eines derartigen Parallelleiters zu höheren Strömen bei einer gleichen
angelegten Spannung führt, wodurch die Sicherung schneller schmilzt und also die Einlesezeit verkürzt wird.
Die Herstellung einer programmierbaren Halbleiteranordnung nach den Fig. 1 bis 3 wird nunmehr an Hand
der Fig. h bis 7 näher erläutert, wobei Fig. k schematisch
die verwendeten Maskenöffnungen in einer Anzahl von Herstellungsschritten
zeigt, während Fig. 5 bis 7 die Anordnung
nach Fig. 2 in verschiedenen Stufen ihrer Herstellung zeigen.
Es wird von einem p-leitenden Substrat 2 mit einem sepzifischen Widerstand von 1-Π-. cm und einer Dicke
von etwa 5OO/um ausgegangen. Darin wird auf allgemein
bekannte Weise vergrabene Zonen k vom n-Leitungstyp angebracht(die
einen Flächenwiderstand von etwa 20 -ß- pro Quadrat
aufweist). Dann wird eine epitaktische Schicht 3 mit einer Dicke von etwa 5/um und einem sepzifischen Widerstand von
etwa 1-^L .cm angewachsen. Anschliessend werden, gleichfalls auf allgemein bekannte Weise, Trennzonen 9 mit Hilfe
von Diffusion angebracht. Nachdem die Oberfläche 5 der auf diese Weise erhaltenen Anordnung gegebenenfalls gereinigt
worden ist (wobei u.a. bei vorhergehenden Schritten angewachsene Oxidschichten entfernt werden), wird über die
ganze Oberfläche 5 eine Schicht 6 aus Isoliermaterial, z.B. Siliciumoxid, angebracht,, in die danach Kontaktfenster 7
PHN 7939 yf 4$ 12.11.1980
geätzt werden. Xn diesen Fenstern wird eine dünne Schicht
(etwa 0,1/um) aus Platin-Nickel angebracht, das mit dem
/ ··
darunterliegenden hochohmigen Silicium einen Schottky—Übergang
bildet. Andere geeignete Materialien sind z.B. Palladium,
Chrom oder Tantal. Diese Schicht 8 darf etwas über dem Rand des Fensters 7 hervorragen; das Anbringen der
Schicht 8 ist daher nicht kritisch. Erwünschtenfalls kann
über die Schicht 8 eine dünne Titan-Wolframschicht angebracht werden, um eine gute Kontaktierung mit der Sicherung
zu erhalten. Auch werden auf der Isolierschicht 6 auf allgemein bekannte Weise Leiterbahnen 17 aus z.B. Aluminium
angebracht. Um diese Bahnen in einer grösseren Konfiguration mehrerer Elemente in regelmässigen Abständen mit den Halbleiterschaltungselementen
kontaktieren zu können, werden dabei in der Schicht 6 zugleich mit Fenstern 7 Kontaktfenster
19 (siehe Fig. 1) angebracht, die während der Herstellung der Elektrode 8 nötigenfalls abgedeckt werden.
Damit ist die Konfiguration nach Fig. 5 erhalten.
Anschliessend wird die auf diese Weise erhaltene Anordnung mit einer Schicht 18 aus Siliciumnitrid mit einer
Dicke von etwa 0,7/um z.B. mit Hilfe von Plasma-Ablagerung
überzogen. Diese Schicht 18 wird auf photolithographischem
Wege mit einem Fenster 23 versehen, wodurch Teile der
Elektrode 8 und der Isolierschicht 6 freigelegt werden.
Dann wird die ganze Anordnung mit einer etwa 0,3/um dicken
Schicht 2k aus Aluminium überzogen, in der auf photolithographischem Wege ein Fenster 28 (siehe Fig. 4) angebracht
wird. In einem nächsten Schritt wird eine zerstörbare Sicherung 11 dadurch gebildet, dass eine etwa 0,08 /um dicke
Schicht aus Nickel-Chrom niedergeschlagen wird, die dann auf photoli.thographischem Wege mit Hilfe einer verdünnten
Salzsäurelösung in Muster geätzt wird. Das verbleibende Nickel—Chrom ist im vorliegenden Beispiel ein streifenförmiges
Rechteck 11, das völlig innerhalb des Fensters 23
3^ liegt (siehe Fig. k) und durch einen Teil des Fensters 28
hindurch die Elektrode 8 kontaktiert. Für die Form der
Sicherung 11 sind naturgemäss mehrere Abwandlungen möglich.
Anschliessend wird eine Schicht 2 5 aus Aluminium mit einer
PHN 7939 >*Γ 49 12.11.1980
Dicke von etwa 0,7 /um angebracht. Das Ganze wird mit einer
Photoresxstschxcht 26 versehen, in der auf photolithographischem Wege Fenster 27 an den Stellen anzubringender
Stützteile definiert werden. Damit ist die Konfiguration
Stützteile definiert werden. Damit ist die Konfiguration
g nach Fig. 6 erhalten.
Mit der Photoresxstschxcht 26 als Maske wird an den Stellen der Fenster 27 das Aluminium der Schichten
2k, 25 in einer 1 $igen Lösung von Natronlauge bei einer Temperatur von etwa 4o°C weggeätzt, wonach die ganze An-Ordnung mit einer Nickelschicht mit einer Dicke von etwa 1 /um versehen wird. Dies erfolgt vorzugsweise durch galvanisches Anwachsen, um Kurzschlüsse zu vermeiden. Es hat
sich nämlich herausgestellt, dass das Aluminium der Zwischenschichten 2k, 25 in der Regel noch Offnungen, sogenannte Feinlunker, enthalten kann, die beim Niederschlagen von Nickel durch Zerstäubung mit Nickel ausgefüllt werden können, das bei einem nächsten Atzschritt nicht angegriffen wird und so Kurzschlüsse herbeiführen kann. Durch Anwendung eines galvanischen Anwachsverfahrens tritt das Wachstum
2k, 25 in einer 1 $igen Lösung von Natronlauge bei einer Temperatur von etwa 4o°C weggeätzt, wonach die ganze An-Ordnung mit einer Nickelschicht mit einer Dicke von etwa 1 /um versehen wird. Dies erfolgt vorzugsweise durch galvanisches Anwachsen, um Kurzschlüsse zu vermeiden. Es hat
sich nämlich herausgestellt, dass das Aluminium der Zwischenschichten 2k, 25 in der Regel noch Offnungen, sogenannte Feinlunker, enthalten kann, die beim Niederschlagen von Nickel durch Zerstäubung mit Nickel ausgefüllt werden können, das bei einem nächsten Atzschritt nicht angegriffen wird und so Kurzschlüsse herbeiführen kann. Durch Anwendung eines galvanischen Anwachsverfahrens tritt das Wachstum
nur in einer Richtung auf, wodurch Kurzschlüsse vermieden werden, wie in der DE-OS 29 45 533 der Anmelderin beschrieben
ist, deren Inhalt als Referenz in die vorliegende Anmeldung aufgenommen ist. Es wird aber wohl vorher eine
sehr dünne Nickelschicht mit einer Dicke in der Grössen-Ordnung von 5 nm aufgedampft, um namentlich auf dem Siliciumoxid
6 und dem Siliciumnitrid 18 ein gutes galvanisches Anwachsen sicherzustellen. Diese Schicht ist jedoch zu dünn,
um den genannten Kurzschluss herbeizuführen.
Aus der auf diese Weise aufgebrachten Nickelschicht werden dann mit Hilfe photolithographischer Atztechniken
die elektrischen Leiter 10 mit Hilfe einer Lösung von 10 $ Salpetersäure in Wasser bei etwa 40°C geätzt.
Damit ist die Konfiguration nach Fig. 7 erhalten, wobei
nicht nur unter dem Teil 12 des Leiters 10, sondern auch ausserhalb der Zeichnungsebene auf der Schicht 18 aus
Siliciumnitrid nocli Aluminium 2k, 25 vorhanden ist.
Dieses Aluminium wird dann in einem Atzbad von 1 ^Natronlauge in Wasser bei etwa 40°C entfernt. Nachdem das Aluminium
Damit ist die Konfiguration nach Fig. 7 erhalten, wobei
nicht nur unter dem Teil 12 des Leiters 10, sondern auch ausserhalb der Zeichnungsebene auf der Schicht 18 aus
Siliciumnitrid nocli Aluminium 2k, 25 vorhanden ist.
Dieses Aluminium wird dann in einem Atzbad von 1 ^Natronlauge in Wasser bei etwa 40°C entfernt. Nachdem das Aluminium
PHN 7939 V5 £θ 12. 11.1980
völlig von dem Trägerkörper entfernt worden ist, wird über
das Ganze eine Passivxerungssclxicixt 20 aus Glas oder Siliciumoxid
durcti z.B. Aufdampfen oder andere geeignete Ablagerungstechniken
angebracht. Der Leiter 10 wirkt dabei als Maske, so dass in der endgültigen Anordnung die zerstörbare
Sicherung 11 innerhalb eines Raumes 21 eingekapselt ist, bei dem ein Teil 22 der Wände durch die Passivierungsschicht
20 gebildet wird. Damit ist die Anordnung nach den Fig. bis 3 erhalten.
In der obenbeschriebenen bevorzugten Ausführungsform bildet die (leitende) Leitung 10 einen Teil der Wand
des Hohlraumes. Dies ist aber nicht notwendig. So kann die Leitung 10 auf der Oberfläche des Trägerkörpers oder des
Halbleiterschaltungselements angebracht sein. In diesem Falle werden nach dem Anbringen der ersten selektiv ärzbaren
Hilfsschicht 24 in dieser Schicht ein erstes Fenster
an der Stelle der Elektrode 8 des Halbleiterschaltungselements und ein zweites einen Teil der Leitung 10 freilegendes
Fenster angebracht. Dann wird mit Hilfe photolithographischer Atztechniken aus auf der ersten Hilfsschicht
angebrachtem Material die zerstörbare Sicherung derart definiert, dass ihre beiden Enden über die Fenster mit der
Elektrode 8 bzw. der Leitung 10 in Kontakt stehen. Über das Ganze wird dann eine zweite selektiv ätzbare Hilfsschicht
25 angebracht. Danach werden durch die beiden Hilfsschichten
hindurch Offnungen angebracht, wonach das Ganze mit einer ersten Schicht aus Schutzmaterial, z.B. Siliciumoxid,
überzogen wird. Diese Schicht weist z.B. eine derartige Dicke auf, dass die Offnungen in den beiden Hilfsschichten
ausgefüllt werden. Anschliessend wird diese Schicht derart in Muster geätzt, dass an den Stellen dieser
Offnungen und über den zerstörbaren Sicherungen Siliziumoxid
zurückbleibt, während anderswo die zweite Hilfsschicht
frei zu liegen: kommt. Dann werden die beiden Hilfs-
3$ schichten 2k, 25 auf die oben bereits beschriebene Weise
mittels selektiver Atzung entfernt. Nach diesem Entfernungsschritt befindet sich die zerstörbare Sicherung 11 in einem
gewissen Abstand von dem Trägerkörper oder dem Halbleiter-
PHN'7939 yS /j 12.11.1980
schaltungselement und auch von überbrückendem Siliciumoxid (vergleichbar mit dem überbrückenden Teil 12 in Fig. 1 bis3).
Das überbrückende Siliciumoxid befindet sich zwischen zwei Stützelementen (gleich den Stützelementen 13 in Fig. 1 bis 3)
ebenfalls aus Siliciumoxid. An nicht von dem Oxidmuster geschützten Stellen werden die Hilfsschichten 2k, 25 entfernt,
so dass hier Teile der Oberfläche des Trägerkörpers auf dem Halbleiterschaltungselement freigelegt werden.
Diese zwischen dem als Maske wirkenden Oxidmuster liegenden Teile der Oberfläche werden dann mit einer zweiten Schutzmaterialschicht
überzogen. Wenn diese zweite Schicht über eine genügende Dicke angebracht wird, ist die zerstörbare
Sicherung in einen Hohlraum eingekapselt.
Selbstverständlich beschränkt sich die Erfindung nicht auf die obenstehenden Beispiele, sondern sind im
Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich. So kann die Isolierung zwischen den vergrabenen
Zonen k statt durch die tiefen p-leitenden Zonen 9 z.B.
auch durch lokale Oxidatianstechniken erhalten werden, während für die Schaltungselemente statt Schottky-Dioden
auch pn-Dioden oder Transistoren (Bipolartransistoren sowie Feldeffekttransistoren) gewählt werden können.
Auch können in den dargestellten Beispielen nötigenfalls die parallelen Leiter 17 weggelassen werden.
In diesem Falle ist auch die Isolierschicht 18 überflüssig und werden die Stützteile 13 direkt auf der Isolierschicht
6 angebracht.
In den dargestellten Beispielen wird der Trägerkörper durch einen Halbleiterkörper gebildet, in dem die
Halbleiterschaltungselemente hergestellt sind. In einer anderen Ausführungsform ist es möglich, die Halbleiterschaltungselemente
auf einem isolierenden Trüßorkörper z.B. mit Hilfe der Siliciurn-auf-SaphiET-Technik anzubringen.
So zeigt z.B. Fig. 9 eine Draufsicht auf und Fig. 10 einen Querschnitt längs der Linie X-X der Fig. 9
durch eine derartige programmierbare Halbleiteranordnung nach der Erfindung.
Die Anordnung 31 enthält im vorliegenden Beispiel
PHN 7939 VT ZZ 12. η. 1980
einen Trägerkörper "}Z aus Isoliermaterial, z.B. Saphir,
auf dem ein Koordinatensystem auf dem Trägerkörper 32
angebrachter Leiterbahnen 33 und diese Leiterbahnen 33 kreuzender Leiter 10 gebildet ist. An den Stellen der
Kreuzungspunkte des Koordinatensystems sind auf dem isolierenden Trägerkörper 32 Halbleiterschaltungselemente,
im vorliegenden Beispiel Dioden mit p-leitenden Zonen 3k
und η-leitenden Zonen 35, angebracht. Die Leiter 10 überbrücken
die Dioden und werden an den Stellen von Stütz-1Q teilen 13 abgestützt.
Die Leiterbahnen 33, die z.B. wieder Bitleitungen eines programmierbaren Festwertspeichers bilden, werden
an der Oberfläche 5 der Dioden über Kontakte 38 und in
einer die Dioden schützenden Isolierschicht 6 angebrachte Fenster 37 mit den p-leitenden Zonen 3^ kontaktiert.
Die Elektroden 8 kontaktieren über Kontaktfenster 7 die
η-leitenden Zonen 35· Unter den Leitern 10 befindet sich wieder eine zerstörbare Sicherung 11, die im vorliegenden
Beispiel den Leiter 10 mit der Elektrode 8 verbindet und sich über einen Teil ihrer Länge in einiger Entfernung
von dem Trägerkörper 32 und dem Halbleiterschaltungselement
sowie von dem Leitür KJ erstreckt. Das Halbleiterschaltungselement
(Diode) befindet sich unter einem überbrückenden Teil 12 zwischen zwei Stützteilen 13 des Leiters 10.
■25 Naturgemäss können sich unter einem überbrückenden Teil mehrere Dioden befinden. Das Ganze ist wieder mit einer
Passivierungsschicht 20 überzogen, so dass die zerstörbare Sicherung 11 sich in einem Hohlraum 21 befindet. Bei der
Herstellung des Koordinatensystems nach dem in der vorgenannten DE-OS 29 <+5 533 beschriebenen Verfahren werden
die Leiter 10 von Trägerteilen 36 aus Aluminium abgestützt,
das leitend mit den Leitern 10 verbunden ist. In einer derartigen Anordnung ist es auch möglich, die durchbrennbare
Sicherung 11 über den Trägerteil 36 elektrisch leitend mit
dem Leiter 10 zu verbinden. Fig. 11 zeigt einen Querschnitt durch eine derartige Anordnung; die Bezugsziffern haben
hier wieder die gleiche Bedeutung wie in Fig. 10.
Leerseite
Claims (1)
- PHN 7939 1β " 12.11.1980PATENTANSPRÜCHE1/ Programmierbare Halbleiteranordnung mit einem Trägerkörper mit mindestens einer ersten Leitung und mindestens einem mittels einer zerstörbaren Sicherung mit der Leitung verbundenen Halbleiterschaltungselement, wobei die zerstörbare Sicherung wenigstens über einen Teil ihrer Länge in einiger Entfernung von dem Trägerkörper oder dem Halbleiterschaltungselement liegt, dadurch gekennzeichnet, dass sich die zerstörbare Sicherung in einem Hohlraum befindet, der im Material vorhanden ist, das über den Trägerkörper oder das Halbleiterschaltungselement angebracht ist, während sich die zerstörbare Sicherung über einen Teil ihrer Länge ohne Berührung mit den den Hohlraum umgebenden Wänden erstreckt.2. Programmierbare Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leitung einen Leiter enthält, der einen Teil der Wand des Hohlraumes dem Trägerkörper oder dem Halbleiterschaltungselement gegenüber bildet, und dass die anderen Wände wenigstens teilweise durch ein Schutzmaterial gebildet werden, das über neben dem Leiter liegende Teile des Trägerkörpers oder des Halbleiterschaltungselements angebracht ist.3. Programmierbare Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zerstörbare Sicherung einen leitenden Streifen aus einem oder mehreren der Metalle Nickel oder Chrom enthält.k. Programmierbare Halbleiteranordnung nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die erste Leitung einen Teil einer ersten Gruppe von Leitungen bildet, die mit einer zweiten Gruppe von Leitungen, die die erste Gruppe von Leitungen kreuzt, ein Koordinatensystem bildety wobei die erste Leitung an der Stelle eines Kreuzungspunktes des Koordinatensystems mittels der zerstörbaren Sicherung und des HalbleiterschaltungselementesPHN 7939 >9 I 12.11.1980mit einer Leitung der zweiten Gruppe verbunden ist.5. Programmierbare Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Trägerkörper einen Halbleiterkörper enthält, in dem das Halbleiterschaltungselement hergestellt ist.6. Programmierbare Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die erste Gruppe von Leitungen mindestens eine in den Halbleiterkörper vergrabene Zone enthält.7· Programmierbare Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass die vergrabene Zone in regelmässigen Abstanden mit einem auf der Oberfläche des Halbleiterkörpers liegenden Streifen aus elektrisch leitendem Material kontaktiert ist.8. Programmierbare Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Streifen aus elektrisch leitendem Material praktisch parallel zu der vergrabenen Zone verläuft.
9· Programmierbare Halbleiteranordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die Halbleiterschaltungselemente Dioden mit einem gleichrichtenden Übergang zwischen einer niedrig dotierten Halbleiterzone über der vergrabenen Zone und einer die niedrig dotierte Halbleiterzone kontaktierenden Elektrode enthalten.10. Programmierbare Halbleiteranordnung nach Anspruch 9» dadurch gekennzeichnet, dass die Elektrode ein Metall aus der durch Platin, Nickel, Palladium, Chrom, . Tantal und Aluminium gebildeten Gruppe enthält.11. Verfahren zur Herstellung einer programmierbaren Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass von einem Trägerkörper mit an einer Oberfläche mindestens einer ersten Leitung und mindestens einem Halbleiterschaltungselement, das mit einer Elektrode versehen oder elektrisch leitend mit einer Kontaktschicht verbunden ist, ausgegangen wird, wobei das Ganze mit einer ersten Hilfsschicht überzogen wird, in der ein erstes Fenster, das wenigstens einen Teil derPHN 7939 2JD 12.11.1980Elektrode oder der Kontaktschicht freilässt, und ein zweites Fenster, das wenigstens einen Teil der ersten Leitung freilässt, gebildet werden, wonach auf der ersten Hilfsschicht und mindestens in dem ersten und dem zweiten Fenster eine zerstörbare Sicherung angebracht wird, die die erste Leitung mit dem Halbleiterschaltungselement verbindet, wonach das Ganze mit einer zweiten Hilfsschicht überzogen wird und durch die erste und die zweite Hilfsschicht hindurch Offnungen gebildet werden, worauf eine erste Schutzmaterialschicht angebracht und in Muster gebracht wird, wobei wenigstens an der Stelle der zerstörbaren Sicherung und in den Offnungen Schutzmaterial zurückbleibt, wonach mit diesem Muster als Maske die beiden Hilfsschichten selektiv entfernt werden, wobei das Material der ersten Hilfsschicht in bezug auf die Materialien des Trägerkörpers, der ersten Leitung, der Elektrode oder der Kontaktschicht und der zerstörbaren Sicherung, das Schutzmaterial und, wenigstens sofern es mit der ersten Hilfsschicht überzogen ist, das Material des Halbleiterschaltungselements selektiv atzbar ist, und wobei das Material der zweiten Hilfsschicht in bezug auf das Schutzmaterial und das Material der zerstörbaren Sicherung selektiv ätzbar ist, wobei durch diese Behandlung sowohl in den Offnungen als auch an der Stelle der zerstörbaren Sicherung in einiger Entfernung von der Sicherung Schutzmaterial zurückbleibt, wonach wenigstens der Teil der Oberfläche, der nicht von dem Muster aus der ersten Schutzmaterialschicht geschützt wird, mit einer zweiten Schutzmaterialschicht versehen wird, wobei ein Hohlraum verbleibt, in dem sich die zerstörbare Sicherung befindet, während Wände des Hohlraumes Schutzmaterial der ersten und der zweiten Schutzmaterialschicht enthalten. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass für die beiden Schichten aus Schutzmaterial dasselbe Material verwendet wird.13· Verfahren zur Herstellung einer programmierbaren Halbleiteranordnung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, dass von einem Trägerkörper mit an einer Oberfläche mindestens einem Halbleiterschaltungsele-ment, das mit einer Elektrode versehen oder elektrisch, leitend mit einer Kontaktschicht verbunden ist, ausgegangen wird, wobei das Ganze mit einer ersten HiIfsschiebt überzogen wird, in der ein Fenster gebildet wird, das wenigstens einen Teil der Elektrode oder der Kontaktschicht freilässt, wonach auf der ersten Hilfsschiene und wenigstens in dem Fenster eine zerstörbare Sicherung angebracht wird, derart, dass an der Stelle des Fensters ein erstes Ende der zerstörbaren Sicherung definiert wird, wonach das Ganze mit einer zweiten Hilfsschicht überzogen wird und durch die erste und die zweite Hilfsschicht hindurch Offnungen gebildet werden, die wenigstens teilweise mit einem zweiten Ende der zerstörbaren Sicherung zusammenfallen, wonach wenigstens an der Stelle der zerstörbaren Sicherung und in den Offnungen ein Leitermuster angebracht wird, worauf mit diesem Muster als Maske die beiden Hilfsschichten selektiv entfernt werden, wobei das Material der ersten Hilfsschicht in bezug auf die Materialien des Trägerkörpers, der Elektrode oder der Kontaktschicht, der zerstörbaren Sicherung und des Leitermusters und, sofern es mit der ersten Hilfsschicht überzogen ist, das Material des Halbleiterschaltungselements selektiv ätzbar ist, und wobei das Material der zweiten Hilfsschicht in bezug auf die Materialien des Leitermusters und der zerstörbaren Sicherung selektiv ätzbar ist, wobei durch diese Behandlung an der Stelle der zerstörbaren Sicherung und in einiger Entfernung von dieser Sicherung ein Leiter zurückbleibt und in den Offnungen Stützelemente des Leiters zurückbleiben, wonach wenigstens der Teil der Oberfläche, der nicht von dem Leitermuster geschützt wird, mit einer Schutzmaterialschicht versehen wird, so dass ein Hohlraum gebildet wird, in dem sich die zerstörbare Sicherung befindet, die das Halbleiterschaltungselement mit dem elektrischen Leiter verbindet, wobei dieser Leiter zu einer Leitung der programmierbaren Halbleiteranordnung gehört, und wobei die Wände des Hohlraumes durch den Leiter und Teile der Schutzmaterialschicht gebildet .werden.
\h. Verfahren nach Anspruch 11, 12 oder 13, dadurchPHN 7939 JPS 12.11. 1 y8ogekennzeichnet, dass für die erste Hilfsschicht und die zweite Hilfsschicht dasselbe Material verwendet wird. 15· Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass das Material des Leitermusters durch galvanisches Anwachsen angebracht wird.16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass vor dem Anbringen des Material's des Leitermusters durch galvanisches Anwachsen zunächst eine dünne Schichtdes anzuwachsenden Materials niedergeschlagen wird. 10
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8002634A NL8002634A (nl) | 1980-05-08 | 1980-05-08 | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3116356A1 true DE3116356A1 (de) | 1982-06-03 |
Family
ID=19835255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813116356 Withdrawn DE3116356A1 (de) | 1980-05-08 | 1981-04-24 | "programmierbare halbleiteranordnung und verfahren zu deren herstellung" |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4460914A (de) |
| JP (1) | JPS5829629B2 (de) |
| AU (1) | AU7014481A (de) |
| DE (1) | DE3116356A1 (de) |
| FR (1) | FR2485264A1 (de) |
| GB (1) | GB2075751B (de) |
| NL (1) | NL8002634A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10006528A1 (de) * | 2000-02-15 | 2001-08-23 | Infineon Technologies Ag | Fuseanordnung für eine Halbleitervorrichtung |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2530383A1 (fr) * | 1982-07-13 | 1984-01-20 | Thomson Csf | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles |
| US4857309A (en) | 1983-04-26 | 1989-08-15 | Research Corporation Of America, Inc. | Activated silicon-containing aluminum complex and process of preparation and use |
| JPS59214239A (ja) * | 1983-05-16 | 1984-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4679310A (en) * | 1985-10-31 | 1987-07-14 | Advanced Micro Devices, Inc. | Method of making improved metal silicide fuse for integrated circuit structure |
| SE448264B (sv) * | 1985-12-19 | 1987-02-02 | Ericsson Telefon Ab L M | Anordninng for justering av impedansverdet hos ett impedansnet i en integrerad halvledarkrets |
| US4792835A (en) * | 1986-12-05 | 1988-12-20 | Texas Instruments Incorporated | MOS programmable memories using a metal fuse link and process for making the same |
| DE3731621A1 (de) * | 1987-09-19 | 1989-03-30 | Texas Instruments Deutschland | Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung |
| US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
| JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
| KR0157345B1 (ko) * | 1995-06-30 | 1998-12-01 | 김광호 | 반도체 메모리 소자의 전기 휴즈셀 |
| DE19638666C1 (de) * | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
| US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
| US5976917A (en) | 1998-01-29 | 1999-11-02 | Micron Technology, Inc. | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry |
| US6294453B1 (en) | 1998-05-07 | 2001-09-25 | International Business Machines Corp. | Micro fusible link for semiconductor devices and method of manufacture |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6274440B1 (en) * | 1999-03-31 | 2001-08-14 | International Business Machines Corporation | Manufacturing of cavity fuses on gate conductor level |
| US6210995B1 (en) | 1999-09-09 | 2001-04-03 | International Business Machines Corporation | Method for manufacturing fusible links in a semiconductor device |
| US6489640B1 (en) | 2000-10-06 | 2002-12-03 | National Semiconductor Corporation | Integrated circuit with fuse element and contact pad |
| US6960978B2 (en) * | 2003-07-16 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Fuse structure |
| GB0516148D0 (en) * | 2005-08-05 | 2005-09-14 | Cavendish Kinetics Ltd | Method of integrating an element |
| US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
| US7288804B2 (en) * | 2006-03-09 | 2007-10-30 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and methods of fabrication thereof |
| US7460003B2 (en) * | 2006-03-09 | 2008-12-02 | International Business Machines Corporation | Electronic fuse with conformal fuse element formed over a freestanding dielectric spacer |
| US7645645B2 (en) * | 2006-03-09 | 2010-01-12 | International Business Machines Corporation | Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof |
| US7784009B2 (en) * | 2006-03-09 | 2010-08-24 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and design process therefore |
| US7491585B2 (en) * | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
| US8952486B2 (en) | 2011-04-13 | 2015-02-10 | International Business Machines Corporation | Electrical fuse and method of making the same |
| US8994489B2 (en) * | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US12317518B2 (en) * | 2021-10-27 | 2025-05-27 | Texas Instruments Incorporated | Isolation device with safety fuse |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1220843A (en) * | 1967-05-30 | 1971-01-27 | Gen Electric Information Syste | Integrated assembly of circuit elements |
| US3681134A (en) * | 1968-05-31 | 1972-08-01 | Westinghouse Electric Corp | Microelectronic conductor configurations and methods of making the same |
| US3564354A (en) * | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
| US3778886A (en) * | 1972-01-20 | 1973-12-18 | Signetics Corp | Semiconductor structure with fusible link and method |
| US3783056A (en) * | 1972-06-20 | 1974-01-01 | Bell Telephone Labor Inc | Technique for the fabrication of an air isolated crossover |
| US4089734A (en) * | 1974-09-16 | 1978-05-16 | Raytheon Company | Integrated circuit fusing technique |
| JPS5240081A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Bi-polar rom |
| US4054484A (en) * | 1975-10-23 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Method of forming crossover connections |
| JPS5393781A (en) * | 1977-01-27 | 1978-08-17 | Toshiba Corp | Semiconductor device |
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| US4222063A (en) * | 1978-05-30 | 1980-09-09 | American Microsystems | VMOS Floating gate memory with breakdown voltage lowering region |
| NL181611C (nl) * | 1978-11-14 | 1987-09-16 | Philips Nv | Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem. |
| US4224656A (en) * | 1978-12-04 | 1980-09-23 | Union Carbide Corporation | Fused electrolytic capacitor assembly |
-
1980
- 1980-05-08 NL NL8002634A patent/NL8002634A/nl not_active Application Discontinuation
-
1981
- 1981-04-13 GB GB8111622A patent/GB2075751B/en not_active Expired
- 1981-04-24 DE DE19813116356 patent/DE3116356A1/de not_active Withdrawn
- 1981-04-27 US US06/258,112 patent/US4460914A/en not_active Expired - Fee Related
- 1981-05-05 AU AU70144/81A patent/AU7014481A/en not_active Abandoned
- 1981-05-06 FR FR8109004A patent/FR2485264A1/fr active Granted
- 1981-05-08 JP JP56068472A patent/JPS5829629B2/ja not_active Expired
-
1984
- 1984-04-23 US US06/602,793 patent/US4536948A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10006528A1 (de) * | 2000-02-15 | 2001-08-23 | Infineon Technologies Ag | Fuseanordnung für eine Halbleitervorrichtung |
| DE10006528C2 (de) * | 2000-02-15 | 2001-12-06 | Infineon Technologies Ag | Fuseanordnung für eine Halbleitervorrichtung |
| US6501150B2 (en) | 2000-02-15 | 2002-12-31 | Infineon Technologies Ag | Fuse configuration for a semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2075751A (en) | 1981-11-18 |
| US4536948A (en) | 1985-08-27 |
| FR2485264B1 (de) | 1985-01-18 |
| JPS5829629B2 (ja) | 1983-06-23 |
| US4460914A (en) | 1984-07-17 |
| GB2075751B (en) | 1983-12-21 |
| JPS574153A (en) | 1982-01-09 |
| FR2485264A1 (fr) | 1981-12-24 |
| NL8002634A (nl) | 1981-12-01 |
| AU7014481A (en) | 1981-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3116356A1 (de) | "programmierbare halbleiteranordnung und verfahren zu deren herstellung" | |
| DE3127826C2 (de) | Halbleiterspeicher | |
| DE2017642C3 (de) | Programmierbarer Festwertspeicher | |
| DE2300847B2 (de) | Halbleiterfestwertspeicher | |
| DE3486432T2 (de) | Programmierbare ROM-Struktur und Verfahren zum Herstellen einer solchen Struktur | |
| DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
| DE3927033C2 (de) | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung | |
| DE2063579C3 (de) | Codierbare Halbleiteranordnung | |
| DE69211697T2 (de) | Antischmelzsicherungsstruktur und verfahren zu ihrer herstellung | |
| DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
| DE3141967A1 (de) | Programmierbare speicherzelle | |
| DE2653724A1 (de) | Halbleiter-schaltelement mit irreversiblem verhalten und halbleiterspeicher unter verwendung des halbleiter-schaltelements | |
| DE2654728A1 (de) | Programmierbarer festwertspeicher und verfahren zu seiner herstellung | |
| DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
| DE2408527A1 (de) | Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen | |
| DE2151632A1 (de) | Halbleiterbauteil mit schmelzbaren Verbindungen | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
| DE1284519B (de) | Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2850864A1 (de) | Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung | |
| DE3116324A1 (de) | Programmierbare halbleiteranordnung und verfahren zu deren herstellung | |
| DE2316208B2 (de) | Verfahren zur herstellung einer integrierten mos-schaltung | |
| DE69518047T2 (de) | Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren | |
| DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |