DE3101797A1

DE3101797A1 - Ueberwachungseinrichtung fuer einen pcm-regenerator mit coderegel-verletzungspruefer

Info

Publication number: DE3101797A1
Application number: DE19813101797
Authority: DE
Inventors: Hans Dr.Ing. 8000 München Jungmeister
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1980-07-22
Filing date: 1981-01-21
Publication date: 1982-04-01
Also published as: DK325381A; FI812275A7; AU7315481A; AU526055B2; BR8104684A; US4441185A; FI812275L; NO154367C; NO154367B; NO812485L

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen: Berlin und München VPA 81 P 6 h O * DE

Überwachungseinrichtung für einen PCM-Regenerator mit Coderegel-Verletzungsprüfer

Die Erfindung betrifft eine Anordnung zur Überwachung eines einen Coderegel-Verletzungsprüfer mit angeschlossenem Fehlerzähler enthaltenden Regenerators für pseudoternäre Digitalsignale, der an wenigstens zwei inneren Anschlüssen zwei amplituden- und zeitmäßig regenerierte unipolare Impulszüge erzeugt, von denen Jeweils einer die positiven und einer die negativen Eingangsimpulse repräsentiert und Verfahren zum Betrieb dieser Anordnung.

Durch Zusammenfassung einer Vielzahl von digitalisierten Sprachsignalen oder Datensignalen zu einem Zeitmultiplexsignal und durch Zusammenfassung mehrerer Zeitmultiplexsignale gelangt man schließlich zu digitalen Zeitmultiplexsignalen mit Bitraten, die bei einigen hundert Mbit/s liegen können. Derartige Zeitmultiplexsignale werden über Kupferkabel wegen der Gleich-Stromfreiheit des Übertragungssignals häufig als pseudoternäre digitale Signale übertragen, wobei das Übertragungssignal häufig mittels des AMI-Codes umgeformt wird« Innerhalb der Übertragungsstrecke sind in bestimmten Abständen in die Kabelstrecke Impulsregeneratoren eingefügt, die die amplituden- und zeitmäßige Regenerierung des ÜbertragungsSignaIs vornehmen. Der AMI-Code ist dadurch gekennzeichnet, daß es sich um einen pseudoternären Code handelt, in dem binäre Nullen als Nullschritte und binäre Einsen abwechselnd als Plus- und Minussignale mit logischem Eins-Pegel übertragen werden, wobei die Polarität aufeinanderfolgender Eins-

Ah 1 Shy / 19.1.81

■· ' "-' -^: 5 ; C I -**- VPA 81 P 6 4 04 OE

Impulse jeweils wechselt. Bei der Regenerierung wird aus den positiven Eins-Signalen ein erster und aus den negativen Eins-Signalen ein zweiter unipolarer Impulszug erzeugt und beide Impulszüge getrennt amplituden- und zeitmäßig regeneriert. Zur Regenerierung werden häufig getaktete D-Flipflops verwendet, wobei bei bestimmten Anforderungen an die Amplitudenregeneration den D-Flipflops Amplitudenfilter vorgeschaltet werden. Abschließend erfolgt eine Code-Wandlung der regenerierten unipolaren Impulszüge zu einem neuen, im AMI-Code vorliegenden Übertragungssignal. Im Hinblick auf die einfache Erzeugung eines derartigen Signals mittels einer am Ende kurzgeschlossenen Viertelwellenstichleitung ist im Regenerator die Umformung der unipolaren Impulszüge in ein im Binär-Differenzcode vorliegendes Signal erwünscht. Die Coderegel für diesen Code besteht darin, daß eine logische Eins im binären Ausgangssignal als Wechsel des logischen Pegels von Null auf Eins oder von Eins auf Null im Binär-Differenzcode markiert wird, während die logische Null im binären Ausgangssignal als Beibehaltung des logischen Pegels Eins oder Null vom vorausgegangenen Bit im Binär-Differenzcode markiert wird. Zur Betriebsüberwachung derartiger digitaler Übertragungssysteme mit im AMI-Code vorliegendem Übertragungssignal wird von der Redundanz dieses Codes Gebrauch gemacht, der zwar über drei digitale Werte verfügt, von denen aber zur Informationsübertragung zwei für denselben Zustand des ursprünglichen Signals verwendet werden. Mittels eines Coderegel-Verletzungsprüfers ist es unter Ausnutzung der speziellen Eigenschaft des AMI-Codes, daß aufeinanderfolgende Eins-Impulse immer mit unterschiedlicher Polarität auftreten müssen, möglich, das Übertragungssignal auch dann zu überwachen, wenn es durch eine Pseudozufallsfolge verwürfelt ist. Ein Beispiel für einen derartigen in einem PCM-Regenei^ator enthaltenen Coderegel-Verletzungs-

• ■ · : ^: ■" 1707

-/- VPA 81 P 640') OE

prüfer ist in einer parallelen Anmeldung ausführlicher beschrieben. Im Falle, daß von diesem Coderegel-Verletzungsprüfer über eine nachgeschaltete Telemetrieeinrichtung kein Fehler an eine auswertende Zentrale abgegeben wird, besteht neben der Möglichkeit der absolut fehlerfreien Übertragung des digitalen Signals auch die Möglichkeit einer Störung im Coderegel-Verletzungsprüfer. Erschwert wird die Prüfung weiterhin durch folgenden Umstand: Um den Betrieb nicht zu stören, könnten zu Prüfzwecken in der Sendstelle gezielt nur solche Fehler eingesetzt werden, die die zu übertragende Nachricht nicht verändern. Solche Fehler könnten aber nur Coderegel-Verletzungen sein. Bei Systemen der beschriebenen Art werden jedoch alle Coderegel-Verletzungen von jedem Zwischenregenerator vollständig entfernt. Es ist also unmöglich, derartige Systeme mittels von der Endstelle ausgesandter spezieller Fehlersignale zu prüfen.

Die Aufgabe der Erfindung besteht nun darin, eine Möglichkeit zu finden, den Coderegel-Verletzungsprüfer während des laufenden Betriebs zu überwachen und auch bei außer Betrieb gesetztem Übertragungssystem prüfen zu können.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Überwachung eines Regenerators für im AMI-Code vorliegende PCM-Signale mit einem Zeitentscheider mit zwei getakteten D-Flipflops und mit einem Coderegel-Verletzungsprüfer, wobei zusätzlich ein RS-Flipflop vorgesehen ist, dessen R- und dessen S-Eingang jeweils getrennt mit jeweils einem Ausgang der D-Flipflops des Zeitentscheiders verbunden sind, wobei die Ausgänge des RS-Flipflops den Gegentakt-Signalausgang für das regenerierte Signal darstellen und an jedem Ausgangsanschluß ein unipolarer, die gesamte Information enthaltender Impulszug entnehmbar ist, wobei jeweils mit einem der

■■ ■' 2 ·;·:■ r/97

/(ο

- 4 - VPA 81 P 6 4 04 OE

Eingänge und einem der Ausgänge des RS-Flipflops die zwei Eingänge einer von zwei Gatteranordnungen verbunden.sind und die Ausgänge der Gatteranordnungen miteinander und mit einem Ausgang für ein Fehlersignal verbonden sind, die Erzeugung der Prüffolgen im laufenden Betrieb dadurch erfolgt, daß an jeweils einem der Ausgänge der D-Flipflops Spannungsdetektoren angeschlossen sind, deren Ausgangsanschlüsse mit den Eingängen einer Auswerteschaltung verbunden sind und daß dabei die Steuerausgänge dieser Auswerteschaltung mit dem Basisanschluß jeweils eines von zwei Schalttransistoren verbunden sind, deren Emitteranschlüsse jeweils mit Bezugspotential, deren Kollektoranschlüsse über je einen Schutzwiderstand mit einem der Ausgänge des zugeordneten D-Flipflops, einem der Eingänge der zugeordneten Gatteranordnung und über einen weiteren Widerstand mit Betriebsspannung verbunden sind und dabei entsprechend der Polarität des angeschlossenen Ausgangs des D-Flipflops in beiden Fällen ein npn-Transistor vorgesehen ist.

In den Patentansprüchen 2 bis 6 sind weitere Ausbildungen der erfindungsgemäßen Anordnung geschildert, während in den weiteren Patentansprüchen erfindungsgemäße Verfahren zum Betrieb der Anordnung zur überwachung dargestellt sind.

Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. In der Zeichnung zeigt 30

Fig. 1 einen Teil eines PCM-Regenerators mit einem Coderegel-Verletzungsprüfer und einem ersten regeneratorseitigen Teil der Überwachungseinrichtung für den Coderegel-Verletzungsprüfer mit einer Detektorschaltung,

.: 1797

VPA 81P6

Fig. 2 einen Teil eines Regenerators entsprechend Flg.1 mit verringertem Aufwand in der Detektorschaltung und mit einem Umcodier-Flipflop und

Fig. 3 einen gegenüber dem Regenerator nach Fig. 1 vereinfachten Regenerator ohne Detektorschaltung.

In Fig. 1 ist der für die Erfindung wesentliche Teil eines PCH-Regenerators dargestellt, der die zur Amplitudenentscheidung bzw. Vorentscheidung der empfangenen Impulse verwendeten Amplitudenfilter AF1, AF2 und die üblicherweise zur Zeitentscheidung verwendeten getakteten D-Flipflops DF1, DF2 umfaßt. Nicht mit dargestellt sind also die Fernspeiseweichen und die zur Entzerrung des Kabelfrequenzganges notwendige eingangsseitige Entzerreranordnung sowie die Verbindungen zwischen der Auswerteschaltung und der Telemetrieeinrichtung selbst. Zusätzlich dargestellt ist die angeschlossene Prüf- und Überwachungseinrichtung. Am Eingang E wird ein entzerrtes pseudoternäres Signal empfangen, das in bipolarer Form und im AMI-Code vorliegt. Durch ein erstes und ein zweites Amplitudenfilter wird das bipolare Signal in zwei unipolare Impulszüge aufgeteilt, wobei vom ersten Amplitudenfilter die positiven und vom zweiten Amplitudenfilter die negativen Impulse des Eingangssignals an die D-Eingänge der nachgeschalteten D-Flipflops abgegeben werden. Zur Coderegel-Verletzungsprüfung ist mit dem nichtinvertierenden Ausgang Q des ersten D-Flipflops der Rücksetzeingang und mit dem invertierenden Ausgang (5 der Setzeingang eines zusätzlichen RS-Flipflops RSFF verbunden. Die Verwendung des inversen Ausgangs U des zweiten D-Flipflops erfolgt im zweiten Amplitudenentscheider ohne Invertierung erfolgte Pegelverschiebung der negativen Eingangsimpulse des Eingangssignals. Mit den nichtbeschalteten Ausgängen der beiden D-Flipflops sind über relativ nieder-

■-■ ■·■ ■■·* j ;:i797

VPA 81 P 6 4(HOE ohmige Schutzwiderstände R1 bzw. R2 Jeweils die ersten Eingänge eines ersten und eines zweiten NOR-Gatters NOR1, N0R2 verbunden, deren zweite Eingänge über ein erstes bzw. zweites Laufzeitglied T1, T2 mit dem nichtinvertierenden Ausgang Q bzw. dem invertierenden Ausgang ü des RS-Flipflops verbunden sind. Die Signalverzögerung der Laufzeitglieder ist dabei so eingestellt, daß die Summe aus Signalverzögerung im RS-Flipflop und in Jeweils einem angeschlossenen Laufzeitglied zusammen eine Bitdauer beträgt. Außerdem sind mit den Ausgängen des RS-Flipflops die Ausgangsanschlüsse S bzw. S' eines Gegentaktausgangs für das Übertragungssignal verbunden, das an diesen Ausgangsanschlüssen im Binär-Differenzcode vorliegt. Die Ausgänge der beiden NOR-Gatter sind entsprechend einer wired-or-Verknüpfung miteinander und mit einem Ausgang F für ein Fehlersignal verbunden, an das über einen Fehlerzähler die Auswerteschaltung angeschlossen ist und außerdem eine andere Auswertuagseinrichtung angeschlossen sein kann; der Fehlerzähler wurde in der Fig. 1 in die Auswerteschaltung ASW einbezogen.

Mit jeweils einem Ausgang der D-Flipflops und des RS-Flipflops sind über die Kondensatoren C1, C2, C3 mit relativ geringem Kapazitätswert einzelne Eingänge einer Detektorschaltung Det relativ lose kapazitiv angekoppelt. Die Detektorschaltung enthält Gleichrichteranordnungen, durch die während der laufenden Übertragung des digitalen Signals je ein Gleichspannungssignal erzeugt wird, das an Eingänge einer nachgeschalteten Aus-Wertungseinrichtung abgegeben wird.

Es hat sich gezeigt, daß die in der Detektorschaltung enthaltene Gleichrichteranordnung auch entfallen kann, so daß als Spannungsdetektor auch ein Gleichspannungsdetektor verwendet werden kann. Der Gleichspannungsdetektor enthält ein Integrationsglied hoher Zeitkon-

:;;: 1797

-r- VPA 81 P 6 * O 4 OE

stände, dem ein Schwellwertschalter nachgeschaltet ist. Anstelle der losen kapazitiven Ankopplung ist der Gleichspannungsdetektor über Widerstände an die Ausgänge der Flipflops anzuschließen, wobei die Werte dieser Widerstände vorzugsweise im Kilo-Ohm-Bereich liegen.

Die Auswerteschaltung ASW ist in der parallelen Patentanmeldung P 30 27 755.5-31 in deren Fig. 3 näher dargestellt und beschrieben, wobei sie sich dort schaltungsmäßig an den mit UEC bezeichneten Schaltungsteil anschließt. Mit jeweils einem Steuerausgang A bzw. B der Auswertungseinrichtung ASW ist der Basisanschluß eines ersten npn-Transistors T1 bzw. eines zweiten npn-Transistors T2 verbunden. Die Emitteranschlüsse dieser Transistoren sind an einen Anschluß für eine Spannung U_Q von etwa -2 V entsprechend dem logischen Nullpegel angeschlossen. . Der Kollektoranschluß des ersten Transistors T1 ist an die Verbindung zwischen dem ersten Widerstand R1 und dem ersten Eingang des ersten NOR-Gatters angeschlossen_.und außerdem über einen dritten Widerstand R3 mit der Betriebsspannung -Ub von etwa -5 V verbunden. Der Kollektoranschluß des zweiten Transistors T2 ist an die Verbindung zwischen dem zweiten Widerstand R2 und dem ersten Eingang des zweiten NOR-Gatters N0R2 angeschlossen und außerdem über einen vierten Widerstand R4 mit Betriebsspannung -Ub verbunden. Anstelle der npn-Transistoren T1 und T2 können bei Vertauschung von Kollektor- und Emitteranschlüssen auch pnp-Transistoren verwendet werden. Die Verwendung dieser Transistoren ist zwar wegen der geringeren Auswahl und weiterer Nachteile eingeschränkt, im vorliegenden Fall ergibt sich aber bei Realisierung mittels AND-Gattern eine geringere Steuerleistung. Die Widerstände R3 und R4 sind primär die Emitterwiderstände des ersten bzw. zweiten D-Flipflops DF1, DF2, da die Ausgangsanschlüsse dieser

--β'- VPA 81 P 6 4 0 4 DE

Flipflops direkt an den Emitteranschluß als sogenannter "offener Emitter" geführt sind. Außerdem dienen die Widerstände R3 und R4 zur Einstellung des Ruhelogikpegels der nachgeschalteten NOR-Gatter (pull down resistors) und zusätzlich wird damit der ohmsche Eingangswiderstand der NOR-Gatter bei den hohen Arbeitsfrequenzen sichergestellt.Die Widerstände R3, und R4 wirken also nicht als Kollektorwiderstände für die Transistoren T1 und T2, die Kollektorwiderstände sind die wesentlich niederohmigeren Widerstände R1 und R2.

Es sind folgende, nachstehend aufgeführte Fehlerfälle möglich. Als erstes kann der invertierende Ausgang U des ersten D-Flipflops DF1 ständig Maximalpegel führen, so daß das erste NOR-Gatter NOR1 ständig gesperrt ist. In diesem Fall entsteht ohne zusätzliche Überwachungseinrichtung keine Meldung am Fehlerausgang. Im zweiten Fall ist der gleiche invertierende Ausgang U des ersten D-Flipflops DF1 ständig auf dem niedrigsten Pegel oder schwingt oder ist nicht mehr mit dem Eingangssignal korreliert. In diesem Fall wird bereits ohne zusätzliche Überwachungseinrichtung eine Meldung an den Fehlerausgang abgegeben, so daß für diesen Fall keine Zusatzmaßnahme erforderlich ist. Als dritter Fehlerfall ist denkbar, daß der nichtinvertierende Ausgang Q des zweiten D-Flipflops ebenfalls ständig auf dem niedrigsten Pegel liegt oder schwingt. Dieser Fall ist analog zum zweiten Fall, es wird also bereits ohne Zusatzeinrichtung eine Meldung am Fehlerausgang abgegeben. In einem vierten Fall liegt der nichtinvertierende Ausgang Q des zweiten D-Flipflops ständig auf dem Maximalpegel; in diesem zum ersten analogen Fall wird ebenfalls keine Meldung an den Fehlerausgang abgegeben. Entsprechendes gilt auch für die fünfte Möglichkeit, daß der invertierende Ausgang Q" des RS-Flipflops ständig auf Maximalpegel liegt. Als sechster

-<- VPA 81 P 6 4 O 4 DE

Fall ist denkbar, daß der invertierende Ausgang des RS-Flipflops ständig auf dem Minimalpegel liegt oder schwingt. Dieser Fall entspricht dem beschriebenen zweiten Fall, es wird also auch ohne Zusatzeinrichtung eine Meldung an den Fehlerausgang abgegeben. Dies gilt auch für einen siebten Fall, daß einer der NOR-Gatterausgänge ständig auf Maximalpegel liegt oder schwingt. Schließlich ist ein achter Fehlerfall denkbar, daß einer der NOR-Gatterausgänge ständig auf Minimalpegel liegt, wobei ohne Zusatzeinrichtung keine Fehlermeldung erzeugt wird.

Die zusätzliche Überwachung des invertierenden Ausgangs ü des ersten D-Flipflops, des nichtinvertierenden Ausgangs Q des zweiten D-Flipflops und des invertierenden Ausgangs U des RS-Flipflops erfolgt durch die dargestellten Detektoren Det für Wechselspannung, die über die Kondensatoren C1, C2, C3 an diese Ausgänge angekoppelt sind. Die Kondensatoren verfügen über einen vergleichsweise niedrigen Kapazitätswert, so daß es sich um eine lose kapazitive Ankopplung handelt, die die an diesen Ausgängen auftretenden Impulse nicht nennenswert verformt. Infolge des ständigen Zeichenwechsels bei normaler Signalübertragung muß an allen diesen Ausgängen eine Wechselspannung auftreten, unterschreitet diese einen Mindestwert, dann liegt ein Fehler vor. Es ist auch der Fall denkbar, daß diese Wechselspannung durch eine unerwünschte Schwingung erzeugt wird, in diesem Falle wird aber am Fehlerausgang ohnehin eine Fehlermeldung abgegeben.

Zur Prüfung der NOR-Gatter werden deren nicht an das RS-Flipflop angeschlossene Eingänge abwechselnd an einen niedrigen Pegel angelegt. In diesem Fall müssen am Fehlerausgang Impulse auftreten, wenn die NOR-Gatter funktionieren und die Wechselspannungsdetekto-

->β— VPA 81 P 6 4 O h DE

ren korrekten Pegel melden. Zur praktischen Durchführung dieser Maßnahme ist jedoch einiges zu beachten: Um die vom invertierenden Ausgang θ" des ersten D-Flipflops bzw. vom nichtinvertierenden Ausgang Q des zweiten D-Flipflops ausgehenden Ströme auf einen zulässigen Wert zu begrenzen, wurden die Widerstände R1 und R2 vorgesehen, da andernfalls die bei ECL-Schaltungen üblichen Emitterausgänge durch die niederohmige Absenkung des NOR-Gattereingangspotentlals kurzgeschlossen würden. Das niederohmige Absenken ist aber erforderlich, um die Ansteuerung aus den Emittern der D-Flipflops unwirksam werden zu lassen. Es wird sinnvoll verwirklicht durch npn-Transistoren, die durch basisseitige Steuerimpulse aus dem Sperrzustand in die Sättigung gebracht werden. Um im Sperrfall (normaler Betriebszustand) dieser Transistoren aus den Flipflopemittern genügend Strom zu ziehen, sind die Widerstände R3 und R4 vorhanden. Für die Dimensionierung der Widerstände gilt: R1 < R3 bzw. R2 < R4, um das betriebsmäßige Signal möglichst wenig zu dämpfen. Die Widerstände R1 bzw. R2 sind möglichst klein, aber mindestens so hoch zu wählen, daß der maximal zulässige Emitterstrom nicht überschritten wird. Die Widerstände R3 bzw. R4 sind möglichst hoch, jedoch so klein zu wählen, daß der minimal notwendige Emitterstrom erreicht wird.

Durch die Ankopplung der Eingänge der Wechselspannungsdetektoren an die den D-Flipflops abgewandte Seite der Widerstände R1 und R2 werden letztere durch die Wechselspannungsdetektoren mitüberwacht. Das Anlegen des "Low"-Pegels an den ersten NOR-Gattereingang erfolgt mittels des npn-Transistors T1, dessen Kollektoranschluß in die Verbindung zwischen Strombegrenzungswiderstand R1 und Eingang des ersten NOR-Gatters geschaltet ist.

- «τ - _VPA 81 P 6 4 O 4 DE

Analog wird der ⁿLow"-Pegel am Eingang des zweiten NOR-Gatters N0R2 mittels des npn-Transistors T2 erzeugt. Fallen die Kollektorwiderstände dieser beiden Transistoren oder aber die Transistoren selbst durch Unterbrechung aus, so wird dies dadurch erkannt, daß bei der Früfung trotz angelegter Fehlerpegel keine Fehlermeldung am Ausgang F erscheint. Bei Ausfall durch Kurzschluß kommt es dagegen ständig zur Fehlermeldung.

In die Verbindung zwischen Fehlerausgang F und Telemetrieeinrichtung, die die Fehlermeldung zu einer auswertenden Endstelle überträgt, kann zusätzlich ein Fehlerzähler eingeschaltet sein, der dann mit überwacht werden muß. Dazu sind die bereits beschriebenen Prüfungen geeignet, T?ei denen eine Fehlermeldung am Fehlerausgang F auftreten muß. In diesem Fall muß auch der Fehlerzähler an die nachgeschaltete Telemetrieeinrichtung eine Information abgeben, die seinem Zählerstand entspricht. Die praktische Prüfung geschieht dabei beispielsweise dadurch, daß zu Beginn oder am Ende eines jeden Fehlermeldezyklus die Auswerteschaltung des jeweiligen Regenerators mittels einer Synchroneinrichtung einige Mikrosekunden lange Torimpulse erzeugt, so daß der Fehlerzähler bis zu seinem Endwert durchgeschaltet wird. Zu diesem Zweck enthält die Auswerteschaltung eine zusätzliche Abfrageeinrichtung für den Fehlerzähler. Wird ..der maximale Fehlerstand an diese Abfrageeinrichtung abgegeben, dann werden, durch die Auswerteschaltung ASW gesteuert, der Fehlerzähler rückgesetzt und die Torimpulse AB für die Eingänge der Transistoren T1 bzw. T2 gelöscht. Stellt die Abfrageeinrichtung der Auswerteschaltung jedoch keinen maximalen Zählerstand fest, so wird an die Telemetrieeinrichtung eine spezielle Meldung abgegeben, die eine defekte Überwachung signalisiert.

IS

-ie- VPA 81 P 6 4 (M OE

Bei einem weiteren, nicht dargestellten Ausführungsbeispiel enthält die Auswerteschaltung einen asynchronen, also freilaufenden Prüfgenerator, durch den die Prüf-Torimpulse in beliebigen Zeitabständen erzeugt werden können und die Ergebnisse der Prüfung mit einer beliebigen Fehlermeldung zur Telemetrieeinrichtung kombiniert übertragen werden. Die Auswerteschaltung enthält außerdem wahlweise einen Steuereingang, der mit der Telemetrieeinrichtung verbunden ist und dadurch den Start der Prüfung von einer Auswertungsstelle aus ermöglicht.

Die Auswerteeinrichtung enthält in einem weiteren Ausführungsbeispiel einen Prüfgenerator für Prüfimpulse entsprechend den Impulsen des Übertragungssignals. Die Ausgänge dieses Prüfgenerators sind dabei mit entsprechenden Ausgängen der D-Flipflops verbunden. Die Prüfimpulse werden nun in solchen Zeitschlitzen eingesetzt, in denen der Entscheider, falls er nur einen Ausgang hat, keinen Impuls der entgegengesetzten Polarität abgibt. Entsprechend sind für Entscheider mit zwei Ausgängen die Ausgänge des Prüfgenerators so gesteuert, daß nur dann ein Impuls abgegeben wird, wenn der ihm nicht zugeordnete Entscheiderausgang keinen AMI-Impuls erkennt. Nur in diesem Falle ist nämlich sichergestellt, daß die Prüfimpulse vom Regenerator eliminiert werden und während des laufenden Betriebs keinen Übertragungsfehler verursachen.

Mit der beschriebenen Einrichtung ist auch eine Prüfung bei außer Betrieb gesetztem Übertragungssystem möglich. Das Außerbetriebsetzen erfolgt dabei lediglich durch Abtrennen der Signalquelle im sendeseitigen Leitungsendgerät der Übertragungsstrecke. Dadurch wird von der bereits erwähnten, an die Sendestufen der einzelnen Regeneratoren angeschlossenen Überwachungseinrichtungen ein Signal entsprechend dem Fehlerfall "kein Ausgangssignal¹¹

,9

- /rT - VPA 81 P 6 4 O k DE

abgegeben. Dieses Signal kann zum Starten eines Prüfgenerators verwendet werden, der abwechselnd Folgen positiver und negativer Impulse abgibt, wobei die Impulse in der Amplitude den Entscheiderausgangsimpulsen und in der Impulsdauer wenigstens den Entscheiderausgangsimpulsen entsprechen. Für die zeitliche Aufeinanderfolge der Prüfimpulse besteht dabei keine exakte Vorschrift, sofern der Coderegelüberwachungsprüfer asynchron arbeitet und nur statische Speicher enthält. Die Prüfimpulse können dann auch mittels eines vergleichsweise einfachen Prüfgenerators, also beispielsweise eines Relaxationsoszillators oder eines astabilen Multivibrators, erzeugt werden. Das bei dieser Messung weiterhin in Betrieb bleibende Telemetriesystem zur Fehlermeldung an die Endstelle meldet dann von allen Regeneratoren mit intaktem Coderegel-Verletzungsprüfer die für diesen Fall vorgesehene Information, ausgelöst durch die künstlichen Coderegel-Verletzungen. Die Prüfung kann dabei auch so erfolgen, daß zunächst durch das Fehlersignal der Überwachungseinrichtung der Endstufe, daß kein Übertragungssignal vorliegt, in den Regeneratoren zusätzliche Flipflops gesetzt werden, die beim nachfolgenden Beaufschlagen des Leitungsendgerätes mit dem Übertragungssignal die Torimpulse erzeugen und so die Prüfung einleiten.

Im Zusammenhang mit der Erläuterung der Funktion der Anordnung nach der Fig. 1 sei außerdem darauf verwiesen, daß die gesamte Regeneratoranordnung weitere, in der Fig. 1 nicht gezeigte Überwachungseinrichtungen enthält. So ist beispielsweise an die Regeneratorendstufe eine Überwachungseinrichtung angeschlossen, durch die der Übertragungsweg für das digitale Signal überwacht wird. Durch diese Überwachungseinrichtung wird bereits ein Teil des Coderegel-Verletzungsprüfers, nämlich das im Übertragungsweg des digitalen Signals liegende

.-: : ϊ-797

- *r - VPA⁸¹ P 6 H 4 OE

RS-Flipflop, in die Regeneratorüberwachung einbezogen. Wurden beide Ausgänge des RSFF zur Gegentaktansteuerung der Endstufe herangezogen, und zwar in der Form , daß diese kein Signal abgeben kann, wenn einer der Flipflopausgänge ausfällt, dann ist die Überwachung des Flipflops von der Endstufe her vollständig. In diesem Fall wird der an den invertierenden Ausgang ü des RS-Flipflops anzuschließende Detektor überflüssig.

Bei einer Eintakt-Ansteuerung der Endstufe wird jedoch nur der nichtinvertierende Ausgang des RS-Flipflops von der Endstufe her überwacht, so daß der an den invertierenden Ausgang des RS-Flipflops anzuschließende Detektor zunächst erforderlich ist.

Ist das Ausgangssignal des RS-Flipflops nicht mehr mit dem Eingangssignal korreliert, z.B. durch Schwingungen, dann wird bereits von der an die Endstufe angeschlossenen Überwachungseinrichtung eine Meldung an einen zentralen Fehlerausgang abgegeben. Eine zusätzliche Überwachung ist deshalb für die beiden nicht an das RS-Flipflop angeschlossenen Ausgänge der beiden D-Flipflops sowie für die beiden NOR-Gatter gegebenenfalls für den invertierenden Ausgang U des RS-Flipflops und für einen Fehlerzähler nötig.

Der in Fig. 2 dargestellte Teil eines Regenerators entspricht weitgehend dem Regenerator nach der Fig. 1, im Hinblick auf die Verwendung in einem Endregenerator wurde jedoch ein drittes D-Flipflop DF3 mit zwei Eingängen D1 und D2 und den beiden Ausgängen B1 und B2 eingefügt. Die in der beschriebenen Art und Weise durch die Amplitudenfilter und das erste und das zweite D-Flipflop amplituden- und zeitmäßig .regenerierten Signale werden im dritten D-Flipflop umcodiert. Die beiden D-Eingänge dieses D-Flipflops sind dabei durch die

-*&- VPA 81 P 64 04 DE

ODER-Funktion miteinander verknüpft. Zusätzlich ist bei der Anordnung nach der Fig. 2 der Überwachungsaufwand dadurch verringert worden, daß der dritte Detektor der Detektoranordnung Det und der zugehörige Koppelkondensator C3 weggelassen worden sind. Der Kondensator C3 war an den invertierenden Ausgang Q~ des RS-Flipflops angeschlossen, um diesen Ausgang mitüberwachen zu können. Es hat sich nun gezeigt, daß auf diese Überwachungsmöglichkeit verzichtet werden kann, wenn die Prüfsignale an den Anschlüssen A und B zeitlich nacheinander anliegen. Durch ein Signal am Anschluß B allein wird der invertierende Ausgang ü des RS-Flipflops und durch ein Signal am Anschluß A allein der entsprechende nichtinvertierende Ausgang Q überwacht.

Der Regenerator entsprechend der Fig. 3 ist gegenüber den vorstehend geschilderten Regeneratoren durch Wegfall der Detektoranordnungen weiter vereinfacht. Dies wurde dadurch ermöglicht, daß der invertierende Rücksetzeingang R" und der invertierende Setzeingang 3" des RS-Flipflops anstelle der nichtinvertierenden Eingänge verwendet werden und diese Eingänge mit demjenigen Ausgang der vorgeschalteten D-Flipflops DF1 bzw. DF2 verbunden sind, an die auch die NOR-Gatteranordnungen NOR1 bzw. N0R2 angeschlossen sind. Eine Überwachung der nicht beschalteten Ausgänge der D-Flipflops ist überflüssig. Die Steuerung der Auswerteschaltung ASW erfolgt dann nur über den Fehlerausgang F der Überwachungseinrichtung, das in der Auswerteschaltung enthaltene Programm und gegebenenfalls durch eine externe Steuerung.

16 Patentansprüche
3 Figuren

Leerseite

Claims

3^01797 YPA 81 P δ 4 0 h OE Patentansprüche

1. Anordnung zur Überwachung eines einen Coderegel-Verletzungsprüfer mit angeschlossenem Fehlerzähler enthaltenden Regenerators für pseudoternäre Digitalsignale, der an wenigstens zwei inneren Anschlüssen zwei amplituden- und zeitmäßig regenerierte unipolare Impulszüge erzeugt, von denen jeweils einer die positiven und einer die negativen Eingangsimpulse repräsentiert, dadurch gekennzeichnet, daß zur Überwachung eines Regenerators für im AMI-Code vorliegende PCM-Signale mit einem Zeitentscheider mit zwei getakteten D-Flipflops (DF1, DF2) und mit einem Coderegel-Verletzungsprüfer, wobei zusätzlich ein RS-Flipflop (RSFF) vorgesehen ist, dessen R- und dessen S-Eingang jeweils getrennt mit jeweils einem Ausgang der D-Flipflops (DF1, DF2) des Zeitentscheiders verbunden sind, wobei die Ausgänge des RS-Flipflops den Gegentakt-Signalausgang für das regenerierte Signal darstellen und an jedem Ausgangsanschluß (S, S¹) ein unipolarer, die gesamte Information enthaltender Impulszug entnehmbar ist, wobei jeweils mit einem der Eingänge und einem der Ausgänge des RS-Flipflops (RSFF) die zwei Eingänge einer von zwei Gatteranordnungen (NOR1, N0R2) verbunden sind und die Ausgänge der Gatteranordnungen miteinander und mit einem Ausgang (F) für ein Fehlersignal verbunden sind, die Erzeugung der Prüffolgen im laufenden Betrieb dadurch erfolgt, daß an jeweils einem der Ausgänge der D-Flipflops (DF1, DF2) Spannungsdetektoren (Det) angeschlossen sind, deren Ausgangsanschlüsse mit den Eingängen einer Auswerteschaltung (ASW) verbunden sind und daß dabei die Steuerausgänge dieser Auswerteschaltung mit dem Basisanschluß jeweils eines von zwei Schalttransistoren (T1, T2) verbunden sind, deren Emitteranschlüsse jeweils mit Bezugspotential (U ), deren KoI-

' wi υ ι

-VT- VPA 81 P 6 h O 4 OE

lektoranschlüsse über Je einen Schutzwiderstand (R1, R2) mit einem der Ausgänge des zugeordneten D-Flipflops, einem der Eingänge der zugeordneten Gatteranordnung und über einen weiteren Widerstand (R3, R4) mit Betriebsspannung (-U, ) verbunden sind und dabei entsprechend der Polarität des angeschlossenen Ausgangs des D-Flipflops in beiden Fällen ein npn-Transistor (T1, bzw. T2) vorgesehen ist.

2. Anordnung nach Patentanspruch 1, dadurch g e k e η n_z e i c h η e t , daß der Wert der an die Ausgänge der D-Flipflops angeschlossenen Schutzwiderstände (R1, R2) kleiner als der Wert der an die Betriebsspannung angeschlossenen weiteren Widerstände (R3, R4) ist und daß dabei der Wert der Schutzwiderstände (R1, R2) möglichst klein aber mindestens so hoch ist, daß der maximal zulässige Strom der Ausgänge der beiden D-Flipflops nicht überschritten wird und daß die Werte der weiteren Widerstände (R3, R4) mögliehst hoch, jedoch so klein sind, daß der zum Betrieb wenigstens erforderliche Strom aus den Ausgängen der D-Flipflops erreicht wird.

3. Anordnung nach Patentanspruch 1, dadurch

gekennzeichnet, daß mit dem invertierenden Ausgang ((S) des RS-Flipflops ein weiterer Spannungsdetektor verbunden ist.

4. Anordnung nach Patentansprüchen 1 oder 3, d a -

durch gekennzeichnet, daß als Spannungsdetektoren Wechselspannungsdetektoren vorgesehen sind, die über eine lose kapazitive Kopplung an die Ausgänge der Flipflops angeschlossen sind.

5. Anordnung nach Patentansprüchen 1 oder 3, dadurch gekennzeichnet, daß als Span-

nungsdetektoren Gleichspannungsdetektoren vorgesehen sind, die ein Integrationsglied hoher Zeitkonstante mit nachgeschaltetem Schwellwertschalter enthalten und die an die Ausgänge der Flipflops hochohmig angekoppelt sind.

6. Anordnung nach Patentansprüchen 1 bis 5, dadurch gekennzeichnet, daß der inver tierende Rucks etzeingang (R")des RS-Flipflops mit dem invertierenden Ausgang (ü) des einen D-Flipflops verbunden ist, daß der inverse Setzeingang (S) des RS-Flipflops mit dem nichtinvertierenden Ausgang (Q) des anderen D-Flipflops (DF2) verbunden ist, daß der invertierende Rücksetzeingang (R")des RS-Flipflops über den ersten Widerstand (R1) mit dem Kollektoranschluß des ersten Transistors (T1) und mit dem einen Eingang des ersten NOR-Gatters (N0R1) verbunden ist, daß der inverse Setzeingang (S*) des RS-Flipflops über den zweiten Widerstand (R2) mit dem Kollektoranschluß des zweiten Transistors (T2) und mit dem einen Eingang des zweiten NOR-Gatters (N0R2) verbunden ist und daß die Spannungsdetektoren mit ihren Koppelelementen entfallen.

7. Verfahren zur Durchführung in einer Anordnung nach Patentansprüchen 1 bis 6, dad..urch gekennzeichnet, daß örtlich den regenerierten Impulszügen des Übertragungssignals entsprechende Prüffolgen erzeugt werden, die an die mit den zwei inneren Anschlüssen des Regenerators verbundenen An-Schlüssen des Coderegel-Verletzungsprüfers abgegeben werden und daß bei laufender Signalübertragung,durch örtlich erzeugte Steuerimpulse (A, B) veranlaßt, die NOR-Gatter (N0R1, 2) die von den Ausgängen des RS-Flipflops abgegebenen unipolaren Signale an den Fehlerausgang (F) weitergeben.

- ·■··■■ - ^: 3;:: 1797

-j*- VPA 81 P 6404 OE

8. Verfahren zur Durchführung in einer Anordnung nach Patentansprüchen 1 bis 6, dadurch gekennzeichnet, daß örtlich den regenerierten Impulszügen des Übertragungssignals entsprechende Prüffolgen erzeugt werden, die an die mit den zwei inneren Anschlüssen des Regenerators verbundenen Anschlüsse des Coderegel-Verletzungsprüfers abgegeben werden, daß bei laufender Signalübertragung die Impulse der Prüffolgen mit dem Takt des Ubertragungssignals synchronisiert werden und in Abhängigkeit von den Impulsen des Übertragungssignals so abgegeben werden, daß in Kombination mit diesen jeweils wenigstens zwei aufeinanderfolgende Impulse gleicher Polarität auftreten und daß bei fehlender Signalübertragung die Prüffolgen selbst wenigstens zwei aufeinanderfolgende Impulse gleicher Polarität enthalten.

9. Verfahren nach Patentanspruch 8, d a d ur c h gekennze lehnet , daß bei laufender Signalübertragung die Prüffolgen aus den amplituden- und zeitmäßig regenerierten unipolaren Impulszügen abgeleitet werden.

10. Verfahren nach Patentanspruch 8, dadurch

gekennzeichnet, daß bei fehlender Signalübertragung durch einen Steuerbefehl ein örtlicher Prüfgenerator aktiviert wird.

11. Verfahren nach Patentansprüchen 8 oder 9, d a -

durch gekennzeichnet, daß bei laufender Signalübertragung nur dann ein Impuls der Prüffolge mit der einen Polarität abgegeben wird, wenn zu diesem Zeitpunkt in dem amplituden- und zeitmäßig regenerierten unipolaren Impulszug der anderen Polarität kein von einem Eingangssignal herrührender Impuls auftritt.

■ - Z■■; j 1797

- ζσ - VPA 81 P 6 4 O 4 DE

12. Verfahren nach Patentanspruch 11, dadurch gekennzeichnet, daß als Prüffolgen Rechteckimpulse entsprechender Polarität abgegeben werden, deren Dauer der vorgesehenen Prüfzeit entspricht und deren Anliegen an den inneren Anschlüssen des Regenerators durch eine der logischen ÜND-Fanktion entsprechende Verknüpfung mit dem Takt des Übertragungssignals und mit dem invertierten amplituden- und zeitmäßig regenerierten unipolaren Impulszug der anderen PoIarität bestimmt wird.

13. Verfahren nach Patentansprüchen 8 oder 10 dadurch gekennzeichnet, daß die Prüfimpulse zunächst asynchron erzeugt werden und durch ein aus dem unipolaren amplituden- und zeitmäßig regenerierten Signal erzeugtes Schaltkriterium jeweils in den entsprechenden Impulszug eingeblendet werden.

14. Verfahren nach Patentansprüchen 8 bis 13,

dadurch gekennzeichnet, daß die Prüfung der Überwachungseinrichtung durch einen Steuerbefehl ausgelöst wird, der über die zur Weiterleitung der ermittelten Fehlerdaten angeschlossene TeIemetrieeinrichtung von einer auswertenden Endstelle zum prüfenden Regenerator übertragen wird.

15. Verfahren nach Patentanspruch 8, dadurch gekennzeichnet , daß zur Einleitung der Prüfung das Eingangssignal von der Ubertragungsstrecke abgeschaltet wird und dadurch ein im Regenerator aus dem Eingangssignal erzeugtes Steuersignal abgeschaltet wird, daß mit dem inversen Steuersignal wenigstens ein zusätzliches Flipflop gesetzt wird, daß anschließend das Eingangssignal wieder an die Übertragungsstrecke angeschaltet wird und dadurch das gesetzte Flipflop oder eine von ihm gesteuerte Einrichtung die Prüffolge erzeugt.

-2T- VPA

16. Verfahren nach Patentansprüchen 8 bis 15, dadurch gekennzeichnet, daß die Erzeugung der Prüffolgen für wenigstens eine solche Zeitdauer aufrechterhalten wird, daß die Maximalstellung des an den Coderegel-Verletzungsprüfer angeschlossenen Fehlerzählers erreicht wird.