[go: up one dir, main page]

DE3150215A1 - "analog-digital-wandler" - Google Patents

"analog-digital-wandler"

Info

Publication number
DE3150215A1
DE3150215A1 DE19813150215 DE3150215A DE3150215A1 DE 3150215 A1 DE3150215 A1 DE 3150215A1 DE 19813150215 DE19813150215 DE 19813150215 DE 3150215 A DE3150215 A DE 3150215A DE 3150215 A1 DE3150215 A1 DE 3150215A1
Authority
DE
Germany
Prior art keywords
fine
coarse
converter
bit information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813150215
Other languages
English (en)
Other versions
DE3150215C2 (de
Inventor
Robert Emile Johan 5621 Eindhoven Van de Grift
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3150215A1 publication Critical patent/DE3150215A1/de
Application granted granted Critical
Publication of DE3150215C2 publication Critical patent/DE3150215C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

H. V. Philips' 8!oei!ampeniabÄi^:Ekfe;.:·":»: ·:- 3150215
PHN 9925 -^ 21.7.1981
Analog-Digital-Wandler
Die Erfindung bezieht sich, auf einen Analog-Digital-Wandler mit einem mit einem Eingang für ein umzuwandelndes Signal verbundenen Grobwandler und einer mit diesem Eingang verbundenen ersten bzw. zweiten FaItschaltung, wobei mit einem Ausgang der ersten bzw. zweiten Faltschaltung ein erster bzw. zweiter Feinwandler verbunden ist.
Aus IEEE Transactions on Nuclear Science, Februar 1975. Seiten 446-451, insbesondere Fig. 12, ist ein derartiger Analog-Digital-Wandler bekannt, der zum Umwandeln ^0 von Signalen mit grosser Bandbreite, wie beispielsweise Videosignalen in Fernübertragungssystemen, geeignet ist. Bei der praktischen Verwirklichung einer derartigen Schaltungsanordnung stellte es sich heraus, dass es schwer ist, Fehler, die durch Verzögerung zwischen den AusgangsSignalen mit Grobbitinformation und mit Feinbitinformation, zu vermeiden bzw. auszugleichen.
Die Erfindung hat nun zur Aufgabe, eine Lösung für dieses Problem zu schaffen.
Ein Analog-Digital-Wandler der eingangs erwähnten
Art weist dazu nach der Erfindung das Kennzeichen auf, dass mit einem Ausgang des Grobwandlers und mit Ausgängen der Feinwandler eine Füllschaltung verbunden ist, zum Einsetzen einer sich ändernden Grobbitinformation durch eine sich ändernde Feinbitinformation.
Durch die erfindungsgemässe Massnahme wird nun eine Grobbitinformation durch eine Feinbitinformation ersetzt, so dass zwischen der betreffenden Grobbitinformation und der Feinbitinformation keine Fehler mehr auftreten. Dies ist bei diesem Wandlertyp mit parallel arbeitenden FaItschaltungen und Feinwandlern dadurch möglich, dass einer der Feinwandler eine Änderung in einem der Ausgangssignale aufweist bei demselben Eingangssignalpegel, bei dem eine Änderung in einem Ausgangssignal des Grobwandlers
PHN 9925 «Τ 21.7.198I
auftritt.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnui . dargestellt und wird im folgenden näher beschrieben Es zeigen
Fxg. 1 ein Blockschaltbild eines Analog-Digital-Wandlers nach der Erfindung,
Fig. 2 eine Anzahl Wellenformen der Änderung der Signale an unterschiedlichen Stellen in der Schaltungsanordnung nach Fig. 1 als Funktion der Amplitude des Eingangs signal s des Wandlers,
Fig. 3 eine Tabelle der Grob- und Feinbitinformation an unterschiedlichen Stellen in der Schaltungsanordnung nach Fig. 1 und entsprechend den Wellenformen nach Hg» 2, , Fig. 4 ein detaillierteres Schaltbild eines Ausführungsbeispiels einer Füllschaltung für den Wandler nach Fig. 1,
In Fig. 1 wird einem Eingang 1 ein umzuwandelndes analoges Signal V zugeführt. Dieser Eingang 1 liegt an einem Eingang 3 eines Grobwandlers 5> an einem Eingang 7 einer ersten Faltschaltung 9 und an einem Eingang 11 einer zweiten FaItschaltung 13.
Die erste Faltschaltung 9 ergibt an einem Ausgang 15 ein Signal,.von dem in Fig. 2 die Wellenform als Funktion der Amplitude des Eingangssignals V durch A angegeben ist.
Dieses Signal A wird einem Eingang 17 eines ersten Feinwandlers 19 zugeführt.
Die zweite FaItschaltung 13 ergibt an einem Ausgang 21 ein Signal, von dem in Fig. 2 die Wellenform als Funktion der Amplitude des Eingangssignals V durch B angegeben ist. Dieses Signal B wird einem Eingang 23 eines zweiten Feinwandlers 25 zugeführt.
Von dem ersten Feinwandler I9 sind drei Ausgänge 27 29, 31 mit einer Speicherschaltung 33 verbunden, die durch einen Taktimpulsgenerator 35 gesteuert wird und zwischen zwei aufeinanderfolgenden Taktimpulsen an drei Ausgängen 35» 37» 39 einen konstanten logischen Signalpegel abgibt entsprechend einem logischen Signalpegel an den Ausgängen 27, 29, 31 des ersten Feinwandlers I9 beim
«eft * ■ · ·
": .:. 31 502 Ί
PHN 9925 & 21.7.1981
Auftritt eines Taktimpulses. Diese logischen Signalpegel an den Ausgängen 35 bzw. 37, .39 sind in Fig. 2 durch die Wellenformen a1, bzw. a2, a„ angegeben.
Mit drei Ausgängen 41, 43 bzw. 45 des zweiten Feinwandlers 25 sind auf ähnliche Weise drei Ausgänge 47, 49 bzw. 51 der Speicherschaltung 33 mit fünf Ausgängen 53, 55, 57, 59 bzw. 61 des Grobwandlers 5 fünf Ausgänge 63, 65, 67, 69 bzw. 71 der Speicherschaltung 33 verbunden.
An den Ausgängen 35, 37, 39, 47, 49, 51, 63, 65,' 67, 69 bzw. 71 der Speicherschaltung 33 entstehen logische Signalformen, die in Fig. 2 durch ä-, a„, a_, b , b2,b_, gr,i gii go, go bzw. gi bezeichnet sind.
Die.Ausgänge 35, 37, 39, ^7, 49", 51 der Speicherschaltung 33 liefern Feinbitinformation a.. , a„, a„, b.. , b , b„ an einer Dekodier schaltung 73, die" Ausgänge 65, 67, 69 der Speicherschaltung 33 liefern Grobbitinformation g.. , g_, go zu drei Füllschaltungen 75, 77 bzw. 79-
Die Füllschaltung 75 erhält weiterhin noch Grobbitinformation g0 von dem Ausgang 63, Grobbitinformation g2
von dem Ausgang 67 und Feinbitinformation a2, b„ von den Ausgängen 37 und 49 der Speicherschaltung 33·
Die'Füllschaltung'77 erhält "weiterhin noch Grobbitinformation g-, g„ von den Ausgängen 65 und 69 und Feinbitinformation a2, b„ von den Ausgängen 37 und 49 der Speicherschaltung 33.
Die Füllschaltung 79 erhält weiterhin noch Grobbitinformation g2 von dem Ausgang 67, zusätzliche Grobbitinformation gr von dem Ausgang 71 und Feinbitinformation a2' ^? von den Ausgängen 37 und 49 der Speicherschaltung Die Ftillschaltung 75, 77 bzw. 79 hat einen Ausgang 81, 83 bzw. 85, wodurch korrigierte Grobbitinformation g1corr-f .g2corr bzw. g3corr der Dekodier schaltung 73 ,. geliefert wird.
Die Dekodierschaltung 73 hat eine Ausgangskombination 87 für einen binären Vierb'itkode. Diese Dekodierschaltung kann auf einfache Weise vom Fachmann entworfen werden für den gewünschten Kode und wird weiterhin nicht beschrieben.
PHN 9925 % 21.7.1981
In Fig. k ist die Füllschaltung 77 detailliert dargestellt. Entsprechende Teile sind mit den Bezugszeichen wie in ^'en vorhergehenden Figuren angegeben.
Aus Fig. 2 und der Tabelle nach Fig. 3 ist ersichtlich, dass die Grobbitinformation g„·, die durch die Füllschaltung 77 korrigiert werden muss, bei dem halben maxima1 en verwandelbaren Eingangswert yV einen Übergang
max ·«
von logisch Null nach logisch Eins aufweist. Dieser Übergang in g2 kann gegenüber den Feinbitübergängen zeitlich etwas verschoben sein. Dies würde eine Ungewissheit in der Umwandlung ergeben, die in der Tabelle nach Fig. 3 für g2 durch χ angegeben ist. Dieser Übergang in g2 wird deswegen mit einem UND-Tor detektiert, das die Signale g., b'„ und g' zugeführt bekommt, wobei die Akzenten eine Inversion bezeichnen.
Der Übergang in gp tritt bei dem Übergang des
V V Wertes des Eingangs signals von 8 ~rr nach 9 "TT auf. Aus der Tabelle nach Fig. 3 ist ersichtlich, dass bei diesen Werten g1 = 1 , g~ = O und b„ = O ist. Diese Kombination von Werten für g-, g„ und b„ tritt weiterhin nicht auf, so dass das UND-Tor für Detektion des Ubergangsgebietes für das Grobbit g„ verwendbar ist.
Durch eine weitere Torschaltung mit zwei UND-Toren 91» 93 und ein mit den Ausgängen dieser UND-Tore
" verbundenes ODER-Tor wird in dem Ubergangsgebiet von g„ die Feinbitinformation a2 für g2 ausgefüllt. Dazu wird das Ausgangssignal des UND-Tores 89 dem UND-Tor 93 zugeführt, dem auch die Feinbitinformation a? zugeführt wird. Ausserhalb des Ubergangsgebietes gibt das UND-Tor 91 die Grobinformation go zu dem ODER-Tor 95· Das Ausgangssignal g2 des ODER-Tores wird also in dem Ubergangsgebiet durch einen Feinbitübergang gebildet, so dass zwischen diesem Ausgangssignal und der Feinbitinformation an den Ausgängen 35, 37, 39, k7, hj und 51 der Speicherschaltung α 33 kein Fehler infolge der Zeitunterschiede bei den betreffenden Übergängen auftritt.
Zur Detektion und zum Ersetzen des zu korrigierenden Grobbitübergangs stellt es sich heraus, dass jeweils
PHN 9925 #* · 21.7.1981
-ζ-
die benachbarten Grobbitinformationen und. die mittleren Feinbitinformationen ausreichen, um die Korrektur durchzuführen. Es stellt sich heraus, dass dies auch für Wandler, für mehr als vier Bits gilt.
Für die Grobbits g.. und g_ kann 'eine ähnliche Torschaltung entworfen werden, wobei durch das Fehlen benachbarter Grobbitinformation bei üblichen Wandlern eine zusätzliche Grobbitinformation g bzw. g. auf die in Fig. und Fig. 3 angegebene Art und Weise erzeugt wird.
^ Zur"Detektion der zu ersetzenden Grobbitübergänge
in s^ bzw. g„ kann ein UND-Tor b^ g g'_ bzw. b„ g„ g'. dienen und für die ersetzende Feinbitinformation ein beiden Fällen a'2.
Es dürfte einleuchten, dass die Füllschaltungen 75 ι ηη s ye) auch einen Teil der Dekodierschaltung 73 bilden können oder sogar hinter diese Dekodierschaltung aufgenommen sein können, wenn ihre Eingangssignale angepasst werden.
Als Ersatz der angegebenen Füllschaltungen kann gewünschtenfalls beispielsweise ein geeignet programmiertes "programmable read-only memory" (PROM) verwendet werden, der gewünschtenfalls zugleich als Dekodierschaltung programmiert werden kann.
In dem gegebenen Ausführungsbeispiel tritt für unterschiedliche Bitübergänge an mehreren Feinwandler-Übergängen gleichzeitig eine Bitinformation auf. Dies ergibt eine doppelte Information, die gewünschtenfalls dadurch vermieden werden kann, dass die Elemente der Feinwandler fortgelassen werden, die die Feinbitinformationen a.. und a„ oder b.. und b„ oder a- und b„ oder a„ und b. liefern.
.. und b„ oder a- und b„ oder a„ und b.
Obschon in dem gegebenen Ausführungsbeispiel die Anzahl Grobbits und auch die Anzahl Feinbits zwei ist, dürfte es einleuchten, dass diese Anzahlen anders gewählt werden können und dass gewünschtenfalls beispielsweise auch die Feinwandler untereinander verschiedene Anzahlen Feinbitinformationen liefern können.
Weiterhin dürfte es einleuchten, dass bei Verwendung mehrerer nacheinander geschalteter FaItschaltungen
"L'-'y .Ι..·.:!Ό λ 3ΐ502ΐ5
PHN 9925 4 21.7.1981
und bei Teilung des Analog-Digital-Waridlers in mehr als zwei Bitgruppen, beispielsweise grob, mittel und fein, statt ^ob und fein, wie in dem gegebenen Ausführungsbeispiel, d e Erfindung auch angewandt werden kann. Die Bitgruppe "mittel" kann beispielsweise gegenüber der Bitgruppe "grob" als "fein" betrachtet werden oder gegenüber der Bitgruppe "fein" als "grob".
Wandler mit den obenstehend beschriebenen Abweichungen gegenüber dem Ausführungsbeispiel werden selbstverständlich als im Rahmen der Erfindung liegend betrachtet.
-Γ*
Leerseite

Claims (1)

  1. 20 25
    PATENTANSPRUCH
    Analog-Digital-Wandler mit einem mit einem Eingang für ein umzuwandelndes Signal verbundenen Grobwandler und einer mi 1 diesem Eingang verbundenen ersten bzw. zweiten FaItschaltung, wobei mit einem Ausgang der ersten bzw. zweiten FaItschaltung ein erster bzw. zweiter Feinwandler verbunden ist, dadurch gekennzeichnet, dass mit dem Ausgang (57, 67) des Grobwandlers (5, 33) und mit Ausgängen (29, 37, ^3, 49) der Feinwandler (19, 25, 33 ) eine Füllschaltung (77) zum Ersetzen einer sich ändernden Grobbitinformation (g2) durch eine sich ändernde Feinbitinformation (a2) verbunden ist.
    30
DE3150215A 1980-12-23 1981-12-18 Analog-Digital-Wandler Expired DE3150215C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8006995A NL8006995A (nl) 1980-12-23 1980-12-23 Analoog-digitaal omzetschakeling.

Publications (2)

Publication Number Publication Date
DE3150215A1 true DE3150215A1 (de) 1982-07-15
DE3150215C2 DE3150215C2 (de) 1986-11-27

Family

ID=19836364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3150215A Expired DE3150215C2 (de) 1980-12-23 1981-12-18 Analog-Digital-Wandler

Country Status (6)

Country Link
US (1) US4456904A (de)
JP (1) JPS57131122A (de)
DE (1) DE3150215C2 (de)
FR (1) FR2497036A1 (de)
GB (1) GB2090707B (de)
NL (1) NL8006995A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957290A (ja) * 1982-09-27 1984-04-02 シャープ株式会社 El表示装置
US4612531A (en) * 1985-02-12 1986-09-16 Rca Corporation Intermeshed resistor network for analog to digital conversion
US4733217A (en) * 1986-05-08 1988-03-22 Rca Corporation Subranging analog to digital converter
US4774498A (en) * 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
NL8701816A (nl) * 1987-08-03 1989-03-01 Philips Nv Elektrische schakeling die gebruikt kan worden in een a/d-omzetter.
JPH01131918A (ja) * 1987-11-17 1989-05-24 Hitachi Ltd Ad変換器
US4939517A (en) * 1988-02-12 1990-07-03 North American Philips Corporation, Signetics Division Circuit for synchronizing transitions of bits in a digital code
US5053771A (en) * 1990-07-16 1991-10-01 Eastman Kodak Company Adaptive dual range analog to digital converter
US5126742A (en) * 1990-11-06 1992-06-30 Signal Processing Technologies, Inc. Analog to digital converter with double folding interpolation circuitry
US5376937A (en) * 1993-02-22 1994-12-27 The Regents Of The University Of California Folding circuit
US5450085A (en) * 1993-08-31 1995-09-12 Advanced Micro Devices, Inc. Method and apparatus for high speed analog to digital conversion using multiplexed flash sections
JP3887489B2 (ja) * 1998-06-16 2007-02-28 富士通株式会社 基準電圧発生回路
DE10239859B3 (de) * 2002-08-29 2004-04-15 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zur Spannungsspitzen-Messung mit digitalem Speicher

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2402072C3 (de) * 1974-01-17 1978-11-02 Kernforschungsanlage Juelich Gmbh, 5170 Juelich Schaltung zur kontinuierlichen Umwandlung von Signalen in digitale Größen
US4129864A (en) * 1976-03-03 1978-12-12 The United States Of America As Represented By The Secretary Of Commerce High speed, wide dynamic range analog-to-digital conversion
NL7808871A (nl) * 1978-08-29 1980-03-04 Philips Nv Analoog-digitaal omzetter.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Transactions on Nuclear Science, Vol. NS-22, 1975, Februar, S.446-451 *

Also Published As

Publication number Publication date
GB2090707B (en) 1984-06-13
NL8006995A (nl) 1982-07-16
FR2497036A1 (fr) 1982-06-25
FR2497036B1 (de) 1985-04-19
JPS57131122A (en) 1982-08-13
GB2090707A (en) 1982-07-14
JPH033419B2 (de) 1991-01-18
US4456904A (en) 1984-06-26
DE3150215C2 (de) 1986-11-27

Similar Documents

Publication Publication Date Title
DE2608902C3 (de) Code-Wandler-Vorrichtung
DE3902313C3 (de) Analog /Digitalwandler
DE3136784C2 (de)
DE3202789C2 (de)
DE2652459C2 (de) Umsetzvorrichtung für Binärsignale variabler Länge
DE2210649A1 (de) Nachrichtenübertragungssystem mit Binär-Vielpegel-Kodewandler und Vielpegel-Binär-Kodewandler
EP0078903A1 (de) Verfahren und Anordnung zur Sicherstellung der Start-Synchronisation eines aus Bit-Impulsfolgen bestehenden Telegramms innerhalb eines Empfängers
DE3150215A1 (de) "analog-digital-wandler"
DE2320422A1 (de) Verfahren zur fehlererkennung
DE3431777C2 (de)
DE2451983A1 (de) Digital-/analogwandler
DE2216349A1 (de) Analog Digitalumsetzer fur bipolare Eingangssignale
DE1537549C3 (de) Übertragungssystem für bipolare Impulse
DE1437367B2 (de) Schaltungsanordnung zum umwandeln binaerer impulssignale in solche mit zumindest dreimoeglichen pegeln derart dass der gleichstrompegel des resultierenden signales null ist
EP0003480A2 (de) Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits
DE3000941A1 (de) Anordnung zur uebertragung zusaetzlicher informationen fuer eine einrichtung zur uebertragung digitaler daten
DE2618633C3 (de) PCM-Decodierer
DE2224140B2 (de) Umsetzer zum Umsetzen der Schließung je eines von mehreren Kontakten in einen entsprechenden seriellen Bitcode
DE2235802A1 (de) Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise
DE2605919B2 (de) Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb
DE2052845B2 (de) Datenuebertragungsverfahren mit sich teilweise ueberlappenden signalen
DE2756952C3 (de) Digitaler Steuersatz für einen selbstgeführten Stromrichter
DE69123204T2 (de) Numerischer Datendekoder, nach einem bipolaren Markinvertierenden Kode kodiert
DE2426769C3 (de) Verfahren zur Übertragung digitaler Signale mit Fehlersicherung
DE2430760B2 (de) Hdb3-codec

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PODDIG, D., DIPL.-ING., PAT.-ASS., 2000 HAMBURG

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee