-
-
Digital gesteuerte Halbleiterschaltung --
-
Die Erfindung betrifft eine digital gesteuerte Halbleiterschaltung
mit wenigstens einer bistabilen Kippstufe.
-
Bekanntlich gibt es Halbleiterschaltungen dieser Art, die nach dem
sog. Asynchronverfahren arbeiten. Dies bedeutet, daß nicht alle Teile der Digitalschaltung
vom selben Taktgeber gesteuert sind. Beispiele hierfür sind sogenannte Multiprozessorsysteme,
deren Subsysteme jeweils ihre eigene Taktversorgung haben. Damit nun die verschiedenen
Subsysteme eines Multiprozessors problemlos miteinander kommuni zieren können ist
eine Datensynchronisierung erforaerlich. Weitere Beispiele für asynchron auftretende
Signale findet man bei den verschiedenen Verfahren der Datenübertragungstechnik.
-
Die Synchronisierung erfolgt unter Anwendung von sog.
-
Synchronisierern, deren wesentliche Bestandteile Flip-Flops als Synchronisierorgan
sind. Bei der Synchronisierung werden zwei zu einander asynchrone Signale an den
Takt bzw. an den Dateneingang des Flip-Flops gelegt.
-
Es ist nun bekannt (vgl. '>IEEE Transactions on Computers" (April
1973), S. 421, 422), daß beim Betrieb von Flip-Flops sogenannte metastabile Zustände
auftreten können, die sowohl zu Verzögerungen als auch zu einem Fehlverhalten der
Schaltung im Betriebsablauf führen können.
-
Es ist daher Aufgabe der Erfindung, hier eine Abhilfe zu schaffen.
-
Erfindungsgemäß ist deshalb eine digitalgesteuerte Halbleiterschaltung
mit wenigstens einer bistabilen Kippstufe derart ausgestaltet, daß die beiden Signalausgänge
der bistabilen Kippstufe an je einen der beiden Eingänge eines
logischen
Gatters gelegt und der Signalausgang dieses logischen Gatters auf einen zusätzlichen
Signaleingang der bistabilen Kippstufe - ggf. unter Anwendung zusätzlicher Schaltungsglieder
- rückgekoppelt ist.
-
Ebenso wie es verschiedene Möglichkeiten fUr die Ausgestaltung des
die bistabile Kippstufe darstellenden Flip-Flops gibt, gibt es auch verschiedene
Möglichkeiten, das für die Rückkopplung vorgesehene logische Gatter auszuwählen.
Die hierfür erforderlichen Gesichtspunkte werden nun anhand der Figuren 1 bis 7
beschrieben, wobei in Fig. 1 das Blockschaltbild des üblichen Basis-Flip-Flops,
also eines RS-Flip-Flops, und in den übrigen Figuren je eine Ausgestaltung der Erfindung
dargestellt ist.
-
Das in Figur 1 dargestellte RS-Flip-Flop verwendet zwei kreuzgekoppelte
NOR-Gatter G1 und G2. Die Alternative ist die Verwendung zweier kreuzgekoppelter
NAND-Gatter G1 und G2. Der bei der Kreuzkopplung nicht verbrauchte Eingang des Gatters
G1 ist mit S und sein Ausgang mit Q bezeichnet, während der freie Eingang des Gatters
G2 mit R und sein Ausgang mit Q bezeichnet ist. Das RS-Flip-Flop wird durch die
beiden Eingänge S und R gesetzt oder rückgesetzt. Wenn nun bei einer Realisierung
der Gatter G1 und G2 durch je ein NOR-Gatter die beiden Eingänge S und R gleichzeitig
den Zustand 120" haben, dann bleibt das Flip-Flop unverändert; es hält sich über
die Kreuzkopplung und speichert dabei den alten Ausgangszustand.
-
Haben die beiden Eingang S und R den Zustand "1"s dann werden beide
Ausgänge Q und 'Q gleichzeitig den Zustand "O" erhalten. Dieser Zustand ist jedoch
nicht erlaubt, da bei anschließender Beaufschlagung des mit zwei NOR-Gattern G1
und G2 realisierten RS-Flip-Flops durch je eine ItOlt an den Eingängen R und 5 der
Ausgangszustand im allgemeinen nicht mehr definiert ist.
-
Sind die beiden Gatter G1 und G2 NAND-Gatter, so hat man den undefinierten
Zustand, wenn gleichzeitig am Eingang S und am Eingang R der Zustand '0" vorliegt,
während durch eine gleichzeitige "1" an S und R der Zustand des Flip-Flops nicht
beeinflußt wird.
-
Der Ausgangszustand, d.h. der logische Zustand an den Ausgängen Q
und 5 ist auch dann im Sinne eines bistabilen Speicherelements nicht definiert,
wenn S oder R mit einem nach Dauer und /oder Amplitude nicht ausreichenden Eingangsimpuls
beaufschlagt werden.
-
Als den metastabilen Zustand bezeichnet man nun das Ver halten des
Flip-Flops während der Änderung seines Ausgangszustandes, wenn die Ausgänge Q und
5 für eine unbestimmte Zeit weder den logischen Pegel 0" noch den logischen Pegel
"1" annehmen. Infolge der Wirkung der TKreuzkopplung nehmen im Falle des Vorliegens
des metastabilen Zustands die beiden Ausgänge Q und 5 des RS-Flip-Flops gemäß Fig.
1 etwa den halben Pegel zwischen "0" und "1" an.
-
Um nun das Flip-Flop gemäß Fig. 1 aus dem labilen Zustand möglichst
schnell wieder in eine prädestinierte Lage zu versetzen, ist die im Kennzeichen
der Erfindung angegebene Rückkopplung vorgesehen, die z.B. entsprechend der aus
Fig. 2 ersichtlichen Weise erfolgen kann.
-
Hier sind die beiden Ausgänge Q und 8 der beiden kreuzgekoppelten
NOR-Gatter G1 und G2 an je einen der beiden Eingänge eines UND-Gatters G3 gelegt,
dessen Ausgang entweder an einen zu diesem Zweck vorgesehenen dritten Eingang des
NOR-Gatters G1 oder an einen zu diesem Zweck vorgesehenen dritten Eingang des NOR-Gatters
G2 des RS-Flip-Flops gelegt ist.
-
Den Einsatz der Grundschaltung nach Figur 2 als Synchronisierungselement
zeigt Fig. 7. Durch die UND-Verknüpfung (die hier speziell als ein Transfergatter
TG ausgebildet ist) eines Taktsignals am Eingang T und den im allgemeinen dazu asynchron
verlaufenden Signals am Dateneingang E werden Impulse erzeugt, die durch beliebige
Längen und Amplituden gekennzeichnet sind. Die Schaltung nach Fig.
-
2 wird nun so mit dem Ausgang des Transfergatters TG verbunden, daß
dem Eingang R das nicht invertierte und dem Eingang S das über den Inverter IN3
invertierte Ausgangssignal von TG zugeführt wird.
-
Bei auf rein synchroner Grundlage arbeitenden digitalen Halbleiterschaltungen
wird entweder der R-Eingang oder der Eingang des Flip-Flops für eine halbe Taktbreite
auf den Pegel "1" gebracht, so daß eine eindeutige Steuerung des Flip-Flops und
damit Informationsübertragung gewahrleistet ist. Von den beiden Ausgängen Q und
5 bleibt im Normalfall einer der beiden Ausgänge auf dem Nullpegel.
-
Die bei einer Ausführung gemäß Fig. 2 entsprechend der Erfindung vorgesehene
Rtickkopplung durch das UND-Gatter G3 wird dann auf dem Nullpegel gehalten, so daß
die Rückkopplung unwirksam bleibt.
-
Bei asYn.chronen Systemen, bei denen die zu verarbeitenden Datensignale
nicht auf den Systemtakt bezogen sind, können hingegen Impulse beliebiger Breite
an die Eingänge SoderR des Flip-Flops gelangen Dabei wird das in Figur 1 dargestellte
übliche Flip-Flop nur dann in die gewünsch te Lage versetzt, wenn der Energieinhalt
des steuernden Impulses hierzu ausreichend ist. In diesem Falle wird also die zu
übertragende Information in der gewünschten Weise weitergegeben. Anders liegen hingegen
die Verhältnisse, wenn der für die Schaltung des FRip-Flops zur Verfügung gestellte
Datenimpuls zu klein ist. Dann kommt es zur Entstehung des bereits beschriebenen
metastabilen Zustands, der längere Zeit andauern ka=¢
Die Aufgabe
der Rückkopplung gemäß der Erfindung liegt nun darin, zu erkennen, daß sich das
Flip-Flop im metastabilen Zustand befindet, d.h. daß der Pegel an den Ausgängen
Q und a des Flip-Flops sich etwa in der Mitte zwischen den logischen Pegeln "0"
und 11" befindet. Auaußerdem soll die Rückkopplung diesen Zustand möglichst umgehend
beseitigen. Der Lösung des ersten Teils dieser Aufgabe dient das UND-Gatter G3.
Es muß so dimensioniert werden, daß es auf den im metastabilen Zustand des Flip-Flops
an dessen Ausgängen Q und a dann anliegenden verminderten Pegeln ansprechen kann,
so daß die Ansprechschwelle des UND-Gatters G3 niedriger als die Ansprechschwelle
der beiden NOR-Gatter G1 und G2 ist.
-
Auf die hierzu erforderlichen technischen Maßnahmen wird noch eingegangen.
-
Um außerdem den Rückkopplungsvorgang möglichst zu beschleunigen, empfiehlt
sich z.B. die aus Fig. 3 ersichtliche Maßnahme. Hier ist als Rückkopplungsglied
ein NAND-Gatter G3 vorgesehen, das über eine Push-Pull-Stufe PP entweder auf einen
dritten Eingang des NOR-Gatter s G1 oder des NOR-Gatters G2 mit seinem Ausgang geschaltet
ist. Die Push-Pull-Stufe besteht aus einem ersten Inverter IN1 und einem den Ausgang
der Rückkopplung bildenden zweiten Inverter IN2. Der zweite Inverter IN2 ist im
Detail dargestellt.
-
Er besteht aus einem ersten MOS-Feldeffekttransistor T1 vom Anreicherungstyp
und einem mit diesem in Serie liegenden zweiten MOS-Feldeffekttransistor T2 vom
Verarmungstyp. Der Treibertransistor T1 liegt mit seiner Source am Bezugspotential
und mit seinem Drain an einem Schaltungsknoten, der einerseits noch mit dem zu beaufschlagenden
dritten Eingang des Flip-Flops und andererseits noch mit der Source des Verarmungstyp-Transistors
T2
verbunden ist. Der Drain des Verarmungstyp-Transistors T2 liegt am ersten Betriebspotential
UDD, während das zweite Betriebspotential mit dem an Masse liegenden Bezugspotential
identisch ist. Beide Potentiale sind auch für die anderen Teile der Schaltung verbindlich.
Hierzu sind u.a. diejenigen Teile der Schaltung zu zählen, die durch die beiden
Ausgänge Q und a des Flip-Flops in bekannter Weise zu steuern sind und für die deshalb
das Gatter G3 nur mittelbar von Bedeutung ist.
-
Das Gate des Treibertransistors T7 wird unmittelbar vom Ausgang des
NAND-Gatters G3 und das Gate des Verarmungstyp-Transistors T2 über den ersten Inverter
IN1 gesteuert. Der durch die Push-Pull-Stufe PP gegebene Verstärker ist für eine
Beschleunigung der Wirkung der RUckkopplung auf das Flip-Flop G1, G2 vorgesehen.
Sie ist im Beispielsfall ebenso wie die übrigen Teile der Schaltung in MOS-Technik
realisiert. Es ist aber auch eine Realisierung der Schaltung in Bipolartechnik möglich.
-
Eine schalttechnische Ausgestaltung der in Fig. 2 dargestellten Möglichkeit
in MOS-Technik ist im Detail aus Fig. 2a ersichtlich, wobei das UND-Gatter G3 unter
Verwendung von NOR-Gattern und Invertern konstruiert ist. Von einer Bezeichnung
der diese Schaltung aufbauenden MOS-Feldeffekttransistoren und einer näheren Beschreibung
der Schaltung ist aus verständlichen Gründen abgesehen.
-
Wie bereits oben bemerkt, kann das Flip-Flop auch durch zwei kreuzgekoppelte
NAND-Gatter G1 und G2 realisiert sein. Da in diesem Falle der metastabile Zustand
als "O" an den beiden Ausgängen Q und 5 des Elip-Flops interpretiert werden muß,
ist bei einer der Fig. 2 entsprechenden Realisierung das Gatter G3 in der Rückkopplung
ein ODER-Gatter. ahrend man im Falle der in Fig. 2 dargestellten Realisierung das
UND-Gatter G3 so ausgestaltet, daß es eine niedrigere Ansprechschwelle als die das
Flip-Flop
bildenden Gatters G1 und G2 aufweist, wird man im Falle
der soeben genannten Abänderung die Ansprechschwelle des dann durch ein ODER-Gatter
gegebenen Rückkopplungsgatters G3 höher als die Ansprechschwelle der dann durch
NAND-Gatter realisierten Gatter G1 und G2 des Flip-Flops einstellen.
-
Will man die Rückkopplungswirkung intensivieren, so kann man - ebenso
wie bei der Anordnung gemäß Fig. 3 eine Push-Pull-Stufe vorsehen. Diese Möglichkeit
ist in Fig. 4 dargestellt. Die Push-Pullstufe PP entspricht in ihren Einzelheiten
der Push-Pull-Stufe bei der Anordnung gemäß Fig. 3.
-
Jedoch ist das Gatter G3 auch in diesem Fall mit einem negierenden
Ausgang versehen, so daß G3 nicht durch ein ODER-Gatter sondern durch ein NOR-Gatter
zu realisieren ist.
-
Die bereits erwähnte Reduzierung der Ansprechschwelle des Rückkopplungsgatters
G3 für den Fall, daß dieses durch ein UND-Gatter (Fig. 2) oder durch ein NAND-Gatter
(Fig.
-
3) realisiert ist, läßt sich erreichen, indem man das Verhältnis der
Widerstände der Lasttransistoren zu den Widerständen der jeweils zugehörigen Schalttransistoren
eingangsseitig merklich großer als im Falle der übrigen Bestandteile der Schaltung,
insbesondere auch der beiden das Flip-Flop bildenden Gatter G1 und G2 einstellt.
Für den Fall, daß das Rückkopplungsgatter G3 eine ODER-Funktion oder eine NOR-Funktion
haben soll, muß die Ansprechschwelle dieses Gatters G3 erhöht werden. Dies bedeutet,
daß man das Verhältnis des Widerstands der Lasttransistoren von G3 zum Widerstand
der zugehörigen Schalttransistoren so einstellt, daß von der Eingangsseite von G3
aus dieses Widerstandsverhältnis merklich kleiner als das Widerstandsverhältnis
am Eingang der Gatter G1 und G2 als an den Eingängen der übrigen Schaltungsteile
erscheint. Erreichen läßt sich dies in bekannter Weise durch die Einstellung der
Transistorgeometrien, z.B. des W/L-Verhältnisses.
-
Ein Schaltung, die auf die Ein-Kanal-MOS-Technik zuge.-schnitten ist
und die der Realisierung gemäß Fig. 2 entspricht'ist in Fig. 6 dargestellt. Hier
ist das RUckkopplungs-UND-Gatter G3 in bekannter Weise in eines der beiden NOR-Gatter
des Flip-Flops einbezogen (hier in das Gatter G1). Ebenso kann das Gatter GD, das
dann durch ein OR-Gatter gegeben ist, in eines der beiden Gatter G1 oder G2 des
Flip-Flops miteinbezogen werden, wenn das Flip-Flop durch kreuzgekoppelte NAND-Gatter
gegeben ist.
-
Die Erfindung ist bisher nur in Verbindung mit einem RS-Flip-Flop
beschrieben. Es wird aber unmittelbar verständlich, daß sie ebenso gut auch bei
anderen Flip-Flops, z.B. bei JK-Flip-Flops, bei D-Flip-Flops, bei Master-Slave-Flip-Flops,
also sowohl bei statischen als auch bei dynamischen Flip-Flops, anwendbar ist. Die
Herstellungsart, d.h. also vor allem auch die Technologie, bedarf hierbei keiner
besonderen Berücksichtigung. So ist, wie bereits angedeutet außer der Anwendung
der MOS-Technik auch die Realisierung der Gatter in Bipolartechnik möglich. Ebenso
ist die Erfindung auf handelsübliche Flip-Flops und sonstige bistabile Kippstufen
anwendbar.
-
Bei getakteten Flip-Flops kann man entsprechend Fig. 5 verfahren,
wobei das Rtickkoppluflgsgatter G3 mit seinem Ausgang entweder an den zusätzlichen
Steuereingang "Clearn oder an den zusätzlichen Eingang "Preset" gelegt ist. Eingangsseitig
ist das Rückkopplungsgatter, welchesuein UND- oder ein ODER-Gatter sein kann, durch
die beiden Signalausgänge Q und Q des Flip-Flops gesteuert.
-
} Figuren 12 Patentansprüche