DE3035484A1

DE3035484A1 - Nicht-fluechtiger halbleiterspeicher

Info

Publication number: DE3035484A1
Application number: DE19803035484
Authority: DE
Inventors: Takaaki Kodaira Tokyo Hagiwara; Tokyo Yuji Hachioji Yatsuda
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-09-21
Filing date: 1980-09-19
Publication date: 1981-04-02
Also published as: US4443718A; JPS5833638B2; DE3035484C2; JPS5647995A

Description

BESCHREIBUNG

Die Erfindung bezieht sich auf einen Pestspeicher (kurz als "ROM" {für read only memory) bezeichnet) und insbesondere aμf eine zugehörige Leseschaltung, Im besonderen richtet sich die Erfindung auf einen Speicher, der mit einer Leseschaltung ausgestattet ist, bei der die gespeicherten Daten der Speicherzelle des ROM dadurch ausgelesen werden, daß festgestellt wird, ob ein Strom durch diese Speicherzelle fließt oder nicht.

ROMs lassen sich einteilen in (1) mit Ultraviolett-Licht löschbare ROMs (kurz als "EPROM" (für Erasable Programmable ROM) bezeichnet), (2) elektrisch änderbare ROMs (kurz als "EAROM" .

(für Electrically. Alterable ROM) bezeichnet) und (3) PROMS (pro- · ' grammierbare ROMs), wie etwa Fuse-ROMs oder Masken-ROMs (maskenprogrammierbare ROMs).

Bei einem bekannten EAROM beispielsweise sind MNOS-Isolierschichtfeldeffekt-Transistoren (kurz als "MNOS-Transistoren" bezeichnet) in Form einer Matrix angeordnet. Bei diesen MNOS-Transistoren werden Elektronen und Löcher über den Tunneleffekt in die Haftstelle an der Grenzfläche zwischen zwei Arten von Isolierschichten (d.h. einer Si^N^-Schicht und einer SiO„-Schicht) durch eine SiO^-Schicht injiziert, die dünner gehalten ist als die Si-Seite. Dieser bekannte MNOS-Transistor ist im Schnitt in Figur 1 gezeigt. In dieser Figur bezeichnet 11 ein Silizium-(Si-)Substrat mit N-Leitfähigkeit; 12 und 13 bezeichnen Diffusionsschichten mit P -Leitfähigkeit, die den Source- und den Drain-Bereich bilden; 14 bezeichnet eine SiO-Schicht; 15 bezeichnet eine Si-jN.-Schicht; und 16 bezeichnet eine Gate-Elektrode. Durch Anlegen einer positiven Schreibspannung (von ungefähr + 25 V) an die Gate-Elektrode des MNOS-Transistors des beschriebenen Aufbaus werden die Elektronen durch den Tunneleffekt in die Haftstelle injiziert, so daß die Schwellenspannung des MNOS-Transistors zur Herstellung des eingeschriebenen Zustands (d.h. des leitenden Zustands des MNOS-Transistors, der kurz als "1"-Zustand bezeichnet wird) abgesenkt werden kann (beispielsweise auf ungefähr + 1 V). Zur Beseitigung dieser Elektronenhaftstelle werden durch Anlegen einer negativen Löschspannung (von ungefähr - 25 V) an die Gate-Elektrode die umge-

1300U/1325

kehrten Vorgänge bewirkt/ so daß die Schwellenspannung des MNOS-Transistors zur Herstellung des gelöschten Zustands (d.h. des nicht-leitenden Zustands des MNOS-Transistors, der kurz als "0"-Zustand bezeichnet wird) angehoben werden kann (beispielsweise auf ungefähr - 8 V). Zur Ermittlung des Unterschiedes zwischen den beiden Zuständen "0" und "1" wird eine Lesespannung von ungefähr - 6 V auf die Gate-Elektrode des MNOS-Transistors gegeben, so daß abgefühlt werden kann, ob zwischen Source und Drain ein Strom fließt oder nicht.

Andererseits sind bei einem bekannten EPROM Isolierschicht-Feldeffekt-Transistoren mit freischwebendem Gate (die kurz als "FAMOS-Transistoren" bezeichnet werden) in Form einer Matrix angeordnet. Ein solcher FAMOS-Transistor ist in Figur 2 gezeigt. In dieser Figur bezeichnet 21 ein N-Silizium-Substrat; 22 und 23 bezeichnen P -Diffusionsschichten, die den Source- und den Drain-Bereich bilden; 24 bezeichnet eine SiO„-Schicht; und 25 bezeichnet ein freischwebendes Gate aus polykristallinem Silizium. Bei dem FAMOS-Transistor mit dem beschriebenen Aufbau werden Elektronen in das freischwebende Gate durch Bewirken des Lawineneffekts zwischen Drain und Substrat, wenn eine hohe Spannung zwischen Source und Drain angelegt wird, injiziert, womit der Schreibvorgang in den "1"-Zustand bewirkt werden kann. Falls das Auslesen bewirkt werden soll, wird ein leitender Zustand zwischen Source und Drain hergestellt, wenn darinnen eine Spannung aufgeprägt wird, weil darinnen eine Inversionsschicht ausgebildet ist, wenn das freischwebende Gate negativ geladen ist. Das heißt mit anderen Worten, daß sich der "0"- und "1"-Zustand in Übereinstimmung damit beurteilen lassen, ob das freischwebende Gate negativ geladen ist. Das Löschen der gespeicherten Information geschieht durch Betung mit Ultraviolett-Licht, wodurch die Elektronenladung aus dem freischwebenden Gate abgeführt wird.

Vorstehende Beschreibung war auf EAROM und EPROM als Beispiele gerichtet, verschiedene andere Arten von ROMs sind aber ebenfalls bekannt.

1300U/1325

"" 6 —

035484

Die genannten MNOS und FAMOS-Transistoren wurden als P-Kanalelemente beschrieben, N-Kanalelemente sind aber natürlich auch möglich (wobei dann allerdings die Polarität der anzulegenden Spannung umgekehrt ist).

Eine Leseschaltung mit solchen Eigenschaften, daß sie für die beschriebenen ROMs geeignet ist, ist erwünscht.

Zur Stabilisierung der Leseschaltung von ROMs in Bezug auf Schwankungen der Versorgungsspannung zeichnet sich die Erfindung durch folgende Merkmale aus:

(1) Ein Source-Folger mit veränderbarem Lastwiderstand ist zur Stabilisierung in Bezug auf Schwankungen der Versorgungsspannung als nächste Stufe einem Leseverstärker nachgeschaltet; und

(2) hinsichtlich des Leseverstärkers selbst sind die Gate-Spannungen eines Schalt-MOS-Transistors und eines Hochzieh-MOS-Transistors stabilisiert.

Ausführungsformen der Erfindung werden ira folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind

Figur 1 eine Schnittansicht eines MNOS-Transistors, Figur 2 eine Schnittansicht eines FAMOS-Transistors, Figur 3 ein vereinfachtes Schaltbild einer ROM-Lese-

schaltung,

Figur 4 eine graphische Darstellung der Abhängikeit der einzelnen Knotenspannungen der in Figur 3 ge

zeigten Schaltung von der Versorgungsspannung

^Vcc'

Figur 5 ein vereinfachtes Schaltbild einer Ausführungsform der ROM-Leseschaltung gemäß der Erfindung, Figur 6 eine graphische Darstellung der Abhängigkeit der

einzelnen Knotenspannungen der in Figur 5 gezeigten Schaltung von der Versorgungsspannung V , Figur 7 ein Konturdiagramm, das die Änderung der

Arbeitsgeschwindigkeit der in Figur 5 gezeigten Schaltung in Abhängigkeit von den Gate-Spannungen

von MOS-Transistoren T. und T₃ zeigt,

130QU/1325

Figuren 8A und 8B eine Schnittansicht einer Speicherzelle, welche aus einem 14NOS-TrCLnSiStOr und einem MOS-Transistor aufgebaut ist, bzw. eine graphische Darstellung der Durchlaßcharakteristik des MNOS-Transistors,

Figur 9 ein Blockschaltbild eines EAROM, der die in

Figur 8A gezeigte Speicherzelle verwendet, und Figur 10 ein Schaltbild eines wesentlichen Teils desselben für den Fall, wo die Erfindung auf die in Figur 9 gezeigte Schaltung angewendet

ist.

Eine Leseschaltung für die ROMs ist in Figur 3 gezeigt. Die folgende Beschreibung beschränkt sich auf den Fall, daß die ROMs aus N-KanaIelernenten aufgebaut sind und daß die Leseversorgungsspannung V bei 5 V liegt, während eine Span-

CC

nung V auf Erdpotential liegt. In Figur 3 bezeichnet 31 einen Dekodierer; 32 bezeichnet einen Ausgangspuffer; T- und Tp bezeichnen Anreicherungs-Isolierschicht-Feldeffekt-Transistoren des N-Kanaltyps (die eine Schwellenspannung von beispielsweise 2,5 V haben); und T₃ bezeichnet einen Verarmungs-Isolierschicht-Feldeffekt-Transistor des N-Kanaltyps (der eine Schwellenspannung von beispielsweise - 3 V hat). Ein Leseverstärker ist im wesentlichen eine Inverterschaltung, die ein Element M₁ (beispielsweise einen MNOS-Transistor) einer Speicherzelle als Treiber und einen Isolierschicht-Transistor T., (der kurz als"MOS-Transistor" bezeichnet wird) als Last verwendet. Da jedoch ein einfacher Inverter infolge der großen Streukapazität der Datenleitung (entsprechend einem Knoten N„ in der Figur) die hohe Arbeitsgeschwindigkeit nicht leisten kann, sind die folgenden Modifikationen vorgenommen. Zunächst wird der Schalt-Anreicherungs-MOS-Transistor T. eingeführt, um den Knoten N₂ von einem Knoten N₁ zu trennen. Dies heißt genauer, daß, wenn der MOS-Transistor T₃ die Knoten N₁ und N₂ auflädt, bis der Knoten N₂ auf eine bestimmte Spannung aufgeladen ist, der MOS-Transistor T₁ gesperrt wird, wonach es ausreicht, allein den Knoten N- aufzuladen, so daß

130 OU/132 5

damit die Ladegeschwindigkeit gesteigert werden kann-. Das hat zur Folge., daß, wenn sich die Speicherzelle in .ihrem nicht-leitenden Zustand befindet,, der Knoten N- den Spannungswert von 5 V mit verhältnismäßig hoher Geschwindigkeit erreicht. Wenn sich umgekehrt die Speicherzelle in ihrem leitenden Zustand befindet, nehmen die Potentiale der Knoten N₁ und N₂ die Werte an, wie sie durch die Dimensionen des Anreicherungs-MOS-Transistors T₁ und den Transistor M₁, der. die Speicherzelle bildet, und die Gate-Spannung bestimmt werden.

Dabei werden die in den Knoten N₁ und N~ gespeicherten Ladungen durch den Transistor M₁ der Speicherzelle abgezogen. Hierfür ist es ausreichend, das Potential des Knotens N~,der die höhere Streukapazität hat, geringfügig (um-ungefähr 0,3 V) zu verändern. Dies kann zu einer bemerkenswerten Geschwindigkeitssteigerung verglichen mit dem einfachen Inverter ohne Schalt-MOS-Transistor T₁ führen. Andererseits ist der MOS-Transistor T₂ eine Hochzieheinrichtung, die verhindert, daß das Potential im Knoten N~ übermäßig abgesenkt wird. Wie unter Bezugnahme auf Figur 3 beschrieben, hat die Leseschaltung der Figur 3 Eigenschaften, die für einen hochintegrierten ROM geeignet sind, ihr wesentlicher Nachteil besteht jedoch darin, daß sie gegenüber Schwankungen der Versorgungsspannung labil ist. Dies heißt im einzelnen, daß, wenn die Versorgungsspannung V auf mehr als 5 V angehoben

CC

wird, die Potentiale in allen Knoten des Leseverstärkers ebenfalls angehoben werden, so daß die Potentiale (sowohl auf "1"- als auch "O"-Pegel) im Ausgangsknoten N₁ des Leseverstärkers ebenfalls angehoben werden. Dies .hat zur. Folge, daß, wenn die Spannung V höher als ein bestimmter Wert wird, die Inverterschaltung des Ausgängspuffers 32 in der nächsten Stufe außer Betrieb gesetzt wird, was ein fehlerhaftes Arbeiten bewirkt. Diese Erscheinungen sind in Figur 4 dargestellt. In Figur 4 bezeichnet N-„ die Änderung der "0"-Spannung im Knoten N₁; N₁₁ bezeichnet die Änderung der "1"-Spannung im Knoten N₁; N₂₀ bezeichnet die Änderung der "0"-Spannung im Knoten N₀; und N₉₁ bezeichnet die Änderung der

1300 14/1325

— Q —

"1 "-Spannung im Knoten N„. Wenn die Auslegung so gewählt ist, daß die Inverterschaltung der nächsten Stufe fehlerfrei bei

V = 5 V arbeitet, macht es erhebliche Schwierigkeiten, ein

Cw

Arbeiten für eine Spannung V , die 7 V überschreitet, zu gewährleisten.

Die Erfindung wird nun anhand von Ausführungsformen im einzelnen beschrieben.

Eine die Erfindung veranschaulichende Leseschaltung für ROMs ist in Figur 5 gezeigt.

Die ROM-Leseschaltung gemäß der Erfindung setzt sich im wesentlichen aus den folgenden vier Einheiten zusammen: einem Leseverstärker 51, einer Pegelschiebeschaltung 52 zum Verschieben des Pegels der durch den Leseverstärker zu erzeugenden Signalspannung, einer Wellenform-Wiederherstellungsschaltung 53 und einer Treiberschaltung 54. Die durch die Pegelschiebeschaltung 52, die Wellenform-Wiederherstellungsschaltung 53 und die Treiberschaltung 54 gebildeten drei Einheiten können als Ausgangspuffer betrachtet werden.

In Figur 5 bezeichnen T_q, T₃, T₄, T₅^T₇, Tg, T₉, T₁₁ und T₁₂ N-Kanal-Anreicherungs-MOS-Transistoren, T₃, T, und T_1n N-Kanal-Verarmungs-MOS-Transistoren, V bezeichnet den

f U CC

Anschluß, auf den die Leseversoxgungsspannung gegeben wird,

V bezeichnet einen Masseeingang, OUT einen Ausgang, M₁ ein Speicherelement (etwa einen MNOS-Transistor oder einen FAMOS-Transistor des N-Kanaltyps) und 55 einen Dekodierer.

Zunächst wird die Pegelschiebeschaltung 52 beschrieben. Da es schwierig ist, das Ausgangssignal des Leseverstärkers zu verstärken (oder die Wellenform desselben wiederherzustellen) , weil das Ausgangssignal zwischen 5 V und 2,4V schwankt, hat der Pegelschieber 52 Umwandlungsfunktion zur Absenkung des Pegels . Das Signal nach der Pegelverschiebung kann durch allein die Inverterschaltung verstärkt und in seiner Wellenform wieder hergestellt werden. Der Pegelschieber ist aus einem üblichen Source-Folger (mit MOS-Transistoren T. und TJ, wie in der Figur als Beispiel gezeigt, aufgebaut. Mittels der aus den MOS-Transistoren T_g und T₇ aufgebauten Schaltung wird der

1300U/132S

Last-Transistor T₄ des Source-Folgers an seinem Gate mit einer Spannung versorgt, die mit der Versorgungsspannung schwankt, wodurch dem effektiven Lastwiderstand eine Versorgungsspannungsabhängigkeit verliehen wird, so daß sich so ein stabilisierter Source-Folger gewinnen läßt. Bei der Schaltung gemäß der Erfindung wird unter normalen Arbeitsbedingungen mit bei 5 V liegender Versorgungsspannung der Ausgangswert (der einen Signalspannungshub von 5 V bis 2,4V hat) des Leseverstärkers um ungefähr 2 V abgesenkt und in ein Signal mit einem Spannungshub von 2,2 V bis 0,4 V umgewandelt, so daß es durch die InverterSchaltungen 501, 502 und 503 der nachfolgenden Wellenform-Wiederherstellungsschaltung 53 verstärkt werden kann. Selbst bei Schwankungen der Versorgungsspannung bleibt die Ausgangsspannung des Source-Folgers im wesentlichen unverändert, so daß ein stabilisierter Betrieb erreicht ist. Die Folge davon ist, daß in der Wellenform-Wiederherstellungsschaltung allein Inverterschaltungen vorgesehen sein können.

Die Treiberschaltung 54 ist eine Treiberschaltung, die aus MOS-Transistoren T₁₁ und T₁₂ in ähnlicher Weise wie bei einem üblichen Speicher unter Verwendung eines Gegentaktverstärker s aufgebaut ist.

Im folgenden wird die Stabilisierung des Leseverstärkers beschrieben.

Gemäß der in Figur 5 gezeigten Ausführungsform werden die Gate-Spannungen der Transistoren T₁ und T» durch eine Konstantspannungsschaltung gesteuert, die sich aus MOS-Transistoren Tg, Tq und T_1n zusammensetzt. Die Ausgangsspannungen (K₁. und N₅) der Konstantspannungsschaltung zeigen im wesentlichen keine Abhängigkeit von Änderungen der Versorgungsspannung V , die über 5 V führen, und werden auf einem konstanten Wert gehalten, so daß die Abhängigkeit der Ausgangsspannung des Leseverstärkers von der Versorgungsspannung minimalisiert und damit der nachfolgende Source-Folger weiter stabilisiert

ist. -

Die Abhängigkeiten der einzelnen Knotenspannungen von

13 0 014/1325

der Versorgungsspannung (V ) sind in Figur 6 wiedergegeben-

CC

In dieser Figur bezeichnet N_1n die "0"-Spannung im Knoten N₁, N₁₁ die "1"-Spannung im Knoten N₁, N., Nv und N_fi bezeichnen die Spannungen in den einzelnen Knoten N., N_ und N_fi/ N^_n bezeichnet die "O"-Spannung im Knoten N₃ und N₃₁ die "1"-Spannung im Knoten N₃, Wie aus Figur 6 ersichtlich, ist die Spannung am Ausgang (N-,) des Pegelschiebers kaum abhängig von der Versorgungsspannung V , so daß die nachfolgende, die

CC

Wellenform wiederherstellende Inverterschaltung sicher betrieben werden, kann.

Wie vorstehend beschrieben/ läßt sich gemäß der Erfindung der Leseverstärker einschließlich des Source-Folgers gegenüber Versorgungsspannungen stabilisieren, so daß sich eine ROM-Leseschaltung mit weitem Betriebsbereich herstellen läßt. Verglichen mit der bekannten Schaltung ist bei der Schaltung gemäß der Erfindung mit der Stufe des Source-Folgers eine zusätzliche Schaltung vorgesehen. Es ist jedoch bekannt, daß eine Source-Folgerschaltung eine solch niedrige Ausgangsimpedanz hat, daß ihre Verzögerungszeit gering ist. Es ist daher bei der Schaltung gemäß der Erfindung vermieden, daß ihre Arbeitsgeschwindigkeit gegenüber der in Figur 3 gezeigten Schaltung herabgesetzt ist. Vielmehr läßt sich bei der Schaltung gemäß der Erfindung durch Einstellen der Gate-Spannungen der Transistoren T₁ und T„ des Leseverstärkers auf die geeignetsten Werte die Arbeitsgeschwindigkeit gegenüber der bekannten Schaltung noch erhöhen. Figur 7 zeigt die Ergebnisse, die als Höhenlinien aus den Änderungen der Arbeitsgeschwindigkeit des vorliegenden Leseverstärkers so aufgetragen sind, daß die Gate-Spannung des Transistors T₁ als Abszisse und die Gate-Spannung des Transistors T_ als Ordinate genommen ist. Aus der Figur ist ersichtlich, daß die geeignetste Einstellung für die Gate-Spannungen der Transistoren T₁ und T„ bei ungefähr 2,5 V mit einer Differenz von ungefähr 0,3 V liegt, und daß die Arbeitsgeschwindigkeit der schaltung gemäß der Erfindung um eine über 20 ns liegen-' de Größe verglichen mit der herkömmlichen Schaltung (bei der die Transistoren T₁ und T„ auf der gleichen Gate-Spannung gehalten werden) angehoben werden kann.

130ÖU/1325

Die folgende Beschreibung richtet sich auf eine weitere Ausführungsform, bei der die Leseschaltung gemäß der Erfindung bei einem EAROM des in Figur 8Ä gezeigten Typs, der in der japanischen Patentanmeldung, Offerilegungsnummer 54-57875 beschrieben ist und dessen Speicherzellen aus einem Speicherelement (MMDS-Transistor) und einem Schaltelement (MOS-Transistor) aufgebaut sind, angewandt ist. Es sei hierbei angenommen, daß der zu verwendende MNOS-Transistor ein N-Kanälelement ist und daß, wie durch"die Durchlaßcharakteristik gemäß Figur 8B veranschaulicht, die Schwellenspannung um umgefähr + 2 V (V,, ) durch Anlegen der Schreibspannung (höher als + 2Ö V) an die Gate-Elektrode und um ungefähr - 7 V (V , ,) durch Anlegen der Löschspannung (höher als - 20 V) an die Gate-Elektrode geändert wird. Infolgedessen kann, wenn die Gate-Elektrode des MNOS-Transistors vorher auf Masse-Potential gelegt wurde, der Lesevorgang für die gespeicherte Information bewirkt werden, indem der Schalt-MOS-Transistor leitend und nicht-leitend gemacht wird. Mit anderen Worten heißt dies, daß die an die Gate-Elektrode des MNOS-Transistors gelegte Lesespannung 0 V ist.

In der Figur bezeichnet 81 einen Si-Körper mit P-Leitfähigkeit; 82, 83 und 84 bezeichnen fremdstoffdotierte Bereiche mit N -Leitfähigkeit; 85 bezeichnet eine sehr dünne SiO₂-Schicht; 86 bezeichnet eine Si-JS.-Schicht; 88 bezeichnet eine Gate-Isolationsschicht; 87 und 89 bezeichnen Gate-Elektroden aus polykristallinem Silizium (PoIy-Si) .

Figur 9 zeigt das Blockschaltbild einer EAROM-Schaltung, welche von der Speicherzelle der Figur 8A Gebrauch macht (die sich zusammensetzt aus einem MNOS-Transistor 801, einem Schalt-MOS-Transistor 802, einer mit einem Schreibinhibierspannungsgenerator 803 verbundenen Bit-Leitung, einer Datenleitung 804, einer Schreib-Wortleitung 805 und einer Adressier-Wortleitung 806). Die Anschlußstifte fallen unter die folgenden fünf Arten:

1300U./1325

(1) (Drei) Spannungsversorgungseingangsstifte

V : Massepotentialanschluß/

S S

V : Spannungsversorgungseingang, über

CC

den alle Schaltungen die Versorgungsspannung (beispielsweise + 5 V)

zu erhalten,

V : Programmierspannungsanschluß für

die Programmierspannung (d.h. Schreib- oder Löschspannung, beispielsweise + 25 V);

Die Schaltung kann entsprechend ihrer Bauart auch mit einem einzigen Spannungsversorgungssystem dargelegt werden, bei welchem alle Schaltungen durch eine programmierende Spannungsversorgung betrieben werden.

(2) Adresseneingangsstifte A . bis A und A .. bis A :

Anschlüsse, an denen ein Adressensignal zur Bestimmung der Adresse einer Speichermatrix eingegeben wird und deren Anzahl von der Größe der Matrix abhängt; (3) Datenausgangsstift DOUT:

Anschlüsse, an denen in Lesebetriebsweise Daten erzeugt werden;

(4) Dateneingangsstift DIN:

Anschlüsse, an denen Daten empfangen werden.

Die Stifte (3) und (4) können, wie in den meisten Fällen gegeben, durch einen gemeinsamen Stift ersetzt sein.

(5) Betriebsarteneingangssteuerungsstifte C^ bis C :

Anschlüsse, über die ein Betriebsartensteuersignal auf eine Steuerschaltung 903

gegeben wird, welche den Chip in eine der drei Betriebsarten Lesen, Schreiben und Löschen steuern kann.

1300U/1325

Falls nötig kann eine weitere Steuerfunktion, etwa Chip-Auswahl, vorgesehen sein. Die Anzahl der Stifte hängt von der Anzahl der Steuerfunktionen ab.

Zunächst wird der Lesevorgang beschrieben. In Lesebetriebsweise wird einer der Schalt-Transistoren 802 mittels eines Adressenpuffers 91, eines Spaltenadressendekodierers 92 und eines. Zeilenadressendekodierers 93 ausgewählt. Während dieser Zeit bleiben ein Schreibimpulsgenerator 94, ein Schreibinhibierspannungsgenerator 95 und ein Löschimpulsgenerator 96 außer Betrieb, die Ausgänge dieser Impulsgeneratoren 94, 95 und 96 sind also geerdet. In diesem Zustand wird festgestellt, ob ein Strom durch die ausgewählte Speicherzelle fließt oder nicht und dies als Datengröße über einen Spaltenauswahlschalter 901 und einen Leseverstärker 97 erzeugt.

In der Schreibbetriebsweise werden die Adressenpuffer und die Dekodierer 92 und 93 in ähnlicher Weise wie in der Lesebetriebsweise betrieben» Der Schreibimpulsgenerator 94 erhält ein Signal des Dekodierers 93, wodurch Schreibspannungsimpulse (beispielsweise Impulse mit einer Schreibspannung von + 25 V und einer Breite von 100 με) auf dem hohen Spannungswert V auf der Gate-Leitung 805 des ausgewählten MNOS-Transistors erzeugt werden. Dann gibt der Schreibinhibierspannungsgenerator (bzw. Speicherhaltespannungsgenerator) 95 auf die N -fremdstoffdotierten Bereiche aller MNOS-Transistoren der Speicherzelle eine Schreibinhibierspannung (bzw. Speicherhaltespannung) V. (beispielsweise + 20 V), die geringfügig niedriger als die Programmierspannung V ist. Wenn die Schreibbetriebsweise durch das Eingangsdatensignal (beispielsweise für das Eingangssignal "0") ausgewählt wird, wird die Datenleitung der ausgewählten Speicherzelle auf Massepotential abgesenkt, da ihr der Strom durch den Eingangspuffer abgezogen wird. Infolgedessen geschieht der Schreibvorgang bei der ausgewählten Speicherzelle. Da bei einem Eingangsdatensignal auf Pegel "1" der Eingangspuffer keinen Strom abzieht, erhält auch die ausgewählte Speicher-

130014/1325

zelle die Schreibinhibierspannung, so daß ein Schreibvorgang nicht stattfindet.

Bei der Löschbetriebsweise bleiben die Dekodierer 92 und 93, der Schreibimpulsgenerator 94 und der Schreibinhibierspannungsgenerator 95 außer Betrieb, so daß Löschspannungsimpulse auf einem Wert V (mit der Löschspannung'von + 25 V und einer Impulslänge von 10 ms beispielsweise) durch den Löschimpulsgenerator 96 erzeugt und auf einen Speichertrog (bzw. einen trogdiffundierten Bereich, in dem die Speicherzellen vorgesehen sind) oder den Halbleiterkörper gegeben werden. Die Folge ist, daß alle Bits gemeinsam gelöscht werden.

Wenn eine Löschfunktion für eine Wortleitung gewünscht wird, reicht es aus, daß der Dekodierer 93 und der Schreibimpulsgenerator 94 umgekehrt wie beim Schreibvorgang betrieben werden und daß nur die ausgewählte Gate-Leitung 805 des Speichers geerdet wird und die anderen Gate-Leitungen des Speichers die gleiche Spannung V wie der Trog erhalten. Figur 10 zeigt ein Beispiel, bei welchem die Leseschaltung gemäß der Erfindung bei dem in Figur 9 gezeigten EAROM angewandt ist. In Figur 10 bezeichnen E- bis E₁_ N-Kanal-Anreicherungs-MOS-Transistoren, D., bis D„ N-Kanal-Verarmungs-MOS-Transistoren und E₁₃ bezeichnet ein Schaltelement (oder Element), das auf ein Schreibsignal r mit einer Trennung von Speichermatrix und Leseverstärker anspricht. Ferner ist die Gegentakt-Ausgangstreiberschaltung so ausgelegt, daß kein Substratvorspannungseffekt durch Vorsehen des Last-MOS-Transistors E₇ in dem von den anderen Schaltungen getrennten P-trogdiffundierten Bereich entsteht (vorausgesetzt, daß zur Bildung des LSI-(hochintegrierten) Aufbaus ein N-Siliziumkörper zur Schaffung der Speichermatrix und der peripheren Schaltungen in den betreffenden P-Trogbereichen verwendet wird). Mit der Erfindung läßt sich also folgendes erreichen: (1) Die Anstiegszeit des Signals ist verkürzt und (2) der hohe Pegel des Ausgangssignals ist angehoben.

1 3 0 0 H / 1 3 2 5

Im folgenden sind die in den Figuren 3 bis 10 verwendeten Bezugszeichen noch einmal zusammengestellt:

T₁, T₂, T₄, T₅, T_y/ T₈, T₉, T₁₁ZmId T₁₂: Anreicherungs-MOS-Transistoren; T-, T_c, T_1n, und D₁ bis D_Q: Verarmungs-MOS-Transistoren; 51: Leseverstärker; 52: Pegelschieber; 53: Wellenformwiederherstellungsschaltung; 54: Treiberschaltung; 55: Dekodierer; M-: Speicherzelle; 81: P-Si-Körper; 82, 83 und 84: N-Diffusionsbereiche; 85: Si₃N₄-Schicht; 86: SiO₂-Schicht; 87: Gate-ElektrodeMMOS-Transis-

tor; 88: SiO^Schicht,, 89: Gate-Elektrode MOS-Transistor (oder Schalt-Transistor); 801: MNOS-Transistor; 806: ■ Adressierwortleitung (oder Zellenadressenleitung für Lesen und Schreiben); 805: Schreibwortleitung (oder Schreibspannungsaufgabeleitung); 803: gemeinsame Leitung (oder mit Schreibinhibierspannungsgenerator verbundene Bit-Leitung); 802: MOS-Transistor; 91: Adressenpuffer; 92; Y-Dekodierer (oder Spaltenadressendekodierer); 94: Schreibimpulsgenerator; 95: Schreibinhibierspannungsgejierator (oder Speicherhaltespannungsgenerator); 96: Löschimpulsgenerator; 97: Leseverstärker; 98: Ausgangspuffer; 99: Eingangspuffer; 901: Y-Schalter (Spaltenauswahlschalter) ; 902: Speichermatrix;: 903: Steuerschaltung (oder Schreib-Lösch-Lese-Auswahlschaltung) .

130 0 14/1325

Claims

PATENTANWÄLTE " · - '

SCHIFF ν. FÖNER STREHL SCHÜBEL-HOPF EBBINGHAUS FI.NCK

MARIAHILFPLATZ; 2 & 3, MÜNCHEN SO Q pi '«) [Γ / Ω /

POSTADRESSE: POSTFACH 95 Ο16Ο, D-SOOO MÖNCHEN 95 W V O ü 4O¹}

HITACHI, LTD. 19. September 19 80

DEA-25 301 ·

Nicht-flüchtiger Halbleiterspeicher

PATENTANSPRÜCHE

Λ j Nicht-flüchtiger Halbleiterspeicher mit einer Speichermatrix, welche in Matrixform angeordnete und aus nicht-flüchtigen Speicherelementen aufgebaute Speicherzellen enthält, einer Einrichtung zur Auswahl einer bestimmten Speicherzelle der Speicherrttatrix, und einer Leseschalt.ung zum Auslesen von in der ausgewählten Speicherzelle gespeicherter Information, wobei die Leseschaltung einen Leseverstärker und einen Ausgangspuffer enthält, dadurch gekennzeichnet , daß der Ausgangspuffer (52, 53, 54; 98) eine Pegelschiebeschaltung (52) zum Verschieben des Pegels der Ausgangssignalspannung des Leseverstärkers (51; 97) und eine das Ausgangssignal der Pegelschiebeschaltung erhaltende Ausgangstreiberschaltung (53,54) umfaßt.

13 0 OU/1325

3035404

2. Halbleiterspeicher .nach Anspruch; 1_f dadurch: g e k en η --■ ζ e i c h η e, t _r daß die Fegelsehiebes'chaltung (53): eines Source-Folgerschaltung, deren iastwxderäfcand sich entsprechend, von Schwankungen der Versorgungsspanhung ändert,; Ist.

3. Halbleiterspeicher nach Anspruch 2> dadurch g e k e η η zeichnet, daß die . Souree-Folgerschaltung, eine .Einrichtung mit einem MOS-Transistor (T₄₁? E₃-K zur Aufgabe einer Gate-Spannung, auf das Gate. des. MOS-Transistors, .die sich ,entsprechend von Schwankungen der .Versorgungs,spa.nnung ändert,

4. Halbleiterspeicher nach Anspruch 1 ,· dadurch . g e. k e η η zeichnet _/;. daß der Leseverstärker (51). eine Inverterschaltung mit einem zwischen einem als Lastelement wirkenden MOS-Transistor (T₃) und einer als Treiberelement, wirkenden Speicherzelle {JAΛ angeschlossenen Schalt-MOS-Transistor (T₁) enthält, und daß der Schalt-MOS-Transistor in den Sperrzustand gebracht wird, wenn sein Verbindungsknoten (N~) mit der Speicherzelle auf ein bestimmtes Potential angehoben wird.

5. Halbleiterspeicher nach Anspruch 4,. dadurch gekennzeichnet, daß ein zwischen dem Verbindungsknoten (N₀) und einem Spannungsversorgungsanschlüß (V ) angeschlossener Hochzleh-MOS-Transistor (T₂) vorgesehen Ist.

130Qt 4/1-32.5-

6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, daß die Gate-Spannungen des Schalt-MOS-Transistors (T₁) und des Hochzieh-MOS-Transistors (T„) durch eine Konstantspannungsschaltung (Tg/ T_g, T_1n) gesteuert werden.

7. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet/ daß die Gate-Spannung des Schalt-MOS-Transistors (T₁) durch die Konstantspannungsschaltung (Tg/ T„, T_1n) so eingestellt ist, daß sie höher als die Gate-Spannung des Hochzieh-MOS-Transistors (T₂) ist.

8. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet , daß die Ausgangstreiberschaltung (53/ 54) eine Wellenform-Wiederherstellungsschaltung (53) und eine Gegentakttreiberschaltung (54) enthält.

1 3 0 Ci 1 /_: / 1 3 2 5