DE3035302C2 - Anzeigeanordnung für einen digitalen Oszillographen - Google Patents

Description

Die vorliegende Erfindung betrifft eine Anzeigeanordnung für einen digitalen Oszillographen mit einem Signalzugspeicher, mit einer Schaltung zur Auslesung des Signalzugspeichers und mit einer auf die ausgelesenen Werte ansprechende Schaltung zur Erzeugung eines Anzeigesignals.

Echtzeit-Oszillographen erzeugen eine kontinuierlich auf der Zeit basierende Anzeige der Augenblicksamplitudenwerte elektrischer Phänomene und können damit genau die Signalzüge komplexer Signale, beispielsweise hochfrequenter Trägersignale mit niederfrequenten Hüllkurven, anzeigen. Diese Typen von Signa;zügen können ebenso wie andere Typen durch mit bistabilen Direktsicht-Speicherröhren ausgerüstete Echtzeit-Oszüiographen angezeigt werden, da die Signalverarbeitungsschaltungen und das Aufzeichnungsmedium kontinuierlich sind. Andererseits zerhacken digitale Oszillographen Eingangssignale in durch einen internen Takt festgelegte Zeitpunkte, quantisieren die Augenblicks-Amplitudenwerte in diesen Punkten und speichern die resultierenden digitalen Darstellungen in einem digitalen Speicher. Die Anzeige wird aus dem Speicher mit einer vorgegebenen Taktfolgefrequenz zurückgewonnen und manifestiert sich entweder in einer Folge von Punkten oder in miteinander verbundenen Punkten. Da die Eingangssignale funktionell nicht auf den internen Takt des digitalen Oszillographen bezogen sind, wird beim Auftreten der Taktflanke immer nur der Augenblickswert des Eingangssignals gespeichert. Die Information zwischen diesen Punkten geht natürlich verloren, so daß für komplexe Signale ein erkennbarer Signalzug nur schwierig, wenn nicht unmöglich rückzubilden ist. Derartige Möglichkeiten sind beispielsweise auf der DE-OS 27 54 471 bekannt.

Für digitale Oszillographen ist neuerdings ein Verfahren zur Bestimmung der Minimal- und Maximal-Amplitudenwerte sich wiederholender Signalzüge entwickelt worden. Ein derartiges Verfahren ist in einer schwebenden Anmeldung der Anmelderin (Serial No. der US-Patentanmeldung 61 720) beschrieben. Es wäre zweckmäßig, diese Minimal- und Maximalwerte zur Wiedergabe der Hüllkurve komplexer Signale verwenden zu können.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Signalhüllkurven-Anzeigeanordnung für einen digitalen Oszillographen anzugeben.

Insbesondere sollen damit digitale Oszillographen die Möglichkeit der Anzeige komplexer Signalzüge besitzen.

Weiterhin sollen digitale Oszillographen damit die Möglichkeit unterschiedlicher Anzeige-Betriebsarten erhalten, in denen Signalminima, Signalmaxima oder beides angezeigt werden können.

Diese Aufgabe wird bei einer Anzeigeanordnung erfindungsgemäß durch die folgenden Merkmale gelöst:

Eine Speicherung von Minimal- und Maximal-Signalamplitudenwerten in benachbarten adressierbaren Speicherplätzen im Signalzugspeicher und durch eine Adressierung des Signalzugspeichers im Sinne einer selektiven Auslesung der Minimal- und Maximal-Signalamplitudenwerte durch die Ausleseschaltung.

Bei der vorstehend definierten erfindungsgemäßen Anzeigeanordnung handelt es sich insbesondere um eine Signalhüllkurven-Anzeigeanordnung für einen digitalen Oszillographen. Ein zugeordnetes Signalzug-Erfassungssystem enthält eine Schaltung zur Erfassung der Minimal- und Maximal-Signalamplituden, welche in kurzen Zeitinkrementen auftreten. Diese Minima und Maxima werden als die erfaßten Datenpunkte längs des Signalzuges anstelle der tatsächlich in diesen Punkten auftretenden Augenblickswerte tatsächlich gespeichert. Damit sind zur Speicherung aller dieser Daten für einen gegebenen Punkt zwei Speicherplätze erforderlich.

10

15

Für die Anzeige werden Daten, weiche die Minimal- und Maximal-Signalamplituden in jedem Datenpunkt repräsentieren, in benachbarten Speicherstellen in einem Anzeigespeicher gespeichert Ein binärer Adreßzähler ist zur sequentiellen Adressierung jedes Speicherplatzes als Funktion eines Anzeigetaktsignals mit dem Anzeigespeicher gekoppelt Zwischen dem Adreßzähler und dem Anzeigespeicher ist eine Steuerschaltung zur Steuerung des geringstwertigen Bits des Adressenzählsignals vorgesehen, wodurch vier Anzeige-Betriebsarten möglich v/erden. In einer ersten Anzeige-Betriebsart kann das geringstwertige Bit den Speicher durchlaufen, so daß Daten, weiche Minimal- und Maximal-Signalwerte repräsentieren, abwechselnd aus dem Speicher ausgetaktet werden. Ein zugehöriger Vektorgenerator verbindet dann die Minima und Maxima zur Bildung eines Anzeigesignals. In einer zweiten Anzeige-Betriebsart wird das in den Speicher gegebene geringstwertige Bit für die gesamte Taktperiode tief gehalten, so daß jeder zweite Speicherplatz, beispielsweise gerade Speicherplätze, in denen lediglich Maximalwerte gespeichert werden, adressiert wird. Somit werden alle Maximalwerte in Folge ausgetaktet. Der zugehörige Vektorgenerator verbindet die Maximalwerte zur Bildung eines Anzeigesignals. In entsprechender Weise ist eine dritte Anzeige-Betriebsart vorgesehen, in der das geringstwertige Bit für das gesamte Taktsignal auf hohem Pegel gehalten wird, so daß lediglich ungerade Speicherplätze adressiert und alle gespeicherten Maximalwerte ausgetaktet werden, aus denen ein Anzeigesignal erzeugt werden kann. Die vierte Anzeige-Betriebsart ist eine Kombination der ersten drei Betriebsarten, wobei in drei aufeinanderfolgenden Adreßzählperioden die drei vorgenannten Betriebsarten in Folge ausgenutzt werden. Im ersten Schritt werden sowohl Minimal- als auch Maximalwerte aus dem Speicher ausgetaktet. Im zweiten Schritt werden lediglich die Minimalwerte ausgetakiet und im dritten Schritt werden lediglich die Maximalwerte ausgetaktet. Die drei resultierenden Signalzüge werden auf einem zugehörigen Anzeigeschirm überlagert, so daß für einen Betrachter eine einzige Anzeige der aufgefüllten Hüllkurve eines komplexen Signalzuges erscheint.

In einer bevorzugten Ausführungsform enthält die Steuerschaltung für das geringstwertige Bit zwei NAND-Gatter, welche durch eben zwei Steuerbits von einer logischen Steuerstufe gesteuert werden.

Weitere spezielle Ausgestaltungen des Frfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Anzeigeanordnung,

Fig.2A —2D jeweils dem Blockschaltbild nach Fig. 1 zugeordnete Signalzüge,

Fig.3 ein Schaltbild der bevorzugten Ausführungsform einer Steuerschaltung für ein geringstwertiges Bit und

Fi g. 4 eine Wahrheitstabelle für die Steuerschaltung nach F i g. 3.

Gemäß dem Blockschaltbild nach F i g. 1 für eine Anzeigeanordnung eines digitalen Oszillographen werden analoge Eingangssignale über eine Eingangsklemme 10 in eine Signalform-Erfassungsschaltung 12 eingespeist, weiche an sich bekannte Tast- und Halteschaltungen sowie Analog-Digital-Wandler ent-

35

45

50

55

60 halt, wie sie in konventionellen digitalen Oszillographen verwendet werden. Da die Anzahl der längs des Signalzuges eines Eingangssignals erfaßten Punkte durch den verfügbaren Speicherraum beschränkt ist arbeitet die Signalform-Erfassungsschaltung 12 zweckmäßigerweise so, wie es in der oben bereits genannten schwebenden Patentanmeldung (Serial No. der US-Patentanmeldung 61 720) beschrieben ist wonach ein sehr schnelles Tastsystem Signalformdaten mit der höchsten Folgefrequenz erfaßt mit welcher der Analog-Digital-Wandler arbeitet. Die so erfaßten Signalzug-Daten werden in einen Minimal-Maximal-Detektor 14 eingegeben, welcher die tiefsten und höchsten Signalwerte, welche in Zeitinkrementen entsprechend dem Zeitintervall zwischen Datenpunkten auftreten, erfaßt und hält, wobei die Anzahl dieser Datenpunkte durch den verfügbaren Speicherraum festgelegt ist. Daher umfassen die gespeicherten Datenpunkte die Minimal- und Maximal-Signalamplituden, welche zwischen den festgelegten Datenpunkten auftreten, nicht aber die in diesen Punkten auftretenden tatsächlichen Augenblickswerte. Die Minimal- und Maximalwerte werden in benachbarten Speicherplätzen in einem Anzeigespeicher 16 gespeichert welcher zweckmäßigerweise ein Speicher mit wahlfreiem Zugriff (RAM) ist.

Ein binärer Adreßzähler 18 ist an den Speicher 16 angekoppelt, um jeden Speicherplatz als Funktion eines Anzeigetaktsignals von einer Anzeigetaktstufe 20 sequentiell zu adressieren. Der binäre Adreßzähler 18 enthält in konventioreller Weise eine Ausgangsleitung für jedes binäre Zählbit, welche in absteigender Ordnung vom höchstwertigen Bit bis zum geringstwertigen Bit angeordnet sind. Zwischen den Zähler 18 und den Speicher 16 ist in die Leitung für das geringstwertige Bit ein Schalter 22 eingeschaltet, um aus dem geringstwertigen Bit, Masse oder einer Anhebespannung das tatsächlich in den Speicher eingegebene geringstwertige Bit (LSB') auszuwäh\en. Damit sind vier Anzeige-Betriebsarten realisierbar.

In der ersten Anzeige-Betriebsart wird der Schalter 22 mit einem Kontakt 22Λ verbunden, so daß das geringstwertige Bit zum Speicher durchgelassen wird. In dieser Betriebsart wird jeder Speicherplatz sequentiell adressiert, und es werden die in benachbarten Speicherplätzen gespeicherten Minimal- und Maximal-Signalwerte aus dem Speicher ausgetaktet. Diese ausgetakteten Daten werden durch einen Digital-Analog-Wandler 24 in eine analoge Form überführt. Ein Vektorgenerator 26 verbindet die Punkt-Ausgangssignale des Digital-Analog·Wandlers 24 zur Erzeugung des zusammenhängenden Minimal-Maximal-Signalzuges nach F i g. 2A zwecks Einspeisung in eine Anzeigeeinrichtung 28, welche zweckmäßigerweise eine Kathodenstrahlröhre sein kann.

In der zweiten Anzeige-Betriebsart wird die Eingangsleitung des Speichers für das geringstwertige Bit über den Schalter 22 und einen Kontakt 22ß mit Masse verbunden. In dieser Betriebsart wird jeder zweite Speicherplatz, beispielsweise gerade Speicherplätze, in denen lediglich Maximalwerte gespeichert sind, sequentiell adressiert, so daß alle Maximalwerte in Folge aus dem Speicher ausgetaktet werden. Der Digital-Analog-Wandler 24 und der Vektorgenerator 26 erzeugen das verbundene Punkt-Anzeigesignal der Maximalwerte gemäß Fig.2B.

In der dritten Anzeige-Betriebsart wird die Eingangsleitung des Speichers für das geringstwertige Bit über den Schalter 22 und einen Kontakt 22C mit einer

Anhebespannung von beispielsweise +5 V verbunden. In dieser Betriebsart wird jeder zweite Speicherplatz, beispielsweise ungerade Speicherplätze, in denen lediglich Minimalwerte gespeichert sind, sequentiell adressiert, wodurch alle Minimal-Werte in Folge aus dem Speicher ausgetaktet werden. Der Digital-Analog-Wandler 24 und der Vektorgenerator 26 erzeugen das verbundene Punkt-Anzeigesignal von Minimalwerten gemäß F i g. 2C.

In der vierten Anzeige-Betriebsart wird der Schalter 22 in Folge an die drei Kontakte 22Λ, 22ß und 22C angeschaltet, wobei er für jede vollständige Zählperiode des Adreßzählers 18 an jeweils einem Kontakt verbleibt. Im ersten Taktperiodenschritt des Speichers werden sowohl Minimal- als auch Maximal-Signalzugwerte ausgetaktet und eine Anzeige erzeugt. Im zweiten Schritt werden lediglich Minimalwerte zur Anzeige ausgetaktet, und im dritten Schritt werden lediglich Maximalwerte zur Anzeige ausgetaktet. Die drei resultierenden Anzeige-Signalzüge werden auf dem Anzeigeschirm der Anzeigeeinrichtung 28 überlagert, wodurch für einen Betrachter eine einzige Anzeige der aufgefüllten Hüllkurve eines komplexen Signalzuges entsteht.

Da die vorgenannte SchaFtungsoperation mit sehr großer Geschwindigkeit stattfinden soll, um eine nimmerfreie Hüllkurvenanzeige zu realisieren, ist der Schalter 22 vorzugsweise als logische Steuerschaltung gemäß F ig. 3 ausgebildet. Diese Steuerschaltung enthält zwei NAND-Gatter 30 und 34, deren Wirkungsweise durch die Wahrheitstabelle nach F i g. 4 definiert ist. Eine Steuerlogikstufe 40 erzeugt zwei Steuerbits C1 und C2 zur Steuerung des Betriebes der Steuergatter-

schallung. Liegt Cl tief und CI hoch, so liegt das Ausgangssignal des NAND-Gatters 30 hoch und das Ausgangssignal des NAND-Gatters 34 tief. Damit wird das am Speicher 16 ankommende geringstwertige Bit (LSB') des Adreßzählsignals tief gehalten, was der

Schalterstellung am Kontakt 22ß nach Fig. 1 entspricht. Liegt C2 tief, so liegt das Ausgangssignal des NAND-Gatters 34 unabhängig vom Zustand von Cl hoch. Damit liegt auch das geringstwertige Bit (LSB') hoch. Liegt C 2 tief, so liegt das Ausgangssignal des

NAND-Galters 34 unabhängig vom Zustand von Cl hoch. Damit liegt auch das geringstwertige Bit (LSB') hoch. Liegen Cl und c2 hoch, so durchläuft das tatsächliche geringstwertige Bit vom Adreßzähler 18 die N AN D-Gatter 30 und 34, so daß LSB'= LSB ist.

Die Steuerlogikstufe 40 kann so ausgebildet sein, daß jede der vier obengenannten Anzeige-Betriebsarten und Kombinationen dieser Betriebsarten realisierbar sind. Die Zähl-Überlaufleitung vom Adreßzähler 18 kann zur Änderung der Steuerbits C1 und C2 am Ende

jeder Taktperiode auf die logische Steuerstufe 40 geführt werden. Diese logische Steuerstufe 40 kann in verschiedener Weise von einer Anordnung aus Gattern und Flip-Flops bis zu einem Mikroprozessor ausgeführt werden.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Anzeigeanordnung für einen digiialen Oszillographen mit einem Signalzugspeicher, mit einer Schaltung zur Auslesung des Signalzugspeichers und mit einer auf die ausgelesenen Werte ansprechende Schaltung zur Erzeugung eines Anzeigesignals, gekennzeichnet durch eine Speicherung von Minimal- und Maximal-Signalamplitudenwerten in benachbarten adressierbaren Speicherplätzen im Signalzugspeicher (16) und durch eine Adressierung des Signalzugspeichers (16) im Sinne einer selektiven Auslesung der Minimal- und Maximal-Signalamplitudenwerte durch die Ausleseschaltung (18,20,22, 22 A-22 C; 18,30,34,40).

2. Anzeigeanordnung nach Anspruch 1, dadurch gekenczeichnet, daß die Adressierschaltung (18, 20, 22, 22Λ - 22C; !8,30,34, 40) einen Adreßzähler (18) zur Erzeugung eines binären Adreßzählsignals und eine Steuerschaltung (22, 22A-22C; 30, 34, 40) zur Steuerung des geringstwertigen Bits des Adreßzählsignals zwecks Steuerung der Adreßauswahl der Speicherplätze aufweist.

3. Anzeigeanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Steuerschaltung (22, 22A-22C; 30, 34, 40) einen zwischen den Adreßzähler (18) und den Speicher (16) gekoppelten Schalter (22, 22A-22C; 30, 34) zur Wahl zwischen einem geringstwertigen Bit des binären Adreßzählsignals, einem festen logischen tiefen Pegel und einem festen logischen hohen Pegel bei Einspeisung des geringstwertigen Bits in den Speicher (16) aufweist.

4. Anzeigeanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuerschaltung (30, 34, 40) eine Steuerlogikstufe (40) enthält und daß der Schalter durch ein Paar von durch die Steuerlogikstufe (40) angesteuerten NAND-Gattern (30,34) gebildet ist.

5. Anzeigeanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schaltung (24, 26) zur Erzeugung eines Anzeigesignals einen Digital-Analog-Wandler (24) und einen Vektorgenerator (26) aufweist.

6. Anzeigeanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß im Signalzugspeicher (16) Minimal- und Maximal-Signalampliludenwerte gespeichert sind, welche die Hüllkurve eines Signalzuges repräsentieren, daß die Adressierschaltung (18, 20, 22, 22A-22C; 18, 30, 34, 40) zur Auslesung der Minimalwerte, der Maximalwerte oder einer Kombination der Minimal- und Maximalwerte dient und daß die Schaltung (24, 26) zur Erzeugung des Anzeigesignals als Funktion der ausgelesenen Werte Minimalwert-Signalzüge und Maximalwert-Signalzüge für die Überlagerung in einer Anzeigeeinrichtung (28) zur Realisierung einer Hüllkurvenanzeige rückbildet.