DE3035064A1 - Programmierbare testanordnung fuer ein datenverarbeitungssystem - Google Patents

Description

DIPL-INCHEINZBARDEHLE München, 17. September l98O

Aktenzeichen: Mein Zeichen: P 3092

Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass, U.S.A.

Programmierbare Testanordnung für ein Datenverarbeitungssvstem

P 3092

Beschreiblang

Die Erfindung bezieht sich auf ein Wartungssystem auf einer Mikroprozessor-Grundlage und insbesondere auf eine programmierbare Testanordnung zur Durchführung von auswählbaren Tests bei bzw. in einer Einheit eines digitalen Rechnersystems.

Bei den meisten derzeit vorhandenen Großrechenanlagen müssen Vorkehrungen dafür getroffen werden, eine schnelle und geringe Kosten verursachende Fehlersuche bzw. Fehlerortung von Hardwarefehlern in der Anlage zu schaffen. Einige Rechenanlagen weisen komplexe Anordnungen von Schaltern und Anzeigeanordnungen auf, die mit der Verknüpfungsanordnung der Einheit selbst zur Durchschaltung von Daten, Adressen und Kommandos und zur Anzeige von internen Zuständen in der Maschine verbunden sind. In typischer Weise ermöglichen diese Wartungsfeldanordnungen einem auf dem Datengebiet tätigen Ingenieur, Daten aus Register- und Speicherplätzen zu lesen und in derartige Speicherplätze einzuschreiben sowie Adressen abzugeben, Fehlerzustände zu setzen, Kennzeichen zu setzen, Anzeigefunktionen zu steuern, die Bedingung von verschiedenen Steuerpunkten zu prüfen, den Status des Systems zu überprüfen und generell das Funktionieren der Anlage in jedem Schritt jeder Maschineninstruktion zu verfolgen. Die bisher bekannten Wartungsfelder umfassen zuweilen lange Ketten von Umschaltern für die Eingabe von Daten und Adressen sowie lange Ketten von Leuchtdioden-Anzeigeeinrichtungen für die Datenanzeige.

130014/1282

Dabei sind im allgemeinen gesonderte Kommandoschalter erforderlich, um zeitliche Grenzen auszuwählen, um die Register oder die anzuzeigenden Steuerpunkte auszuwählen und um den Prozessor zu veranlassen, in den bzw. durch die Datenschalter eingestellte Kommandos auszuführen oder in einen Einzelschrittbetrieb einzutreten. Die Eingabe von Daten, Kommandos und Adressen über die bisher bekannten Wartungsfelder und die Anzeige von Daten bezüglich des Betriebs bzw. der Leistungsfähigkeit der Maschine unter Heranziehung dieser bekannten Wartungsfelder war bzw. ist zeitraubend und aufwendig.

Bedienungs-Rechenanlagen stellen den derzeit am stärksten wachsenden Bereich der RechnerIndustrie nach einem kürzlich in der Zeitschrift Business Week erschienenen Artikel dar. Ein Hauptgrund dafür liegt in der Ausweitung der verteilten Verarbeitung, die darin resultiert, daß die Rechner-Hardware irgendwo untergebracht wird bzw. ist. Wenn auch als Rechner-Terminals bezeichnete Rechner-Endgeräte in einer Firma verteilt sind, stellt die Datenverarbeitungsanlage sehr häufig das zentrale Nervensystem der Organisation dar. Rechneranwender sind nun sehr häufig weniger mit Preis-Leistungs-Verhältnissen befaßt als mit der Bedienungs-Durchlaufzeit.

Die im folgenden näher erläuterte Testanordnung ist nun so ausgelegt, daß die bisher bekannten Wartungsfelder durch die Mikroprozessor-Technik ersetzt werden können, um das betreffende Entwicklungsgebiet zu modernisieren und um die Herstellkosten von Datenverarbeitungseinheiten zu reduzieren, in die die Testanordnung einbezogen wird. Die nachstehend noch näher erläuterte Anordnung wird in die Struktur der Zentraleinheit oder einer anderen Einheit der Datenverarbeitungsanlage einbezogen, wobei die betreffende Anordnung eine externe Schnitt-

130QU/1282

stelle aufweist, über die die Testanordnung von der externen Seite her gesteuert werden kann. Die bevorzugte Ausführungsform der Erfindung kann entweder von einem transportablen Wartungsfeld her gesteuert werden, welches in der Hand eines Bedienungsingenieurs gehalten \cLrd, oder es kann von einem Rechnerendgerät her gesteuert werden, welches in der Nähe der getesteten Einheit vorgesehen ist. Es ist aber auch möglich, eine Steuerung von einem Rechnerendgerät her vorzunehmen, welches irgendwo auf der Welt vorgesehen ist und welches mit der Testanordnung über ein Datenübertragungsnetzwerk verbunden ist. Dabei existiert die Möglichkeit, die Testanordnung über eine Schnittstelle mit einem weiteren Digital-Rechner zu verbinden, der so programmiert ist_s daß eine bestimmte Reihe von Tests in der getesteten bzw. z" testenden Einheit von einem zentral gelegenen Bedienungsbüro her abläuft, und zwar zum Zwecke der schnellen und genauen Ermittelung von Hinweisen auf Defekte in der überprüften Einheit. Die nachstehend noch näher beschriebene Testanordnung ermöglicht somit dem Hauptrechnerhersteller,, über eine Gruppe von sehr gut ausgebildeten Wartungsspezialisten an einer zentralen Stelle nahe des Herstellungstoe'fcriebs zu verfügen, wobei die Möglichkeit gegeben ist, Rechenanlagen in der gesamten Welt zu bedienen_o Diese gesteigerte Wartungsmöglichkeit senkt zum einen die Entwicklungskosten auf dem betreffenden Gebiet und ermöglicht niedrigere Hardwarekosten den Kunden in Rechnung zu stellen, und zum anderen stellt diese Möglichkeit eine bessere Wartungsunterstützung c-le Kunden dar.

Der Erfindung liegt dabei die Aufgabe zugrunde, einen Weg zu zeigen, wie die vorstehend aufgezeigten verbesserten Wartungseigenschaften erzielt werden können_o

130014/128 BAD ORIG/n_al

303^064

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Durch die Erfindung ist eine programmierbare Wartungsund Testanordnung geschaffen, die zur Durchführung von Tests in der Zentraleinheit (CPU) oder irgendeiner anderen Einheit einer Datenverarbeitungsanlage verwendet wird. Durch Austauschen des Programms und durch Entwickeln bzw. Schaffen einer speziell angepaßten Schnittstelle könnte irgendeine Zentraleinheit oder aus irgendwelchem Grunde irgendeine Einheit in einer Datenverarbeitungsanlage unter Heranziehung dieser Anlage bzw. dieses Systems getestet werden. Die durchzuführenden Tests oder die in der getesteten Einheit hervorzurufenden Ereignisse bzw. Vorgänge stehen dabei unter der Steuerung eines Operators oder eines anderen Digital-Rechners. Ein derartiger Rechner würde so programmiert werden, daß die Testanordnung veranlaßt wird, eine Folge von bestimmten Eingabe/ Ausgabe-Operationen bezüglich der der Prüfung unterzogenen Einheit auszuführen, um das Auftreten der erwünschten Ereignisse in der überprüften Einheit zu veranlassen und um Daten aufzunehmen, die kennzeichnend sind für die Leistungsfähigkeit der der Prüfung unterzogenen Einheit. Die Testanordnung ermöglicht Lese- und Schreibvorgänge bezüglich individueller Register in der Zentraleinheit und bezüglich individueller Speicherplätze auszuführen. Außerdem ermöglicht sie einer Bedienperson, Steuerpunkte in der überprüften Einheit zu überprüfen, um eine Anzeige bezüglich der Richtigkeit der Leistungsfähigkeit der überprüften Einheit zu erzielen. Die Testanordnung ist außerdem instande, Prozessor-Haltbedingungen auszuwählen und die Konfiguration der Maschine einzustellen.

Um die obigen Funktionen auszuführen, erfordert die Erfindung in ihrer einfachsten Ausführungsform lediglich

130014/1282

BAD ORIGfNAL

drei Elemente. Zum ersten ist eine Einrichtung zur Speicherung der Befehle bzw. Instruktionen erforderlich, die das Programm ausmachen, nach welchem die Testanordnung beim Testen der Zentraleinheit läuft. Bei der bevorzugten Ausführungsform wird Firmware zur nichtflüchtigen Speicherung des Programms benutzt. Zum zweiten ist eine Einrichtung erforderlich, mit deren Hilfe Daten, Adressen und Befehle bzw. Kommandos eingegeben werden, um die durch die Testanordnung auszuführenden Funktionen auszuwählen und um Daten von der der Prüfung unterzogenen Einheit anzuzeigen, welche Daten kennzeichnend sind für die Leistungsfähigkeit der betreffenden Einheit. Schließlich ist eine Einrichtung zur Verarbeitung der Daten, Adressen und Kommandos erforderlich, die von der zweiten Einrichtung her kommen, wobei mittels der betreffenden Einrichtung die Folge der Instruktionen ausgeführt wird, die in der ersten Einrichtung gespeicnert sind und die auf den gewünschten Test bezogen sind. Dieses dritte Element muß dann die richtigen Daten an die der Prüfung unterzogene . Einheit ausgeben, um das Auftreten der erwünschten Ereignisse in der betreffenden Einheit zu veranlassen. Diese dritte Einrichtung muß außerdem Daten von der der Prüfung unterzogenen Einheit aufnehmen, d.h. Daten bezüglich der Leistungsfähigkeit der betreffenden Einheit, und diese Daten zu der zweiten Einrichtung zum Zwecke der Anzeige übertragene Derartige Daten wären in typischer Weise der Inhalt eines Speicherplatzes oder eines Internregisters; sie könnten aber auch durch die Zustände einer ausgewählten Reihe von Steuerpunkten gegeben sein»

Diese drei Elemente sind in einfacher Weise unter Bildung der Testanordnung miteinander verbunden» In typischer Weise ist die dritte Einrichtung ein Mikroprozessor; sie könnte aber auch irgendein Digital-Rechner sein«, Die

1300U/1282

SA

Datenbusleitung des Mikroprozessors ist mit der zweiten Einrichtung verbunden, um von dieser die Daten, Kommandos und Adressen zur Steuerung des Systems aufzunehmen. Der Mikroprozessor ist außerdem mit der ersten Einrichtung über die Datenbusleitung und über eine Adreßbusleitung verbunden, so daß die Kommandos von der zweiten Einrichtung decodiert werden können, um die Startadresse für eine Folge von Instruktionen zu bilden, die so ausgelegt ist, daß das Kommando ausgeführt wird. Diese Adresse wird der ersten Einrichtung zugeführt, und die unter der betreffenden Adresse gespeicherten Instruktionen werden dem Mikroprozessor über die Datenbusleitung wieder zurückgeführt, um ausgeführt zu werden. Die Datenbusleitung ist ferner mit der der Prüfung unterzogenen Einheit verbunden, und zwar üblicherweise über eine speziell ausgelegte Schnittstelleneinrichtung für die betreffende bestimmte Einheit. Die Daten werden über diese Verbindung durch den Mikroprozessor während der Ausführung der Instruktionen ausgesendet und aufgenommen. Diese Daten veranlassen die Ausführung spezieller Tests oder Operationen durch die der Prüfung unterzogene Einheit. Wenn ein Lesevorgang per Befehl ausgeführt wird, dann werden die auf die Leistung der Maschine sich beziehenden Daten über die Datenbusleitung zu dem Mikroprozessor zurück übertragen, um zu der zweiten Einrichtung zum Zwecke der Anzeige übertragen zu werden.

Die bevorzugte Ausführungsform der Erfindung ist dabei lediglich etwas komplizierter als die oben beschriebene einfache Ausführungsform. Obwohl mehrere Elemente in Kombination vorgesehen sind, bleibt die oben beschriebene grundsätzliche Betriebsweise dennoch erhalten. Bei der bevorzugten Ausführungsform wird ein programmierbarer Festwertspeicher PROM verwendet, um die durch den Mikroprozessor auszuführenden Befehle bzw. Instruktionen zu speichern. Der Mikroprozessor ist mit dem PROM-Speicher

130014/1282

3Q3506A

-VfL-

über die Adreßbusleitung und eine Datenbusleitung verbunden. Wenn der Mikroprozessor in den Aufrufzyklus eintritt, wird eine Adresse an den PROM-Speicher über die Adreßbusleitung abgegeben, und die unter der betreffenden Adresse gespeicherte Instruktion wird über die Datenbusleitung zu dem Mikroprozessor zurück übertragen.

Bei der bevorzugten Ausführungsform der Erfindung werden drei mögliche Anschlüsse, auch Ports genannt, zur Aufnahme von Informationen von den Endgeräten her benutzt. Dabei können Daten, Kommandos und Adresseninformationen an die Testanordnung entweder von dem tragbaren Wartungsfeld her abgegeben werden oder von einem Rechnerendgerät, welches in der Nähe der der Prüfung unterzogenen Einheit vorgesehen ist, oder von einem Rechnerendgerät, welches in irgendeiner Entfernung von der der Prüfung unterzogenen Einheit vorgesehen ist und mit der betreffenden Testanordnung über ein Datenübertragungsnetzwerk verbunden ist. Bei einer Alternative könnte ein mit einer bestimmten Folge von Tests programmierter Rechner an die Stelle der Rechnerendgeräte treten, um Kommando-, Daten- und Adressenströme an die Testanordnung auszusenden. Zwei, univers_elle Empfangs-Sende-Chips für den Synchron/Asynchronbetrieb, die im folgenden auch als USART-Bausteine bezeichnet werden, werden als Endgerätanschlüsse bzw. Schnittstellen-Bausteine zwischen der Datenbusleitung des Mikroprozessors und einer Serien-Datenleitung von den örtlichen oder entfernt vorgesehenen Rechneranschlüssen verwendet. Der mit dem entfernt vorgesehenen Rechneranschluß verbundene bzw. gekoppelte USART-Baustein überwacht außerdem die Rufleitung des bei der bevorzugten Ausführungsform benutzten Fernsprechsystems. Der Zweck dieser USART-r Bausteine besteht darin, die von den Rechneranschlüssen im Serienformat eintreffenden Informationen in ein paralleles Datenformat umzusetzen, und zwar zum

130014/1282

Zwecke der Datenübertragung über die Datenbusleitung zu dem Mikroprozessor. Außerdem dienen die betreffenden USART-Bausteine dazu, dem Mikroprozessor durch ein Steuersignal eine Signalisierung dann zu geben, wenn ein Datenwort aufgenommen worden ist. Die USART-Bausteine setzen außerdem die von dem Mikroprozessor zu den Reehnerendgeräten zum Zwecke der Anzeige übertragenen Daten vom Parallelformat auf der Datenbusleitung in ein Serienformat um, welches für die Übertragung über die Fernsprech- bzw. Telefonleitungen erforderlich ist. Der USART-Baustein sendet an den Mikroprozessor ein Steuersignal aus. welches eine Anzeige in dem Fall liefert, daß ein Wort übertragen worden ist und daß der USART-Baustein bereit ist, ein weiteres Wort aufzunehmen.

Die dritte Einrichtung zur Steuerung der Testanordnung ist durch die Einrichtung eines transportablen Wartungsfeldes gegeben.. Das Wartungsfeld itfeist eine begrenzte Tastatur zur Eingabe von Daten, Kommandos und Adressen= informationen auf, und zwar zum Zwecke der Steuerung des von der Testanordnung auszuführenden Betriebs„ Das transportable Wartungsfeld weist außerdem eine Einrichtung zur Anzeige von Daten_s Kommandos und Adresseninformationen auf, die eingegeben worden sind» Dabei sind individuelle Leuchtdioden LED für die Anzeige von Auf» forderungs- und Statussignalen von dem Mikroprozessor her vorgesehen» Die Einrichtung zur Anzeige zeigt außer= dem Daten an, die von der der Prüfung unterzogenen Einheit aufgenommen werden und die sich auf deren Leistungsfähigkeit beziehen. Das Wartungsfeld ist mit dem Mikroprozessor über eine bidirektional betriebene Datenbusleitung und die Adreßbusleitung verbunden. Die Adreßbusleitung steuert die Anzeigeeinrichtung in dem Wartungsfeld., welche Daten anzeigt.

130014/1282

BAD ORlGiNAL

Bei der bevorzugten Ausführungsform ist ein RAM-Speicher mit wahlfreiem Zugriff über die Daten- und Adreßbusleitungen mit dem Mikroprozessor gekoppelt, um als Notizblockspeicher für eine Kurzzeitspeicherung der Informationen zu dienen, die für den Betrieb des Systems erforderlich ist. Bei gewissen anderen Ausfünrungsformen kann der Mikroprozessor einen RAM-Speicher auf seinem Chip enthalten, oder es könnte ein Minicomputer mit zugehörigem RAM-Speicher verwendet werden.

Die bevorzugte Ausführungsform umfaßt ferner eine Zeitsteuereinrichtung unter Verwendung von drei Zählern. Ein Zähler wird dazu herangezogen, ein internes Zeitsteuersignal zu erzeugen, welches von dem Mikroprozessor verwendet wird. Die anderen beiden Zähler werden dazu herangezogen, Baud-Raten3?aktsignale zu erzeugen, die von den USART-Bausteinen verwendet werden_e

Bei der bevorzugten Ausführungsform der Erfindung wird ein Mikroprozessor des Typs 8085 der Firma Intel verwendet, der eine acht Bit breite Daten-/Adreßbusleitung und eine acht Bit breite Adreßbusleitung umfaßt. Die 16 Bit umfassende Adressierungsmöglichkeit wird durch die Verwendung einer Adressenverriegelungseinrichtung erzielt, die mit der Daten/Adreßbusleitung gekoppelt ist. Die Adressenverriegelungseinrichtung gibt die untere Hälfte der Adresse ab, die bei einer Operation verwendet wird, und die acht Bit breite Adreßbusleitung liefert die obere Adressenhälfte. Die 16 Adressenbits bilden eine Busleitung ABUS, die mit den Speichern RAM und PROM verbunden ist. Die 16 Bits der Adreßbusleitung werden ferner einem Adressendecoder zugeführt, der dazu herangezogen wird, Auswahlsignale für den RAM-Speicher, den PROM-Speicher, das Wartungsfeld und für Zentraleinheits-Eingabe/Ausgabe-Operationen zu erzeugen. Diese Auswahlsignale bilden zusammen mit den verschiedenen Steuer-

130014/1282

3035Q64

Signalen, die von dem Mikroprozessor an die anderen Elemente in dem System ausgesendet werden, sowie mit solchen Steuersignalen, die von den anderen Elementen in dem System an den Mikroprozessor ausgesendet werden, wie über eine Steuerbusleitung übertragenen Signale. Diese Steuersignale ermöglichen dem Mikroprozessor, jedes einzelne Element in dem System zu adressieren, ohne daß mehr als ein Element zu einem Zeitpunkt versucht, die gemeinsamen Busleitungen zu benutzen. Die Steuerbusleitung ermöglicht ferner, den Mikroprozessor vom Auftreten bedeutsamer Ereignisse zu informieren, und zwar durch das Auftreten von Uhterbrechungssignalen, die kennzeichnend sind für das Eintreffen von Daten, Kommandos und Adresseninformationen von dem Bedienungsfeld oder von einem der Rechnerendgeräte her.

Schließlich sind bei der bevorzugten Ausführungsform Vorkehrungen dafür getroffen, die Adreß-, Daten- und Steuerbusleitungen des Systems mit einer Kartentesteinheit zur automatischen Überprüfung der Testanordnung selbst durch ein weiteres automatisches bzw. automatisiertes Testsystem zu verbinden«

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm die bevorzugte Ausführungsform der Testanordnung» Fig. 2 zeigt eine Ansicht des Vorderfeldes des Wartungsfeldes.

Fig. 3A bis 3C veranschaulichen anhand von Tabellen einige Eingabe/Ausgabe-Adressen, die von der Testanordnung verwendet werden, sowie Lese- und Schreiboperationen, die bezüglich der überprüften Einheit ausgeführt werden.

1300U/1282

■^Tig. 3D "bis 35 veranschaulichen anhand von Tabellen einige Kommandos, die bei der Steuerung der Testanordnung verwendet werden.

"ig. 4 bis 22 zeigen einen Verknüpfungsplan der Testanordnung ohne die Verknüpfungseinrichtung des rfcungsfeldes.

P¹Ig. 23 zeigt ein Flußdiagraiam des Programms, welches von der Testanordnung benutzt wird.

^Tm folgenden xtfird die bevorzugte Ausführungsform der Erfindung im einzelnen beschrieben. Die erläuterte Anlage ist dabei imstande, irgendeinen Typ von Einheit ■ r-gendeines Typs einer Datenverarbeitungsanlage zu testen, ■ϊ adom lediglich die Firmxfare gewechselt wird und indem • ine spezielle Schnittstelleneinrichtung zwischen der Pestanordnung und der zu testenden Sinheit vorgesehen

Die Testanordnung ruft in der getesteten Einheit Kreig-'ijsse hervor und zsigt Daten von der betreffenden ge= testeten Einheit an, wobei diese Daten kennzeichnend f-ind für die Pdchtigkelt der leistung der betreffenden ^inbei'-a Dazu wird eine Anzahl von lingabe/Ausgabe-'»--erationsn zwischen dem Mikroprozessor in der Testein-V-V=It und der dem 'fest unterzögenen Einheit ausgeführt,

n-*»mä3 Fig« 1 ist ein Mikroprozessor 10 über eine Daten- ^i-sleitung 12 an einem Bustreiber 11 angeschlossen. Eine .3r.1t Bit breite bidirektional betriebene Busleitung 13, liie ale SBUS-Leitung bezeichnet ist, verbindet den Bustreiber 11 mit einer speziell ausgelegten Schnittstellen-'dnrichtung für die getestete Einheit_o Die von dem Mikro prozessor 10 ausgeführten Ausgabeoperationen bewirken las Auftreten verschiedener Bitmustex» auf der SBUS-.-■itung 13= Diese Ausgabeoperationen rufen ihrerseits

130014/1282 BAD ORIGINAL

auswählbare Ereignisse in der getesteten Einheit hervor. Dabei ist es die Funktion der Schnittstelleneinrichtung für die getestete Einheit, diese Daten, zu sammeln und zu formatieren, um sie über die richtige Busleitung oder den richtigen Testeingang der getesteten Einheit zu schreiben, damit das gewünschte Ereignis hervorgerufen wird. In Fig. 3A bis 3C sind Eingabe/Ausgabe-Operationen veranschaulicht, die durch den Mikroprozessor und dessen Eingabe/Ausgabe-Adressen ausgeführt werden. Die Datenspalten O bis 7 geben dabei die Bedeutung der verschiedenen Bits auf der acht Bit breiten SBUS-Leitung 13 während jeder einzelnen Eingabe/Ausgabe-Operation an. ' ·

Die Fähigkeiten des Systems äußern sich in den Eingabe/ Ausgabe-Operationen gemäß Fig. 3A bis 3C„ Dabei können Daten oder Adressen in die dem Test unterzogene Einheit eingeschrieben werden, oder es kann irgendein Zustand aus einer Anzahl von Stopzuständen gesetzt werden, die im Fehlerfalle auftreten. Ferner kann der Inhalt irgendeines Internregisters oder Speicherplatzes dadurch ange^ zeigt werden, daß ein bestimmtes Bitmuster auf der Zentraleinheits-Anzeigesteuerbusleitung gesetzt wird.

Dabei kann irgendeine interne Einheit der dem Test unter zogenen Einheit für Schreiboperationen mit Eingabe/Ausgabe-Adressen A5 und A6 freigegeben sein. Die Zentraleinheits-Kennzeichensteueroperationen können dazu herangezogen werden, Bits in den richtigen Eingang der getesteten Einheit einzuschreiben, um irgendeine interne Einheit in den Schrittbetrieb zu setzen, um zeitliche Grenzen auszuwählen oder um verschiedene Stopbedingungen auf Adressen hin festzusetzen.

Die bei der Kennzeichenstatus-Leseoperation der Zentral-

1300U/1282

ORIGINAL

303506A

einheit auftretende Adresse A0 ermöglicht der Testanordnung zu bestimmen, welche interne Einheiten sich im Schrittbetrieb befinden und welche Einheiten gegebenenfalls in den Stopzustand auf das Auftreten einer Adresse oder in den Stopzustand auf einen Fehler hin gesetzt werden bzw. sind. Außerdem kann die betreffende Operation bzw. Adresse dazu herangezogen werden zu bestimmen, ob die Zentraleinheit sich im DIS-Zustand bebefindet. Dieser Zustand erfordert eine Unterbrechung, um die Verarbeitung wieder zu beginnen. Durch den Kennzeichenstatus-Lesevorgang der Zentraleinheit wird außerdem bestimmt, ob eine Anzeige aus einem Internregister möglich ist, indem der Belegungsstatus des Adreßregisters überprüft wird.

Die Anzeige-Busleseoperationen der Zentraleinheit ermöglichen der Testanordnung, die Daten in dem Internregister oder Speicherplatz zu lesen, der durch die Schreiboperationen für die Zentraleinheits-Anzeigesteuerbusleitung ausgewählt ist. Die 72 Bit breite Anzeigebusleitung in der Zentraleinheit überträgt außerdem eine Steuerpunktinformation zu der Zentraleinheitsschnittstelleneinrichtung hin, in der jeweils acht Bits durch den Mikroprozessor in der Testanordnung gelesen werden können. Diese Information zeigt den Status verschiedener interner Steuerpunkte an.

Die MP-Datenanzeige-Schreiboperationen veranschaulichen die Eingabe/Ausgabe-Adressen, die von dem Mikroprozessor 10 beim Schreiben von Daten herangezogen werden, die in dem Wartungsfeld 14 anzuzeigen sind. Im Hinblick auf Fig. 1, 2 und 3 beispielsweise würde die MP-Datenanzeige-Schreiboperation mit einer Eingabe/Ausgabe-Adresse von 00 (Hex) die Datenanzeigesteilen 0 und 1 aufleuchten lassen, was mit 15 land 16 in Fig. 2 ange-

130014/1282

3Br

deutet ist. Die Eingabe/Ausgabe-Adresse von OO (Hex) würde anzeigen, daß die acht binären Bits, die durch die Adresse OO (Hex) gekennzeichnet sind, auf den acht Leitungen der Adreßbusleitung 17 gemäß Fig. 1 auftreten würden. Diese acht Adressenbits würden die acht Daberibits über die Datenbusleitung 12 zu den Anzeigestellen 15 und 16 gemäß Fig. 2 hinleiten. Die Anzeigestelle 15 zeigt im Oktalsystem die ersten drei Bits auf der Datenbusleitung 12 an (angezeigt als O bis 17 in Fig. 3). Eine entsprechende Situation existiert bezüglich der MP-Adressenanzeige und bezüglich der MP-Kommandoanzeige. Bei diesen Schreiboperationen werden die Daten, die kennzeichnend sind für die Adresse und das Kommando, welches in eine bestimmte Operation einbezogen ist, zu den Anzeigeeinrichtungen 18 bzw. 19 gemäß Fig. 2 hingeleitet.

Die Struktur und die Arbeitsweise der Schnittstelleneinrichtung für die dem Test unterzogene Einheit ist für jeden Typ der dem Test unterzogenen Einheit einzigartig. Dies bedeutet, daß die Schnittstelleneinrichtung für eine Zentraleinheit verschieden wäre von der Schnittstelleneinrichtung für eine SCU-Einricbtung. Wie aus Fig. 3 ersehen werden kann, war die ZMP-Datenbusleitung zu und von der Zentraleinheit, bezüglich der die bevorzugte Ausführungsform der Erfindung entwickelt worden war, 36 Bit breit, und die MPA-Adreßbusleitung zu der Zentraleinheit hin besaß eine Breite von 34 Bit. Außerdem sind 24 gesonderte Stop-Leitungen (FLTSTOPj zu der Zentraleinheit hin vorhanden, die auf Fehler hin wirksam sind. Schließlich ist eine Anzeigesteuerbusleitung DCL mit einer Breite von 40 Bit vorhanden. Ferner sind 16 gesonderte Zentraleinheits-Freigabesteuerleitungen vorhanden, die verschiedene Einheiten in der Zentraleinheit freizugeben gestatten. Überdies sind 36 gesonderte Kennzeichenleitungen vorhanden, über die die

1300U/1282

Testanordnung Schreibvorgänge auszuführen vermag und über die verschiedene Bedingungen gesetzt werden können, wie eine Überlappung, eine Stillsetzung auf einer Adresse hin, ein Schrittbetrieb, Zeitgrenzen und verschiedene Steuersignale, wie Geltungsbereichs-Wiederholung, Ausführungs-Schalter und Initiierungs-Kommandos. Schließlich ist eine Anzeigebusleitung BCP mit einer Breite von 22 Bit vorhanden, um Daten von der Zentraleinheit bezüglich des Inhalts der Internregister zu übertragen. Die 36 Bit umfassende ZMP-Busleitung überträgt außerdem Daten zu und von den Speicherplätzen. Da sämtliche Lese- und Schreiboperationen durch die Testanordnung im Zuge von Leseoder Schreibvorgängen über eine dieser Busleitungen ausgeführt werden müssen und da die SBUS-Busleitung lediglich eine Breite von acht Bits aufweist, besteht die Funktion der Zentraleinheits-Schnittstelleneinrichtung darin, Daten zu sammeln und zu formatieren, die zu der Testanordnung hingeleitet werden bzw.von dieser her kommen, so daß die Testanordnung Lese- und Schreibvorgänge auf irgendeiner dieser Busleitungen unter Heranziehung lediglich der SBUS-Leitung auszuführen imstande ist.

Die Testanordhung ist wesentlich einfacher und schneller zu benutzen als die bisher bekannten Wartungsfelder. Das Wartungsfeld 14 stellt lediglich eine Einrichtung zur Steuerung der Testanordnung dar, da - wie bereits früher erwähnt - die Testanordnung auch von zwei E1A-RS232-Endgerät-Schnittstelleneinheiten USART unterstützt wird. Diese können asynchron bei ausgewählten Übertragungsbzw. Baud-Raten zwischen 110 und 19 200 Bit pro Sekunde und synchron bei Baud-Raten bis zu 64-Kbit pro Sekunde betrieben werden.

Das Wartungsfeld 14, wie es in Fig. 2 veranschaulicht ist, weist eine 26 Tasten umfassende Tastatur auf, wie

1300U/1282

sie von der Firma Microswitch hergestellt wird, um Daten, Adressen und Befehle bzw. Kommandos einzugeben. Außerdem ist eine j56 Bit umfassende Oktal-Datenanzeige vorhanden. Ferner ist eine 24 Bit umfassende Oktal-Adressenanzeige vorhanden. Schließlich ist eine 12 Bit umfassende Hexadezimal-Kommandoanzeige vorgesehen. Überdies sind acht diskrete Leuchtdioden-Anzeigeeinrichtungen vorgesehen, die die Bedienperson leiten bzw. anfordern und die den Zustandsstatus bereitstellen. Bei der bevorzugten Ausführungsform umfaßt die Tastatur Hall-Effekt-Tasten, die lediglich eine schwache Berührung zum Zwecke der Aktivierung benötigen. Die Daten-Adressen- und Kommandoanzeigen sind 4 χ 7-Matrix-Leuchtdiodenanzeigen, während die Anforderungs- und Statusanzeigen durch Standard-Leuchtdiodenfelder gebildet sind. Das Wartungsfeld 14 ist über ein Kabel an einer Aufnahme angeschlossen, die an dem Zentraleinheitsschrank angebracht ist, der seinerseits mit der Verknüpfungsplatte innerhalb der Zentraleinheit verbunden ist, welche den Mikroprozessor und die zugehörige Verknüpfungsanordnung der Testanordnung umfaßt. Das Wartungsfeld 14 kann entweder in der Hand gehalten werden, oder es kann an einem an dem Zentraleinheitsschrank angebrachten Träger angebracht sein_o Die Verknüpfungsplatte der Testanordnung, welche das Wartungsfeld steuert, erkennt, wann das Wartungsfeld an dem System angeschlossen bzw. angebracht isto Wenn die Firmware erkennt, daß das Wartungsfeld angebracht worden ist, dann wird die Zextsteuereinrichtung 20 gemäß Fig. 1 ausgewählt, um eine Zeitspanne ablaufen zu lassen, was zu dem Signal TMR-INT führt, welches über die Steuerbusleitung 21 einem Unterbrechungseingang des Mikroprozessors 10 zugeführt wird. Die Aufnahme dieses Unterbrechungssignals veranlaßt den Mikroprozessor 10, das Wartungsfeld 14 zu aktivieren.

130014/1282

Die Arbeitsweise des Wartungsfeldes erfordert die Bezugnahme auf eine Liste, in der Kommando-Codes für die verschiedenen Operationen eingetragen sind. Die in Fig. 2 angedeutete Tastatur umfaßt 16 alphanumerische Tasten, die für die Eingabe dieser Kommando-Codes "benutzt werden,, Die neun Funktions- oder Steuertasten auf der rechten Seite der alphanumerischen Tastatur werden dazu herangezogen, eine Steuerinformation für den Mikroprozessor 10 bereitzustellen. Dabei werden lediglich die Oktal-Tasten 0 bis 7 benutzt, wenn Daten oder Adresseninformationen eingegeben werden.

Die neun Steuertasten führen folgende Funktionen aus. Die mit Eingabe bzw."enter" bezeichnete Taste wird nach jeder Informationseingabe gedrückt, wie nach der Eingabe eines Kommando-Codes, von Daten oder einer Adresse. Die mit "Kommando" bezeichnete Taste signalisiert, daß die Eingabe eines Kommandos erwünscht ist. Nachdem die Bedienperson die Taste drückt, wird ein aus der Liste ausgewählter Kommando-Code unter Verwendung der alphanumerischen Tasten eingegeben. Wenn die Bedienperson beispielsweise den Wunsch hat, aus einer bestimmten Speicherstelle des Hauptspeichers zu lesen, dann wird die Kommando-Taste gedrückt. Unter Bezugnahme auf Fig. 2 und 28 ist dabei ersichtlich, daß dann, wenn der Mikroprozessor 10 die Betätigung der Kommando-Taste ermittelt, durch diesen Mikroprozessor ein Anforderungssignal abgegeben wird, um die "Kommando"-Leuchtanzeigeeinrichtung 36 gemäß Fig. 2 aufleuchten zu lassen. Wenn die Bedienperson sieht, daß die Kommando-Leuchtdiode aufleuchtet, gibt die betreffende Bedienperson durch Tastendruck den Hexade zimal-Kommando-Code ein. Die Firmware gibt dann dieses Kommando ein und decodiert es. in einer ersten Ebene. In Abhängigkeit davon, um welchen Typ von Kommando es sich dabei handelt, leitet die Firmware sodann ein weiteres Anforderungssignal zu dem Wartungsfeld hin, wenn Daten

1300U/1282

und/oder eine Adresse erforderlich sind, um das Kommando bzw. den Befehl zu beenden. Wenn die Bedienperson den Kommando-Code eingetastet hat, wird dieser in die Kommando-Anzeigeeinrichtung 19 eingeschoben, wodurch der Bedienperson ermöglicht ist, die betreffende Eingabe zu überprüfen. Wenn die Bedienperson irgendwelche erforderlichen Daten eintastet, werden diese in entsprechender Weise in das Datenanzeigeregister geschoben, und entsprechendes gilt für irgendeine Adresseninformation. Nachdem sämtliche Daten, Adressen und Kommando-Informationen eingetastet sind und nachdem die Bedienperson mit ihren Eingaben zufrieden ist, wird die mit "enter" bezeichnete Taste gedrückt, und die Information wird dann von dem Mikroprozessor angenommen.

Eine Liste einiger der Kommandos und der entsprechenden Kommando-Codes ist in Fig. 3D und 3E veranschaulicht. jJie Durchlauf-Positionskommandos ersetzen die alte Datenstelle und steuern Stellen-Drehschalter. Bei dem bisher bekannten Wartungsfeld ist ein Drehschalter dazu verwendet worden, die Reihe der Internregister in den verschiedenen Einheiten innerhalb des Prozessors auszuwählen, aus denen angezeigt worden ist. In entsprechender Weise wurde ein weiterer Drehschalter dazu herangezogen, eine Reihe von Steuerpunkten aus einer Vielzahl von Steuerpunktreihen für eine Anzeige auszuwählen. Nunmehr wird jede Stelle dieser Drehschalter durch ein Durchlauf-Positionskommando ersetzt.

Die Reihe der Kommandos kann in drei Hauptgruppen aufgeteilt werden. Dabei handelt es sich um: Kommandos zum Lesen und Schreiben in bzw. aus Speicherplätzen, um Kommandos zur Anzeige des Inhalts der Internregister irgendeiner der Interneinheiten der dem Test unterzogenen Einheit, wie der Steuereinheit, Dezimaleinheit, virtuellen

1300U/12Ö2

BAD ORIGINAL

35"
- 3035084

Einheit, ect., und um Kommandos zur Änderung der Konfiguration der dem Test unterzogenen Einheit. Diese Konfigurations-Kommandos weisen Kommando—Codes auf, die mit F (hex) "beginnen und die folgende Kommandos umfassen: Auswahl des Schrittbetriebs in irgendeiner der internen Einheiten der dem Test unterzogenen Einheit, Anzeige oder Änderung der Adresse auf der Adreßbusleitung 14PA, Anzeige oder Änderung der Daten auf der Anzeige-Busleitung oder Änderung der Stop-Auswahl auf das Auftreten eines Zählers hin, Anzeige oder Änderung der Zeitgrenzen_-auswahl, Anzeige oder Änderung der Stop-Auswahl auf das Auftreten einer Adresse hin, Anzeige oder Änderung der Notizblockspeicher- bzw. Cache-Speicher-Auswahl, Anzeige oder Änderung der Sperrüberlappungs-Auswahl, Freigabe des Fern-Sndgerätes sowie Löschen der Initialisierung, Steuerung der Initialisierung und Ausführung des Kommandos oder Ausführung von Fehlern,

Die drei Hauptverarbeitungsströme der in dem PROM-Speicher 23 gemäß Fig. 1 verkörperten bzw. enthaltenen Firmware sind in Fig. 23 veranschaulicht. Wenn ein Lese-Speicherkommando mit einem Kommando-Code, der mit A (,hex) beginnt, aufgenommen wird, dann wird eine Decodierung entsprechend der zweiten Ebene ausgeführt, um zu bestimmen, ob der Befehl bzw. das Kommando ein solcher Befehl ist, gemäß dem aus dem Speicherplatz gelesen wird, oder durch den der Speicherplatz durch kontinuierliche Adressierung und Auslesen "getestet" wird. Der Zweck dieses "Test"-Kommandos besteht darin, ein kontinuierliches Auslesen eines Speicherplatzes zu ermöglichen, so daß dann, wenn irgendwelche Schwierigkeiten mit dem Auslesen des betreffenden Speicherplatzes vorhanden sind, der Bedienungsfeldingenieur ein Oszilloskop dazu heranziehen kann, die Verknüpfungswege zu verfolgen, die bei der Adressierung

1300U/1282

und dem Auslesen des Speicherplatzes benutzt sind, um das Problem aufzufinden. Anschließend fordert die Firmware die Bedienperson dadurch an, daß die "Adressen"-Leuchtdiode gemäß Fig. 2 aufleuchtet, woraufhin die Adresse von der Bedienperson eingetastet wird, ■ Der Mikroprozessor 10 sendet dann die Adresse an die Zentraleinheit aus und führt einige Schreiboperationen auf der DCL-Busleitung aus. Der Zweck dieser Eingabe/ Ausgabe-Operationen besteht darin, das richtige Bitmuster an die DCL-Anzeige-Steuerbusleitung abzugeben, um die Zentraleinheit zu veranlassen, einen Speicher-Lese Vorgang auszuführen. Die Firmware leitet dann den Mikroprozessor in der Weise, daß die erforderliche Zentraleinheits-Freigabesteuerschreiboperation ausgeführt wird, um das Anzeige-Freigabebit zu setzen. In Fig. 3A ist veranschaulicht, daß es sich dabei um eine Schreiboperation bezüglich der Hexadezimaladresse A5 handeln würde, wobei das Null-Bit auf der SBUS-Leitung auf 1 gesetzt ist, während alle übrigen Bits auf Null gesetzt sind. Der nächste Schritt ist durch eine Anzahl von Leseoperationen aus den Hex-Adressen 80 bis gegeben, um die Daten aus den ausgewählten Speicherplätzen von der Zentraleinheit her über die MPD-Busleitung aufzunehmen. Diese Daten werden dann in dem Wartungsfeld angezeigt, indem eine Anzahl von Schreiboperationen auf die Adressen 00 bis 05 hex ausgeführt werden, die als MP-Datenanzeigekommandos in Figo 3 veranschaulicht sind. Diese Operationen leiten die von der Zentraleinheit her aufgenommenen 72 Datenbits zu der Oktal-Datenanzeige einrichtung weiter, wobei zum jeweiligen Zeitpunkt 36 Bits weitergeleitet werden. Jede Datenanzeigesteile zeigt drei der 36 im Oktalformat aufgenommenen Bits an. Da lediglich 36 Bits zum jeweiligen Zeitpunkt angezeigt werden können, wenn die andere Datenhälfte anzuzeigen ist, drückt die Bedienperson entweder die in Fig. 2 dargestellten Kommando-Tasten "oben" oder "unten". Dies

13Ö0U/1282

veranlaßt die Firmware, auf die übrigen 36 DatenMts für die Datenanzeige in dem Wartungsfeld überzugehen.

IDs ist ferner möglich, in irgendeinen Speicherplatz einzuschreiben. Der nächste Schritt in der am weitesten rechts liegenden Verzweigung der Firmware-Verarbeitungsfolge gemäß Fig. 23 besteht darin festzustellen, ob eine Schreiboperation erwünscht ist. Die Firmware nimmt an, daß ein Schreibvorgang erwünscht ist, sofern nicht die Bedienperson die mit "Beendigung" bezeichnete Taste gemäß Fig. 2 betätigt. Wenn die "Beendigungs"-Taste gedrückt ist, kehrt die Firmware in den Eingabe-Kommando-Betrieb zurück und wartet auf das nächste Kommando. Falls dies nicht der Fall ist, läßt die Firmware die "Daten"-Leuchtdiode gemäß Fig. 2 aufleuchten, woraufhin die Bedienperson die neuen Daten eintastet, die in den ausgev/ählten Adressenspeicherplatz einzuschreiben sind. Wenn die Bedienperson die mit "enter·¹ bezeichnete Eingabetaste drückt, dann werden Daten in der Datenanzeigeeinrichtung des Wartungsfeldes in den Speicherplatz unter der Adresse eingeschrieben, die in der Adressenanzeigeeinrichtung angezeigt wird. Diese Daten werden auf der 36 Bit umfassenden MPD-Busleitung in der dem Test unterzogenen Zentraleinheit geschrieben, indem Schreiboperationen mit den Adressen 80 bis 85 (hex) ausgeführt werden, wie dies Fig. 3 veranschaulicht. Auf das Einschreiben dieser Daten in den Speicherplatz kehrt der Mikroprozessor in den Eingabe-Kommandobetrieb der Firmware zurück.

Wenn ein Anzeigeregister einen Kommando-Code aufgenommen hat, der mit den Nummern 0 bis 6 beginnt, dann läuft der Vorgang entsprechend der mittleren Verzweigung gemäß Fig. 23 abo Der erste Schritt besteht darin, das Kommando für das Register ID zu decodieren, indem identifiziert wird, welche interne Einheit der Zentraleinheit und welches Register in dieser Einheit einbezogen werden.

130014/12*2

dB -x- 3035Q64

Der nächste Schritt besteht darin, die Daten auszuwählen, die an die DCL-Busleitung abzugeben sind, um die verschiedenen Schaltereignisse in der Zentraleinheit auftreten zu lassen, damit ein Zugriff zu dem gewünschten Register ermöglicht ist. Die letzten Schritte bestehen darin, die Daten aus dem gewünschten Register über die 36 Bit breite MPD-Busleitung, die acht Bit breite TSB-Busleitung oder die 72 Bit breite BCP-Busleitung zu lesen und dann diese Daten in der Datenanzeigeeinrichtung des Wartungsfeldes anzuzeigen. Auf die Anzeige hin kehrt der Mikroprozessor in den Überwachungsbetrieb zurück, um die Aufnahme des nächsten Kommandos abzuwarten.

Der Arbeitsablauf für die Betriebskommandos ist sehr einfach. Der erste Schritt besteht in einer Decodierung in der zweiten Ebene, um den Typ des Betriebskommandos zu bestimmen, welcher aufgenommen worden ist. Anschließend wird die laufende Einstellung des Betriebs in dem Wartungsfeld angezeigt. Wenn die Bedienperson den Wunsch hat, eine neue Operation einzustellen, dann gibt sie eine neue Einstellung unter Heranziehung der Wartungsfeldtastatur ein und betätigt die "Eingabe"-Taste. Zu diesem Zeitpunkt aktualisiert die Firmware die Registereinstellung des die Operation steuernden Registers, um sodann in den Überwachungsbetrieb zurückzukehren, in welchem auf das nächste Kommando gewartet wird. Die Operationskommandos wählen den Einzelschrittbetrieb aus, setzen Daten oder Adressen unter Heranziehung der Zentraleinheit, setzen Stopbedingungen auf Fehler hin und Zeitgrenzbedingungen, setzen Stopbedingungen auf Adressen hin, nehmen Cachespeicher-Auswahlvorgänge vor und führen andere derartige Operationen aus ο

In Fig. 2 sind ferner eine "Weiterrück"-Taste und eine "Sicherstellungs"-Taste in der Wartungsfeld-Tastatur

130014/12*2

3035004

angedeutet. Einige Funktionen, wie das Kommando zum Lesen des Hauptspeichers, ermöglichen den schrittweisen Durchgang durch den Speicher unter Heranziehung der ^uVorrück"-Taste, ohne daß zum jeweiligen Zeitpunkt eine neue Adresse eingetastet wird. Die Bedienperson könnte nach der Betätigung der Kommando-Taste den Kommando-Code AOO in der Hexadezimalform eintasten, wodurch angezeigt wird, daß eine Lese/Schreib-Speicheroperation erwünscht ist. Nach dem Eintasten des Kommando Codes würde die Bedienperson die "Eingabe"-Taste betätigen, wobei zu dem betreffenden Zeitpunkt die Adressen-i^nzeigeeinrichtung durch die Firmware zum Aufleuchten gebracht würde„ Die Bedienperson würde sodann die Adresse im Oktalformat bezüglich der interessierenden Stelle bzw» Speieherstelle eintasten, wobei diese Adresse in der Adressenanzeigeeinrichtung angezeigt würde₀ Wenn die gex'rtinschte Adresse ausgewählt und angezeigt worden ist, würde die "Eingabe"-Taste erneut betätigt werden, wodurch die Firmware veranlaßt wird, die Datenanzeige-Leuchtdiode zum Aufleuchten zu bringen= Gleichzeitig veranlaßt die Firmware der Testanordnung, daß die dem Test unterzogene Einheit die Daten aus dem ausgewählten Speicherplatz abruft und diese Daten dem Mikroprozessor überträgt, der seinerseits die Daten zu der Datenanzeigeeinrichtung hin überträgt. Die "Vorrück"-Taste kann dann dazu herangezogen werden, schrittweise durch den Speicher "hindurchzugehende Jedesmal dann, wenn die "Vorrück"-Taste betätigt wird, wird die Adressenanzeige um eine Stelle weitergerückt, und in der Datenanzeigeeinrichtung werden die Daten unter der neuen Adresse angezeigt.

Die "Sicherstellungs"-Taste arbeitet in der umgekehrten Weise. Sie ist jeweils dann aktiv, wenn die

035064

"Vorrück^-Taste aktiv ist_o Darunter x^ird verstanden, daß lediglich bestimmte Kommando-Tasten für bestimmte Kommandos aktiv sind, und zwar in Abhängigkeit von dem bestimmten einbezogenen Kommando. Wenn das Kommando beispielsweise darin bestand, ein Register zu lesen, dann wäre die "Vorrück"-Taste nicht aktiv, da die Firmware so programmiert ist, daß sie gewissermaßen weiß, daß die Betätigung der "Vorrück"-Taste oder der "Sicherstellungs"-Taste in diesem Zusammenhang bedeutungslos ist.

Die "Schritt"-»Taste ist während der Prozessor-Schrittfunktionen aktiv, während derer der Schrittbetrieb für eine interne Einheit der Zentraleinheit ausgewählt worden ist. Die betreffende bestimmte Einheit, die in den Schrittbetrieb gebracht ist, \irird durch die Verwendung eines Auswahl-Schrittkommandos mit dem Kommando= Code FOO ausgewählt. Nach Eintasten des Codes FOO würde die Bedienperson die Daten eintasten, die angeben, welche Einheit in den Schrittbetrieb zu bringen ist» Danach würde jede Betätigung der Schritt-Taste die interene Einheit der Zentraleinheit veranlassen, einen Schritt auszuführen. Die Schrittfunktion wird dadurch ausgelöst, daß der Kommando-Code FOO erneut ausgewählt wird, wodurch das bestimmte Schrittfunktionsbit auf Null zurückgesetzt wird, und daß die Schritt-Taste gedrückt wird,,

Die "Beendigucgs"-Taste beendet die Anzeigefunktionen, wie die Durchlaufanzeige oder die Steuereinheitsanzeige der Internregister oder des Speichers. Sie wird in dem Fall benutzt, daß die Bedienperson keinen Wunsch dahingehend hat, neue Daten in die Stellenanzeigeeinrichtung einzuschreiben. Die "Beendigungs"-Taste hat keinerlei Auswirkung auf Funktionen, wie auf das Schritt-Kommando, das Stop-Kommando auf eine Adresse hin, das Stop-Kommando auf einen Fehler hin oder auf Zeitgrenzen-

13Q0U/1282

EAD ORiGiHAL

" 3035Q64

Kommandos hin.

Wie indirekt oben bereits aufgezeigt, weist das Wartungsfeld acht Anforderungs~/Sxatus-Leuchtdioden-Anzeigeeinrichtungen auf. Die "Kommando"-, "jJaten"-, "Adressen"- und "Beendigungs"-Anzeigeeinrichtungen fordern die Bedienperson auf, während die "Schr_itt/Dis^H-"oben"-sowie "lokale Term-Freigabe"- und "Fern"-Anzeige einrichtungen eine Statusinformation liefern. Die vollständige Anzeigeeinrichtung informiert die Bedienperson darüber, daß keine weiteren Bedienungseingaben erforderlich sind und daß das Wartungsfeld die Endergebnisse der Kommandocodeeingaben anzeigt. Wenn die Anzeigeeinrichtung aufleuchtet, zeigt die "DIS/ST3P"= Anzeigeeinrichtung, ob die Zentraleinheit sich im sogenannten Dis-Zustand oder im Schritt- bzw« Step-Zustand befindet. Die obere Anzeigeeinrichtung leuchtet dann auf, wenn die 36 Bits höchster Wertigkeit einer 72 Bit umfassenden Anzeige angezeigt werden; leuchtet die betreffende Anzeigeeinrichtung nicht auf, so zeigt dies an, daß die 36 Bits niedriger Wertigkeit angezeigt werden» Wenn der gesamte anzuzeigende Informationsteil 36 Bits oder weniger Bits umfaßt, dann wird die obere Anzeigeeinrichtung aufleuchten.

Die Fern-Endgerätfreigabe-Anzeigeeinrichtung wird dann aufleuchten, wenn die Fern-Endgerätschnittstelle durch ein Kommando von dem Wartungsfeld her freigegeben ist. Dieses Kommando ermöglicht eine Datenübertragung zwischen der Testanordnung und einem Fern-Endgerät über den USART-Baustein 25 gemäß Fig. 1. In entsprechender Weise wird die lokale bzw. örtliche Endgerät-Freigabeanzeigeeinriclrtung dann aufleuchten, wenn der örtliche USART-Baustein 26 gemäß Fig. 1 freigegeben ist.

13Ö0U/1282

Der Adressendecoder 27 gemäß Fig. 1 wird dazu herangezogen, die Adresseninformation auf der Adreßbusleitung 22 in ein Signal von vier Auswahlsignalen umzusetzen, die dazu herangezogen werden, entweder den PROM-Speicher, den RAM-Speicher, das Wartungsfeld oder die Eingabe/Ausgabe-Schnittstelleneinrichtung der Zentraleinheit für einen Betrieb mit dem Mikroprozessor 10 freizugeben. Da lediglich ein Satz von Adressen und Datenbusleitungen vorhanden ist und da während der oben beschriebenen Operationen der Mikroprozessor 10 Adressen und Dateninformationen zu dem PROM-Speicher, zu dem RAM-Speicher, zu dem Wartungsfeld und zu der Eingabe/Ausgabe-Schnittstelleneinrichtung der Zentraleinheit aussenden und von diesem Speicher bzw. dieser Einrichtung empfangen muß_g müssen einige Einrichtungen vorgesehen sein, um an das Bussystem lediglich diejenige Einheit anzuschalten,, die direkt in die Verbindung mit dem Mikroprozessor 10 während der laufenden Operation einbezogen ist» Diese Punktion ist die Funktion des Adressendecoders 27. Jeder Einheit in dem System wird eine bestimmte Adresse zugeordnet. Wenn diese Adresse auf der Adreßbusleitung 22 auftritt, wird ein Auswahlsignal an die betreffende bestimmte Einheit abgegeben, wodurch diese Einheit mit den Adreßbus- und Datenbusleitungen gekoppelt wird. Alle übrigen Einheiten des Systems befinden sich im Zustand hoher Impedanz, so daß sie das Busleitungssystem nicht belasten bzw. die laufende Operation nicht stören.

Der Plattentestanschluß 28 gemäß Fig. 1 dient lediglich dem Zweck, eine Verbindung der Adreß-, Daten- und Steuerbusleitungen der Testanordnung mit einer externen Plattentestanordnung zu ermöglichen, so daß der Betrieb der Testanordnung simuliert werden kann. Auf diese Art und Weise kann das Testen der Testanordnung selbst durchgeführt werden.

U/1282

Der- Mikroprozessor 10 ist in Fig« 5 isa einzelnen ge= zeigt. Bei der bevorzugten Ausführungsform handelt es sich bei dem Mikroprozessor 10 um einen Mikroprozessor des Typs 8085A der Firma Intel 5 dieser Mikroprozessor weist einen acht Bit breiten Adressen/Datenanschluß 12_s einen acht Bit breiten Adressenansehluß 22 und einen Steueranschluß 21 mit einer Anzahl von Steuereingangs- und Steuerausgangsanschlüssen auf₀ Außerdem weist der betreffende Mikroprozessor drei Unterbrechungsanschlüsse auf« Der Mikroprozessor enthält auf der Schaltungsplatte eine Takteinrichtung _v "bezüglich der die Signalleitungen ICTAL-1 und 3£TAL~2 eine Verbindung zu einem Quarz her= stellen, der die Frequenz dieser Takteinrichtung festlegte Das Signal EESST=IH ist ein Eingangssignal, welches den internen Prograiasizähler auf Mull setzt und die internen Unterbree3aungs~Freigabe~ und HLDA=Flipflops zurücksetzte X'Jeiin dieses Signal einen niedrigen Signalpegel annimmt_s dann befinden sich, die Bater— tisd Adreßbusleitungen sowie die Steuerleitungen im Zustand hoher Impedanz_o Der Mikro= !.-,'os'.essor wird solange im Rücksetzzustaad gehalten», wie Misses Signal auf niedrige© Pegel gehalten wirdo Bs handelt sich dabei um einen mit einem Schmitt-Trigger versehenen Eingang-, der eine Verbindung zu einem RC-Hetzwerk ermöglichtj dies dient zur Rücksetz~Verzögerung auf das Einschalten der Speisespannung_o

Das Signal RDY ist ein Eingangssignal, i?elehes mit hohem Signalpegel während eines Lese= oder Schreibzyklus auftritt, wodurch angezeigt wird_P daß der Speicher oder die periphere Einrichtung bereit ist, Daten an den Mikroprozessor auszusenden oder von diesem zu empfangen,, Wenn dieses Signal mit niedrigem Pegel auftritt«, wird der Mikroprozessor darauf warten., daß dieses Signal mit hohem Pegel auftreten wird, bevor der Lese- oder Schreibzyklus beendet wircL

BAD ORIGINAL

Das Signal HOLD ist ein Eingangssignal₉ welches anzeigt, daß eine weitere Haupteinrichtung die Benutzung der Adreß- und Datenbusleitungen anfordert« Der Mikroprozessor wird die Steuerung der Busleitungen auf die Aufnahme dieser Anforderung hin aufgeben_s sobald der gerade laufende Maschinenzyklus beendet ist» Die interne Verarbeitung innerhalb des Mikroprozessors 10 kann jedoch fortlaufen» Der Mikroprozessor kann die Benutzung der Busleitungen erst dann wieder zurückerhalten, wenn die HOLD=-Anforderung entfernt ist» ¥enn die HOLD-Anforderung bestätigt ist;, befinden sich die Adressen/Daten-, RD-, WK-, XQ-Leitungen im sogenannten Tri-Zustand. Die HQLD-Anforder-ungsleitung ist an der externen Plattentesteinheit über den Bustreiber 29 und die Leitung 30 angeschlossen, wobei die Velmüpfungs= platte bei LC20 verbleibt. Auf diese Art und Weise kann eine externe Fiattentesteinrichtung die Steuerung über die Busleitungen vornehmen,,

Das Steuersignal HOLDA ist ein Ausgangssignal, welches anzeigt, daß der Mikroprozessor die HOLD=Anforderung aufgenommen hat und daß er die Busleitungen während des nächsten Taktsignals freigibt. Dieses Signal nimmt einen niedrigen Pegel Sn₀ rinclidem die HOLD-Anforderung beseitigt ist, woraufhin der Mikroprozessor die Busleitungen einen halben Taktzyklus später übernimmt.

Die Eingangssignal® INTR und TRAP für den Mikroprozessor sind Unterbrechußgs-Eingangssignales die bei der bevorzug« ten Ausführungsform der Erfindung nicht benutzt werden« Vielmehr wird ein© hierarchische Unterbrechungsstruktur mit drei Prioritätsebenen benutzt» Die Unterbrechung höchster Priorität weist der Eingang RST7.5 auf, dem das Signal MP-INT zugeführt wird. ¥enn diese Signalleitung einen hohen Signalpegel führt, wird der Mikroprozessor 10 veranlaßt, zu einer Unterbrechungsroutine

130014/1282

hinzuspringen, um das Bedienungsfeld 14 gemäß Fig. 1 zu bedienen. Diese Unterbrechungs-Bedienungsroutine wirkt in der Weise, daß s.i_e Kommandos von dem Wartungsfeld aufnimmt, sie decodiert und Anforderungssignale an die Leuchtdioden-Anzeigeeinrichtung des Wartungsfeldes aussendet sowie Daten und Adressen aufnimmt, die durch die Bedienperson in dem Fall eingetastet worden sind, daß dies zur Beendigung des Kommandos erforderlich ist.

Die Unterbrechung RST6„5 mit der zweithöchsten Priorität ist den Datenübertragungs-Schnittstelleneinrichtungen USART 25 und 26 zugeteilt. Das Signal COMi=IMT ^rird dann erzeugt, wenn entweder der USART-Baustein bereit ist, ein Zeichen zu übertragen bzw» auszusenden, oder wenn er ein Zeichen aufgenommen hat_s allerdings unter der Voraussetzung, daß vor dem betreffenden Zeitpunkt ein Bndgerät-Freigabekommando von dem Wartungsfeld 14 her aufgenommen worden ist» Dies bedeutet, daß die DateHäibertragungs-Unterbrechungen lediglich dann freigegeben werden, wenn die Bedienperson ein Endgerät-Freigabekommando eingetastet hat.

Der Unterbrechungsanschluß RST5*5 niedrigster Priorität nimmt das Signal TMR-INf auf. Dieses Signal wird dem Null-Zählerausgang der programmierbaren Intervall-Zeit·= steuereinrichtung 20 gemäß Fig. 5 zugeführt» Dieses Unterbrechungssignal wird von dem Mikroprozessor für Verzögerungszwecke ausgenutzt, wie in dem Fall, daß eine Anzeige bezüglich einer der Datenübertragungs-Endgeräte vorzunehmen und dort während einer bestimmten Zeitspanne, wie während 10 Sekunden, zu erfolgen hat, um sodann eine erneute Anzeige vorzunehmen, so daß die Bedienperson eine Feststellung dann treffen kann, wenn sich irgendetwas geändert hat. Außerdem wird diese Anordnung dazu herangezogen zu verhindern, daß der Mikroprozessor unendlich lange auf eine Antwort von der dem Test unterzogenen

130014/1282

Einheit her wartet, also auf eine Antwort, die infolge einer fehlerhaften Operation nicht auftritt. Der Null-Zähler wird durch die Firmware initiiert, um eine Verzögerung von 1/3 Sekunden abzuzählen und den Mikroprozessor am Ende des jeweiligen Intervalls zu unterbrechen.

Die System-Initiierungsfunktion wird durch das Signal MINZ ausgeführt, welches dem Rücksetzausgang des Mikroprozessors 10 zugeführt wirdo Dieses Signal zeigt an, daß der Mikroprozessor ein Rücksetz-Eingangssignal aufgenommen hat.

Das Signal ALE ist ein Adressen-Verriegelungs-Freigabesignal. Dieses Signal tritt während des ersten Taktzu-"tandes eines Maschinenzyklus auf und bewirkt die Verriegelung der Adresse auf der Daten/Adreßbusleitung in dem Adressenpuffer irgendeines peripheren Chips des Systems.

Das Signal RD dient als Lesesteuersignal für das System. Tritt das Signal RD mit niedrigem Signalpegel auf _t so zeigt dies dem ausgewählten Speicher oder der ausgewählten Eingabe/Ausgabe-Einrichtung an, daß die Datenbusleitung für eine Datenübertragung verfügbar ist. Dieses Signal tritt im sogenannten Tri-Zustand während der HOLD/HALT-Betriebsarten und während des Rücksetzens auf.

Das Signal WR dient als System-Schreibsteuersignal. Wenn dieses Signal mit niedrigem Signalpegel auftritt, dann stehen die Daten auf der Datenbusleitung zur Verfügung, um in den ausgewählten Speicher oder in die ausgewählte Eingabe/Ausgabe-Stelle eingeschrieben zu werden. Die Daten auf der Datenbusleitung werden während der Rtick-

1300U/1282

IAD ORIGINAL

flanke des ¥R~Signals eingestellte

Das GLK-Signal ist ein Taktausgangssignal., welches als Systemtaktsignal verwendet wird» Die Periode dieses Signals ist halb so lang wie die des Quarzes, der mit den Eingängen XTAL-1 und XTAL-2 verbunden ist_o

Das Signal I/O dient dazu, das System über den Mikroprozessor-Status zu informieren,. Das betreffende Signal tritt mit niedrigem Signalp®gel ΐ/ährend eines Speicher-Schreibvorgangs oder während eines Speicher=Lese-trorgangs auf. Es tritt mit hohem Signalpegel während eines Ein= gabe/Ausgabe«=Les3= oder Sehreibwpgangs auf_o

Die Adressen/Datenbusleitusig 12 ist eine im Multiplexbetrieb ausgenutzte Busleitung₉ die sowohl für die Adres=- senübertragung als auch Su"⁵ die Datenübertragung diente Die niederen acht Bits der Speicheradresse oder der Ein= gabe/Ausgabe-Adresse treten mit up τ- Busleitung während des ersten Taktzyklus oder wäi.csM des S=Zustands eines Ma= lehinenzyklus auf» Danach 'ixitL ij&uj/&~2ja der zweiten und ,ritten Taktzyklen diese Busleitung zn ckr Datenbuslei·=

Die idreßousleitung 22 dient dazu_s file acht höchstwertig gen Bits der Speicheradresse zu übertrageac Die betreffen·= de Busleitung ist im sogenannten Tri-Zustand während der KOLD- und HALT-Betriebsarten und während der Rücksetzung_e

Der Bustreiber 31 ist ein® Oktal-Yerriegelungseisrich= tung vom D-Typ, die jedoch in diesem Fall als Bustreiber für die DBUS-Leitung benutzt wird. Das Signal PULL=UP tritt stets mit hohem Signalpegel auf ₀ wodurch die auf der rechten Seite des betreffenden Chips auftretenden Ausgangssignale veranlaßt werden^ den Eingangssignalen z« folgen, die über die Leitungen DBÜSO-7 zugeführt werden.

130014/1282

BAD ORIGINAL

3Q35064

Das Signal SEL-DBUS dient als Ausgangssteuersignal, durch welches die Ausgänge in den Tri-Zustand dann gebracht werden, wenn das betreffende Signal mit hohem Signalpegel auftritt; tritt das betreffende Signal mit niedrigem Signalpegel auf, so sind die Ausgänge freigegeben. Dieses Signal wird von der Steuerlogik gemäß Fig. 8 geliefert, die mit der Steuerbusleitung verbunden ist. In typischer Weise handelt es sich bei sämtlichen Verriegelungseinrichtungen und Bustreibern in dem System um Bausteine, die mit den Bezeichnungsnummern 1Q3488 versehen sind und bei denen es sich um integrierte TTL-Schaltungen des Typs 74 LS373 handeln kann.

Die Datenübertragung zwischen der Testanordnung und einem Rechnerendgerät oder anderen Datenverarbeitungssystemens, die generell in der Nähe der getesteten Einheit vorgesehen sind, wird durch die Vervrendung eines programmierbaren USART-Bausteins 26 gemäß Fig. 5 vorgenommen. Dieser Chip kann bei der bevorzugten Ausführungsform der Erfindung ein Baustein des Typs 8251A der Firma Intel sein; er ist speziell für Datenübertragungen in Mikroprozessorsystemen ausgelegt. Der betreffende Baustein weist einen Datenbuseingang für im Parallelformat übertragene Daten auf; dieser Eingang ist mit der Adressen/Datenbusleitung 12 verbunden und außerdem mit Teilen der Steuerbusleitung 21, um nämlich verschiedene Steuersignale zu dem Mikroprozessor 10 und verschiedenen anderen. Teilen des Systems auszusenden bzw. von diesen Einrichtungen aufzunehmen. Der USART-Baustein dient dazu, Daten vom Parallelformat in das Serienformat umzusetzen, die von der Testanordnung zu einem örtlichen Rechnerendgerät oder einem örtlichen Datenverarbeitungssystem zur Anzeige abgegeben werden. In entsprechender Weise werden Daten, die von einem örtlichen Rechnerendgerät oder einem Datenverarbeitungssystem an die Testanordnung übertragen werden, vom Serienformat in das Parallelformat umgesetzt, um zu dem Mikro-

1300U/1282

prozessor 10 zum Zwecke der Steuerung der Testanordnung übertragen zu werden. Die Umsetzungen vom Serienformat zum Parallelformat und vom Parallelformat zum Serienformat können gleichzeitig auftreten.

Der USART-Baustein 26 signalisiert dem Mikroprozessor ferner seine Bereitschaft zur Aufnahme eines neuen Zeichens für die Übertragung bzw. den Umstand, daß er ein Zeichen für die Übertragung zu dem Mikroprozessor hin aufgenommen hat. Der Mikroprozessor kann ferner den vollständigen Status des USART-Bausteins zum jeweiligen Zeitpunkt lesen. Der USART-Baustein 26 kann synchron oder asynchron im Vollduplexbetrieb bei ausgewählten Informationsübertragungsraten betrieben werden.

Der USART-Baustein weist zwei gepufferte Datenwege mit gesonderten Eingabe/Ausgabe-Registern für das Steuerwort, das Statuswort, die Dateneingabe und die Datenausgabe auf. Der Mikroprozessor 10 kann vollständig die Funktionsdefinition des USART-Bausteins vornehmen, und zwar dadurch, daß er in diesen Baustein eine Reihe von Steuerwörtern unter Firmwaresteuerung einschreibt. Diese Steuerwörter programmieren die Baud-Rate, die Zeichenlänge, die Anzahl der Stopbits, den 'Synchron- oder Asynchronbetrieb und eine gerade/ungerade/unabhängige Parität. Beim Synchronbetrieb sind außerdem Wahlmöglichkeiten dafür vorgesehen, entweder eine interne oder eine externe Zeichensynchronisation zu wählen.

Das Signal MINZ, welches dem Rücksetzeingang des USART-Bausteins 26 zugeführt wird, überführt bei hohem Signalzustand den USART-Baustein in einen Ruhezustand. Die Einrichtung verbleibt im Ruhezustand solange, bis ein neuer Satz von Steuerwörtern in den USART»Baustein durch den Mikroprozessor 10 eingeschrieben wird, um dessen Funktionsweise bzw. funktioneile Definition zu programmieren,,

130014/1282

st

Das Signal CLK wird dazu herangezogen, eine interne Einrichtungszeitsteuerung hervorzurufen; das betreffende Signal muß mehr als 30mal schneller sein als die Empfangsoder Sende-Datenbitraten.

Ein mit niedrigem Signalpegel auftretendes .RD-Signal informiert den USART-Baustein darüber, daß der Mikroprozessor aus diesem Baustein Daten oder eine Statusinformation liest. Ein mit niedrigem Signalpegel auftretendes WR-Signal zeigt an, daß der Mikroprozessor Daten oder Steuerwörter in den USART-Baustein einschreibt.

Das Signal ABUS-3 legt dann, wenn es durch den USART-Baustein in Kombination mit den Signalen WR und RD gelesen wird,fest, ob das Wort auf der Datenbusleitung ein Datenzeichen, ein Steuerwort oder eine Stautsinformatxon ist. Wenn das Signal mit hohem Pegel auftritt, dann ist das Datenbuswort entweder eine Steuerinformation oder eine Statusinformation; tritt das betreffende Signal mit niedrigem Pegel auf, so handelt es sich bei dem betreffenden Wort um Daten.

Das Signal SEL-USART-L wählt mit niedrigem Signalpegel den USART-Baustein 26 aus. Dabei kann kein Lesen oder Schreiben vorgenommen werden, solange nicht die Einrichtung ausgewählt ist. Die Datenbusleitung ist potentialfrei, wenn das Signal mit hohem Signalpegel auftritt.

Das Signal DSR-L dient einem generellen Zweck; es wird einem Ein-Bit-Invertierungs-Eingangsanschluß zugeführt. Der Zustand des betreffenden Signals kann durch den Mikroprozessor während einer Status-Leseoperation überprüft werden. Dieses Eingangssignal wird normalerweise dazu herangezogen, Modem-Zustände, wie eine Datensatz-Bereitschaft, zu ,testen«.

130014/1282

Ein mit niedrigem Signalpegel auftretendes Signal CTS-L gibt den USART-Baustein für eine Seriendatenübertragung in dem Fall frei, daß das TX-Freigabebit und ein Kommandobit auf 1 gesetzt sind« Wenn entweder das TX-Freigabebit oder das Signal CTS-L während der Übertragungsoperation abgeschaltet werden bzw. verschwinden;, überträgt die Sendeeinrichtung sämtliche Daten im USART-Baustein₉ die vor dem Auftreten des TX-Sperrkoaaanaos eingeschrieben worden sind, und zwar vor dem Abschalten,,

Das Signal TXC-L ist das Sendetaktsignal, welches die übertragungsrate steuert, mit der Zeichen zu übertragen sind. In Synchronbetrieb ist die Baud=Rate gleich der Frequenz dieses Signals. Beim Asynchronbetrieb ist die Baud-Rate jedoch lediglich ein Teil der³ Frequenz dieses Signals. üin Teil der Betriebsinstruktion₉ die von dem Mikroprozessor 10 in den USART-= Baustein eingeschrieben %'SO'rä.en ist_s wählt entweder de-n Baud~Rate-Fak"fcor 1, 1/16 ©der 1/64 der IXG-Frequenz aua_o

t.ii, snfesprochender Weise steuert das Sspfaugstaktsigaal FüLC-L- die Rate ^ mit- der- Zeichen empfangen vrerdea_o λΜ Synöiironbetr-ieö ist cie Baua-»Rate gleich lev RXC-Fre- quei&zi im Asynchronoetrieb ist die BauxMtete jedoch ein Bruciiteil der MC-Frequenz_Q

üie Modem-Steu.srung₉ wie die "Datenendgerät-Ber-eit⁵³- Ste-i'-rung tfir-o msroh das Ausgangssignal DTR=L bexfirkt«, Dieses Signal kann la eixisn siödrigea Signalziustand dadurch gebracht werden, daß das geeignete Bit in dem Kommandobefehlstrort programmiert t;ird_o

Die Steuerfunktioa der ^EiAuffordertmg zms, Senden" _P durch die ein Modem gesteuert wird, vira duroh das Signal RTS-L ausgeführt, welches dem RTS-Ausgangsanschluß zugefiilirt «_U^tc„ Die:s«ö Signal h&tsi auf einer-- jiiedrigen Sigaalpegel

130014/12

BAD ORIGINAL

sz

dadurch gebracht werden, daß das in Frage kommende Bit in dem Kommando-Befehlswort programmiert wird.

Dem Mikroprozessor muß signalisiert werden, wann der USART-Baustein bereit ist, um ein Zeichen für eine Übertragung anzunehmen. Diese Funktion wird durch das Signal TXRDY-L ausgeführt. Dieses Signal kann dazu herangezogen werdenj den Mikroprozessor zu unterbrechen, da es durch das TX-Sperrsignal in dem Steuerwort ausgeblendet bzw. maskiert werden kann. Formate für diese Steuerwörter können dem Intel-Bauteile-Datenkatalog entnommen werden. Dieses Signal wird automatisch durch die Vorderflanke des Signals WR zurückgesetzt, xtexm. ein Datenzeichen von dem Mikroprozessor geladen wird»

Die Aufnahme eines Zeichens durch den USART-Baustein wird dem Mikroprozessor durch das Signal RXRDY-L signalisiert. Dieses Signal wird wie das Signal TXRDY=L über die in Fig. 10 dargestellte Verknüpfungsschaltungsanordnung dem Unterbrechungseingang COMM-INT zur Unterbrechung des Mikroprozessors für den Fall zugeführt, daß eine Datenübertragung vorzunehmen ist. Die Mikroprozessor-Unterbrechungsroutine als Antwort auf das Eingangssignal COMM-INT überprüft den Status des USART-Bausteins, um zu bestimmen, ob eine Bereitschaft zur Übertragung oder zum Empfang vorliegt, und sodann wird die geeignete bzw. richtige Eingabe- oder Ausgabeoperation ausgeführt.

Das Serienformat-Eingangssignal von der mit dem USART-Baustein 26 jeweils verbundenen Einrichtung wird durch das Signal RXD-L bereitgestellt. Das Serienformat-Ausgangssignal wird der mit dem USART-Baustein verbundenen Einrichtung durch das Signal TXD-L zugeführt.

Der USART-Baustein 25 ist ebenfalls ein Baustein des Typs 8251A der Firma Intel, allerdings mit der Ausnahme,

1300U/1282

S3 -μ-

daß er als Schnittstelleneinrichtung zu einem entfernt angeordneten Rechnerendgerät oder zu einem anderen Datenverarbeitungssystem über ein Datenübertragungsnetzwerk verwendet wirdg, welches Daten über irgendeine Strecke zu übertragen imstande ist. Bei der bevorzugten Ausführungsform der Erfindung kann dieses Datenübertragungsnetzwerk das Fernsprechsystem der Vereinigten Staaten von Amerika sein. Demgemäß muß der USART-Baustein 25 den Rufkreis des Frernsprechsystems überwachen, um durch die Testanordnung auf einen Ruf von einem Fern-Endgerät oder einem Datenverarbeitungssystem ansprechen zu können.

Die Wechselwirkung zwischen den USART-Bausteineη 25 und 26 und dem Mikroprozessor IQ ist folgende„ Yor Beginn einer Datenübertragung oder Datenannahme müssen die USART-Bausteine mit einer Reihe von Steuerwörtern geladen werden, die durch den Mikroprozessor 10 erzeugt werden. Diese Steuerwörter legen die Funktionsdefinition fest, wie dies oben erläutert worden ist, wobei diesen Steuerwörtern unmittelbar eine Rüeksetzoperatioa folgen muß. Die Steuerwörter werden in eine Betriebsart-Instruktion und in eine Kommando-Instruktion bzw. in einen Kommando-Befehl aufgeteilt. Die Betriebsart-Instruktion legt die generellen Operationseigenschaften des Bausteins 8251A fest. Nachdem die Betriebsart-Instruktion in den Baustein 8251A eingeschrieben ist, können Synchronisierzeichen oder ein Kommandobefehl eingeführt werden. Der Kommandobefehl legt ein Statuswort fest, welches zur Steuerung des Betriebs des Bausteins 8251A herangezogen wird. Sowohl die Betriebsartinstruktionen als auch die Kommandobefehle müssen mit einer festgestellten Sequenz übereinstimmen, und zwar zum Zwecke der Erzielung eines richtigen Betriebs der Einrichtung. Das Format des Kommandobefehls ergibt sich aus den Ausführungen auf Seite 12-54 des Intel-Komponenten-Datenkatalogs, 1978.

1300U/1282

Ein USART-Baustein kann solange nicht mit einer Übertragung beginnen, bis das TX-Freigabebit in dem Kommandobefehl gesetzt ist und bis er durch das Signal CTS ein Eingangssignal empfangen hat, welches eine Angabe über eine "Freigabe zum Senden" liefert.

Wie oben bereits ausgeführt, ist während des Asynchronbetriebs der USART-Bausteine 25 und 26 die Baud-Rate zu der Taktfrequenz des Signals TXC in Beziehung gesetzt. Ein Taktsignal für den jeweiligen USART-Baustein wird durch die programmierbare Intervall-Zeitsteuer einrichtung 20 gemäß Fig. 5 erzeugt. Bei der bevorzugten Ausführungsform der Erfindung ist diese Einrichtung durch einen Baustein des Typs 8253 der Firma Intel gebildet. Diese Einrichtung weist einen acht Bit breiten gepufferten bidirektionalen Datenanschluß als Schnittstellenanschluß für die Zeitsteuereinrichtung zu rler Systemdatenbusleitung 12 auf. Der Datenbuspuffer dient dabei zur Aufnahme von Datenwörtern von dem Mikroprozessor 10, welche Datenwörter die Betriebsarten des Chips programmieren, die Zählerregister laden und die Zählerwerte für das Auslesen durch den Mikroprozessor festhalten. Das Signal SEL-TIMBR wählt als Signal mit niedrigem Signalpegel die Zeitsteuereinrichtung aus, so daß die Operationen begonnen werden können,. Ein mit niedrigem Signalpegel auftretendes RD-Signal informiert den Baustein 8253 darüber, daß der Mikroprozessor Daten in Form eines Zählwertes eingibt. Ein mit niedrigem Signalpegel auftretendes WR-Signal informLjLert den Chip darüber, daß der Mikroprozessor Daten in den Zeitsteuereinrichtungs-Datenbuspuffer in Form einer Betriebsartinformation einschreibt oder die Zähler lädt. Die Signale ABUS-O und ABUS-1 werden der Adreßbusleitung des Mikroprozessors durch die Schaltungsanordnung gemäß Fig. 12 und 13 zugeführt; die betreffenden Signale dienen dazu, einen der drei Zähler für den Betrieb auszuwählen oder einen Zugriff zu dem Steuerwortregister für

130014/1282

- 303508

die Betriebsartauswahl durch den Mikroprozessor 10 zu bewirken.

Jeder Zähler in der Intervall-Zeitsteuereinrichtung ist ein einzelner, sechzehn Bit umfassender voreinstellbarer Abwärts- bzw. Rückwärtszähler„ Die Eingangs-, Ver~ knüpfungs- und Ausgangs-Anschlüsse sind durch die Auswahl der Betriebsarten konfiguriert₉ die in dem Steuerwortregister gespeichert sind,, welches mit dem jexreili» gen Datenbuspuffer gekoppelt ist_e Jeder Zähler kann im Binärsystem oder im binär codierten Dezimalsystem zählen und in einer von den übrigen Zählern verschiedenen Betriebskonfigurationen arbeiten_o Der Mikroprozessor muß während einer Initialisierungsroutine eine Reihe von Steuerwörtern aussenden., um jeden Zähler des Bausteins 8253 für die gewünschte Betriebsart zu initiieren und die Zählerinformation zu initiieren. Bei der bevorzugten Ausführungsform wird eine Zählerstellung von Null auf die Unterbrechung im Sndgerät-Zälilerbetrieb eingestellt«, Die Zähler 1 und 2 sind so programmiert„ daß sie eine Zähleruntersetzung um 9 vornehmen_o Die Ausgangssignale BITCLK-L und BITCLK-R der Zähler 1 bzw. 2 werden den USART-Bausteinen 25 bzw. 26 über die in Fig, 10 und 11 dargestellte Schaltungsanordnung zugeführt, um zu deren Signale RXC bzw. TXC zu werden.

Das Eingangssignal BAUD-CLIC für die Zähler 1 und 2 ist ein 1,536 MHz-Signal, welches von dem Modulo-16-Zähler 32 gemäß Fig. 8 abgeleitet wird. Der Zähler 32 ist bei der bevorzugten Ausführungsform ein 4 Bit breiter binärer synchronbetrieber bidirektionaler Zähler mit der Bezeichnung 74LS191, dessen vier Zählerstufen mit Auftreten eines Signalsprungs des Zählertaktsignals auf der Leitung 33 vom niedrigen Signalpegel zum hohen Signalpegel getriggert werden. Dieses Zählertakteingangssignal wird aus dem Systemtaktsignal CLK des Mikroprozessors

1300U/1282

über die S-Bit-Oktal-Verriegelungseinrichtung 34 abgeleitet, Bas Eingangssignal TMR=CLK für den Null-Zähler wird in entsprechender ¥eise von dem Modulo-i6~Zähler 32 gemäß Fig. 8 abgeleitet. Das Signal TFjR-CLIC weist eine Frequenz von 1/16 der Zählertaktfrequenz auf_p Mit der das Taktsignal auf der Leitung 33 auftritt.

Die adressierte Decoderschaltung 27 gemäß Fig_o 1 ist in Fig. 8 im einzelnen veranschaulichte Der PROM-Speicher 23 gemäß Fig. 1 wird über die Leitung SEL-DBUS ausgewählt« Das Signal wird dem Freigabeeingang des Bustreibers 31 gemäß Fig. 1 und 5 zugeführt? es dient dazu_s die Leitung DBUS35 mit der Adressen/Datenbusleitung 12 zu verbinden. Der Mikroprozessor 10 kann dann Daten aus dem PROM-Speicher 23 abholen, wie dies in FIg₀ 15, 16, 17 und 18 näher veranschaulicht ist. Die Leitung DBUS ist mit den Datenbusanschlüssen des PROM-= Sp eicher chips verbunden. Das Signal SEL-DBUS gemäß Fig, 8 nimmt einen niedrigen Signalpegel an_s durch den der Bustreiber 31 freigegeben wird, wenn die Signale ABUS-15, 10-020 und RD-120 alle mit hohem Signalpegel auftreten» Das Signal 10=100 wird mit niedrigem Signalpegel auftreten,, wodurch, das Signal 10-020 mit hohem Signalpegel auftritt, Mierrn. der Mikroprozessor den Speicher liest und nicht eine Eingabe/Ausgabe-Stelle,, In entsprechender Weise wird das Signal RD-OOO mit niedrigem Pegel auftreten, wodurch das Signal RD-120 mit hohem Pegel auftreten wird, wenn der Mikroprozessor die ausgewählte Einrichtung liest. Das Signal ABUS-15 wird stets mit hohem Signalpegel auftreten, wenn der PROM-Speicher adressiert wird, da die Adresse dem PROM-Speicher 23 zugeteilt ist. Das Signal ABUS-15 wird von dem Bustreiber 35 gemäß Fig. 14 abgeleitet, und zwar aus dem Signal A15, bei dem es sich um das Bit 15 der oberen acht Bits des auf der Adreßbusleitung 22 von dem Mikroprozessor 10 abgegebenen Signals handelte

130014/1282

5? '**' 3Q35Q64

Die Signale RD-MBUS und SEL-RAM werden dazu herangezogen, das Wartungsfeld 14 bzw. den RAM-Speicher 37 für einen Datenaustausch mit dem Mikroprozessor auszuwählen. Das Wartungsfeld 14 ist mit der Adressen/Datenbusleitung 12 über die bidirektional betriebene MBUS-Leitung 39 und die Busleitungs-Sende/Empfangseinrichtung gemäß Fig. 6 gekoppelt. Das Signal SEL-MBUS dient dazu, die Busleitungs-Sende/Empfangseinrichtung 38 auszuwählen, wenn das betreffende Signal mit niedrigem Pegel auftritt. Die Treibereingänge ermöglichen Daten, Adressen und Kommando-Anzeigedaten zu dem Vartungsfeld 14 über die Leitung MBUS39 zu übertragen, während die Empfangsausgänge 12 Daten, Kommandos und Adressen-Tastaturdaten von dem Wartungsfeld über die Leitung MBUS39 an die Adressen/Datenbusleitungen ADO-7 abzugeben gestatten.

Das Signal SEL-RAM wählt die RAM-Busleitungs-Sende/Empfangseinrichtung 41 gemäß Fig. 7 aus, wenn das betreffende Signal mit niedrigem Pegel auftritt. Dadurch wird der in Fig. bis 22 veranschaulichte RAM-Speicher 37 mit den Leitungen ADO-7 über die Datenausgabeleitungen DO0-7 und die Dateneingabeleitungen DI0-7z gekoppelt.

Die Eingabe/Ausgabeoperationen bezüglich der dem Test unterzogenen Einheit werden über die Leitungen SBUS0-7 und die Busleitungs-Sende/Empfangseinrichtung 11 gemäß Figo 6 dann freigegeben, wenn das Signal SEL-SBUS einen niedrigen Signalpegel annimmt. DiesesSignal nimmt dann einen niedrigen Pegel an, wenn die Eingangssignale 10-110 und ABUS-7 für das NAND-Glied 44 gemäß Fig. 12 einen hohen Pegel führen. Dies entspricht der Abgabe der Adresse an die Zentraleinheits-Schnittstellenlogik (43 in Fig. 1) über die Leitungen AD0-7. Das Eingabe/Ausgabe-Signal zeigt an, daß die auf der Adreßbusleitung auftretende Adresse für eine Eingabe/Ausgabe-Operation zur Verfügung steht, und zwar im Unterschied zu einem Speicherzugriff.

1300U/1282

In Fig. 7 ist ferner der Anschluß für die Schnittstelle zwischen den Adressen/Datenleitungen AD0-7 und einer externen Plattentesteinrichtung veranschaulicht, die durch einen Plattentestanschluß 28 und die Leitungen TAD0-7 gegeben ist. Die Anschlüsse LC00-07 führen von der Schnittstelle zu der Verknüpfungsschaltungsplatte hin. Ein Schnittstellenanschluß zur Verbindung des Plattentesters mit der Adreßbusleitung des Systems ist in Fig. 13 veranschaulicht. Der Plattentestanschluß umfaßt ferner vier Busleitungs-Sende/Empfangseinrichtungen, die zusätzlich zu der in Fig. 7 dargestellten Busleitungs-Sende/Empfangseinrichtung veranschaulicht sind. Die Sende/Empfangseinrichtungen auf der rechten Seite stellen einen Anschluß für den Schaltungsplattentester zum Zwecke des Zugriffs zu den Leitungen A8-15 der Adreßbusleitung dar. Die Sende/Empfangseinrichtungen auf der linken Seite stellen einen Anschluß für den Schaltungsplattentester zum Zwecke "des Zugriffs zu den Leitungen ABUS0-7 der Adreßbusleitung dar.

Die Firmware, die die Operation der Testanordnung steuert, ist in dem PROM-Speicher 23 gespeichert, der in Fig. 15 bis 18 näher veranschaulicht ist. Bei der bevorzugten Ausführungsform können sechzehn 2K-EPR0M-Chips verwendet werden. Der Adresseneingang jedes Chips ist mit den Leitungen ABUSO-10 der Adreßbusleitung gekoppelt. Der Chipauswahleingang des jeweiligen EPROM-Chips ist mit einem Ausgang der PROM-Decoderchips 45 gemäß Fig. 14 gekoppelt. Diese Decoder werden durch das I4te und 15te Bit des auf der Leitung ABUS auftretenden Signals freigegeben. Die Signale ABUS-11 bis werden den binären Eingängen dieser 1-aus-8-Decoder zugeführt. Die an den Bitstellen 11, 12 und 13 der Leitung ABUS auftretenden Bitmuster veranlassen eine der Ausgang si eitunge η SEL-PROM-O bis 15, einen niedrigen Pegel anzunehmen, wodurch das die gewünschte Information

130014/1282

enthaltende bestimmte PROM=CMp ausgewählt wird« Der Bustreiber 35 gemäß Figo 14 dient dazu_s die Leitungen A8 bis Al 5 sait den Leitungen ABUS=S bis 15 zu koppeln., um dem Mikroprozessor zu ermöglichen, über seine Adreßbusleitung das richtige EPROM=CMp auszuwählen» Die in der auf den Leitungen ABUS=O bis 10 auftretenden Adresse enthaltene Information wird an die Datenbusleitung der Testanordnimg über die Leitungen DBUS=O bis 7 abgegebene

Die Notizblockfuaktion der kurzzeitigen Speicherung von Daten_P Kommandos und Adressen während der Verarbeitung durch den Mikroprozessor- 10 wird durch den System-RAM-Speicher 37 ausgeführt, der in Figo 19 bis 22 näher veranschaulicht ist= Die Adresseneingänge der RAM-Chips sind mit den Leitungen ABUS-O bis 11 der System-Adreß-= busleitung gekoppelte Das Dateneingangssignal für den RAM-Speicher tritt auf de:; Busleitung DI0--7 auf ₉ wobei jede dieser Leitungen mi*. &em BIN-Eingang jedes der acht 4K χ 1 Bit-RAM-Chips gekoppelt ist_o Das Datenaus= gangssignal des RAM-Speiohers wird übor die Busleitung DO-7 abgegebene Dem Schreib-Freigabeeingang des ,jetJsilig'Sn RAM-Chips wird das Signal IJR=O11 zugeführt, welches aus des® Ausgangssignal TiR des Mikroprozessors über die Olctal-Verriegelungseinrichtung 34 gemäß Fig„ abgeleitet wird» Dea Ghip-Ausmhleingang des jeweiligen RAI€-Chips wird entweder das Signal SEL=RAM=O ©der das Signal SEL-RAM-1 zugeführt„ Bei diesen Signalen handelt e? sich un die Ausgangssignale des 1-aus-8-3ecoders 46 gemäß Fig. 14. Die binären Eingangssignale für diesen Decoder sind durch das 12te, 13te und I4te Bit des auf der Leitung ABUS auftretenden Signals gebildet. Den Freigabe-Eingängen des Decoders 46 werden das 15te Bit des auf der Leitung ABUS auftretenden Signals und das Signal 10-110 zugeführt. Ein drittes Freigabe·= Eingangs-

130014/1202

BAD ORIGINAL

signal RSF-RAM ist das Ausgangssignal des NAND-Gliedes 47 gemäß Fig. 14. Einem Eingang dieses Verknüpfungsgliedes wird das Signal RAM-CLK von dem Modulo-16-Zähler 32 gemäß Fig. 8 zugeführt. Dieses Taktsignal dient als RAM-Auffrischsignal, um die Eingabe in dem Fall ein- und abschalten zu können, daß die benutzten RAM-Chips lediglich während einer kurzen Zeitspanne freigegeben werden können, bevor der Datenabfall beginnt. Bei der bevorzugten Ausführungsform werden HMOS-RAM-Chips des Typs 2141 der Firma Intel verwendet, da bei diesen Speicherchips keine Beschränkung hinsichtlich der Freigabezeit vorhanden ist. Ein zweiter Vorteil bei Verwendung von Speicherchips des Typs 2141 der Firma Intel ergibt sich aus der automatischen Herabsetzung des erforderlichen Leistungsverbrauchs, wenn ein Chip nicht ausgewählt ist.

Die Adressen-Verriegelungseinrichtung 24 ist in Fig. im einzelnen veranschaulicht. Der Zweck dieser Verriegelungseinrichtung besteht darin, die niederwertige Hälfte der Adresse für die jeweils laufende Operation des Mikroprozessors aufzunehmen und festzuhalten, wenn der betreffende Adressenteil auf der Adressen/Dateribusleitung 12 auftritt₀ Gemäß Fig. 12 liefern die Leitungen AD-O bis 7 die Eingangssignale für die Verriegelungseinrichtung von der Adressen/Datenbusleitung 12,und die Ausgangsleitungen ABUS-O bis 7 liefern das Signal ABUS. Das Signal ALE dient als Verriegelungssignal. Wenn dieses Signal mit hohem Pegel auftritt, dann folgen die Ausgangssignale den EingangsSignalen. Tritt das betreffende Signal hingegen mit niedrigem Pegel auf, so werden die Ausgangssignale gespeichert. Bei der bevorzugten Ausführungsform ist die Adresseh-Verriegelungsschaltung bzw. -einrichtung ein Bauelement der Firma Texas Instruments mit der Bezeichnung SN74LS373.

130GU/1282

Die Verriegelungseinrichtung 48 gemäß Fig. 12 stellt den Puffertreiber zwischen der Adressenverriegelungseinrichtung 24 und dem EPROM-Speicher 23 gemäß Fig. 1 dar. Die Verriegelungseinrichtung 49 ist der Puffertreiber zwischen der Adressenverriegelungseinrichtung und dem RAM-Speicher 37 gemäß Fig. 1. Die Verriegelungseinrichtung 50 gemäß Fig. 12 stellt eine Verbindung zwischen den Leitungen A8 bis A15 der Adreßbusleitung 22 über die Verriegelungseinrichtung 35 gemäß Fig. 14 her. Die Verriegelungseinrichtung leitet die Bits 8, 9 und 10 des Signals ABUS zu dem EPROM-Speicher 23 hin und gibt die Bits 8, 9, 10 und 11 des Signals ABUS an den RAM-Speicher 37 ab.

In Fig. 4 sind weitere Einzelheiten der den Adressendecoder 27 bildenden Schaltungsanordnung gezeigt. Die vier 1-aus-8-Decoderchips auf der linken Seite der Fig. 4 decodieren die Bits O bis 7 des Signals ABUS. Die Ausgangssignale dieser Decoderchips werden mit Hilfe der Verknüpfungsglieder auf der rechten Seite der Fig. 4 derart verknüpft, daß verschiedene Lese-, Schreib- und Auswahlsignale erzeugt werden, die irgendwo in dem System und von der Zentraleinheits-Schnittstellenlogik verwendet werden. Die Ausnutzung dieser Signale und ihre Erzeugung dürfte dem auf dem vorliegenden Gebiet tätigen Fachmann ersichtlich sein.

Weitere Einzelheiten bezüglich des Schaltungsplatten-Testanschlusses und der Schaltungsanordnung zur Lieferung des Systemstatus sind in Fig. 6 gezeigt. Ein Hex-Puffer 51 dient als Eingangsanschluß für die Steuersignale von einer externen Schaltungsplatten-Testereinheit her. Diese Einheit simuliert die Signale RD, WR und 10, die normalerweise von dem Mikroprozessor 10 an die Steuerbusleitung zum Zwecke der

1300U/1282

Systemsteuerung abgegeben werden. Das Signal MP-PRES wird dazu herangezogen, das Vorhandensein oder Fehlen des Wartungsfeldes 14 in dem System festzulegen.

Der Systemstatus wird kontinuierlich durch die Firmware über den Hex-Puffer 52 überprüft. Wie oben bereits erwähnt, kann ein Digital-Rechner - der zur Ausführung einer bestimmten Folge von Tests programmiert ist - dazu herangezogen werden, die Testanordnung über örtliche oder fern liegende Datenübertragungsanschlüsse zu steuern. Das Signal DPU-PRES zeigt der Firmware an, daß eine derart speziell programmierte Datenverarbeitungseinheit in dem System vorhanden ist. Das Signal T-PRES zeigt der Firmware an, daß die Schaltungsplatten-Testeinheit in dem System vorhanden ist.

Die Signale CDI-R und RNG-R zeigen der Firmware an, daß ein Fern-Endgerät einen Befehl des Systems anfordert. Das Signal RNG-R wird dann aktiv, wenn das Fern-Endgerät die Testanordnung über den Fern-USART-Baustein 25 und das Fernsprechsystem aufruft. Das Signal CDI-R stellt ein Träger-Detektoranzeigesignal dar, welches der Firmware anzeigt, daß der Modem-Verbindungs-USART-Baustein 25 über die Fernsprechleitungen den Ton beantwortet und die Verbindung hergestellt hat.

In Fig. 11 sind weitere Einzelheiten der Modem-Steuerschaltungsanordnung gezeigt. Dabei wird ein Zweiwege-Dialog zwischen der Testanordnung und dem Fern-Rechnerendgerät in folgender Weise durchgeführt. Wenn die Testanordnung Daten zu dem Fern-Endgerät zum Zwecke der Anzeige auszusenden wünscht, wird das Signal RTS-R abgegeben. Dieses Signal wird von dem RTS-Ausgangsanschluß des Fern-USART-Bausteins 25 gemäß Fig. 5 abgeleitet. Wenn der Fern-Modem und das betreffende Endgerät

1300U/1282

für die Aufnahme der übertragenen Daten bereit sind, wird das Signal CTS-R-100 an die Testanordnung über den Anschluß LB08 ausgesendet. Dieses Signal wird zu dem Fern-USART-Baustein über den Datenwähler 52 weitergeleitet, der eine Verbindung von zwei Leitungen zu einer Leitung herzustellen gestattet. Diese Einrichtung wählt ein 4-Bit-Wort von einer Quelle der beiden vorhandenen Quellen aus und leitet dieses Wort zu den vier Ausgängen hin_o Das Signal WRAP-R dient dabei zur Steuerung, durch die festgelegt wird, welches der beiden Eingangswörter ausgewählt wird. Der Zweck dieses Signals besteht darin, eine Selbstprüfung der Testanordnung zu ermöglichen, indem eine zyklische Adressierungsmöglichkeit geschaffen ist, so daß der USART-Baustein sich selbst Daten zu_senden kann, ohne dazu mit einem Fern-Endgerät verbunden sein zu müssen.

Wenn demgegenüber das Fern-Endgerät oder Datenverarbeitungssystem eine Datenübertragungsverbindung mit der Testanordnung herstellt, dann signalisiert der Mikroprozessor die Bereitschaft zur Datenaufnahme dadurch, daß der Fern-USART-Baustein 25 veranlaßt wird, das Signal DTR-R freizugeben. Das Fern-Endgerät spricht daraufhin dadurch an, daß es für eine Übertragung bereit ist, indem das Signal DSR-R freigegeben wird. Sodann werden die Daten ausgesendet.

Die von dem USART-Baustein tatsächlich aufgenommenen Daten kommen über das Signal RXD-R von dem Anschluß LBO4 an der freien Kante herein. In entsprechender Weise werden die zu dem Fern-Endgerät tatsächlich übertragenen Daten durch das Signal TXD-R übertragen, welches von dem an der freien Kante vorgesehenen Anschluß LB16 abgegeben wird ο

Der Synchroribetrieb und der Asynchronbetrieb des

1300U/1282

USART-Bausteins erfordert eine andere Taktanordnung als eine asynchron arbeitende Taktanordnung. Das Signal BITCLK-R wird für den Asynchronbetrieb benutzt und über den zwei Eingangsleitungen und eine Ausgangsleitung aufweisenden Datenwähler 53 in das Empfangstaktsignal RXC-R und das Sendetaktsignal TXC-R auf der Ausgangsseite des Datenwählers umgesetzt. Diese Signale werden von dem Fern-USART-Baustein 25 dazu herangezogen, die Datensende- und Datenempfangsrate zu steuern. Beim Asynchronbetrieb wird dieselbe Taktfrequenz sowohl für das Senden als auch für das Empfangen benutzte Während des Synchronbetriebs wird jedoch ein gesondertes Taktsignal für das Senden benutzt, und ein anderes Taktsignal wird für den Empfang benutzt. Das Empfangstaktsignal ist das Signal SCR-R, und das Sendetaktsignal ist das Signal ST-R. Diese beiden Signale stellen die anderen beiden Eingangssignale für die ersten beiden Datenschalter des Datenwähl_ers 53 dar»

Da der EPROM-Speicher eine minimale Zugriffszeit von 450 ns aufweisen kann, ist während des Zugriffs zu dem PROM-Speicher durch den Mikroprozessor 10 ein Wartezyklus erforderlich« Diese Wartezeit wird durch die Flipflops 53 und 54 gemäß Fig. 8 bereitgestellt. Das Signal ALE-110 dient zur Taktsteuerung des Flipflops 53, wodurch das Signal MDLY veranlaßt wird, einen hohen Signalpegel dann anzunehmen, wenn das Signal ENA-MDLY mit hohem Pegel auftritt. Das Signal ENA-MDLY wird während des Zugriffs zu dem EPROM-Speicher mit hohem Pegel auftreten. Wenn das Signal MDLY mit hohem Pegel auftritt, wird das Flipflop 54 mit dem nächsten Taktimpuls des Signals CLK-110 taktgesteuert, wodurch das Ausgangssignal PROM-RDY veranlaßt wird, einen niedrigen Pegel anzunehmen. Dieses Signal wird in dem UND-Glied 55 gemäß Fig. 9 mit dem Signal STEP-RDY-1OO

130ÖU/1282

-ft-

verknüpft«, Wenn diese beiden Eingangs signale des UND-Gliedes 55 mit hohem Pegel auftreten, dann wird auch das Signal RDY-100 mit hohem Pegel auftreten, wodurch dem Mikroprozessor ermöglicht ist, den Betrieb fortzusetzen. Wenn das Signal RDY-1OO jedoch mit niedrigem Pegel auftritt, wird der Mikroprozessor die Operationen unterbrechen und auf eine Rückkehr des Signals auf den hohen Pegelzustand warten. Wenn das Flipflop 53 gemäß Fig. 8 gesetzt ist, wird somit der nächste Taktimpuls das Flipflop 54 setzen und veranlassen, daß das Signal RDY-100 einen niedrigen Pegel annimmt. Dadurch wird der Mikroprozessor in einen Wartezustand gebracht. Der nächste Taktimpuls schaltet dann das Flipflop 54 um, wodurch das Signal RDY-100 veranlaßt wird, wieder einen hohen Pegel anzunehmen und weitere Operationen durch den Mikroprozessor 10 gemäß Fig. 5 zu ermöglichen.

In Fig. 9 ist die Schnittstellenlogik für eine Einsteck-Schaltungsplatte veranschaulicht, die dazu herangezogen wird, den Mikroprozessor stillzusetzen und schrittweise durch Mikroprozessorinstruktionen weitergeschaltet zu werden. Diese Schaltungsplatte kann dazu herangezogen werden, die Testanordnung selbst auszutesten; die betreffenden Vorgänge dürften ohne weiteres verständlich sein_e

In Fig. 10 ist die Verknüpfungsschaltungsanordnung veranschaulicht, welche den örtlichen Datenübertragungs-Schnittstellen-USART-Baustein 26 gemäß Fig.1 und 5 unterstützt. Die Schaltungsanordnung ist dabei sehr ähnlich der Schaltungsanordnung, die für den Fern-Datenübertragungs-USART-Baustein 25 verwendet wird. Das örtliche Endgerät sendet Daten an die Testanordnung durch bzw. mit des Signal RXD-L aus und

1300U/1282

"^" 3035084

signalisiert der Testanordnung, wann eine Übertragungsbereitschaft vorhanden ist, indem das Signal DSR-L ausgesendet wird. In entsprechender Weise signalisiert das örtliche Endgerät die Datenempfangsbereitschaft durch Aussenden des Signals CTS-L. Diese Signale werden dem örtlichen USART-Baustein über einen zwei Eingangsleitungen und eine Ausgangsleitung aufweisenden Datenwähler 56 zugeführt. Dieser Datenwähler wird dazu herangezogen, für eine zyklische Unlauf- bzw. Adressierungsfunktion unter dem Kommando des Signals WRAP-L von dem Hex-Puffer 57 zu sorgen. Der Mikroprozessor steuert dieses Signal über das Null-Bit der Adressen/Datenbusleitung 12.

Die Bits 2 bis 5 des auf der Adressen/Datenbusleitung auftretenden Signals ermöglichen Unterbrechungen von den örtlichen oder Fern-Endgeräten her durch die Signale INT-ENA-L und INT-ENA-R. Diese Signale leiten Unterbrechungsanforderungen an den örtlichen bzw. Fern-Endgeräten zu dem Mikroprozessor 10 hin, und zwar über die Verknüpfungsglieder 58 und 59,und führen zur Abgabe der Signale INT-L und INT-R. Diese Unterbrechungsanforderungen werden dann erzeugt, wenn die örtlichen oder Fern-USART-Bausteine ihre Bereitschaft zur Aufnahme oder Aussendung von Zeichen signalisieren. Die örtlichen oder Fern-Unterbrechungsanforderungen werden über das Verknüpfungsglied 60 entsprechend einer ODER-Verknüpfung unter Bildung eines Datenübertragungs-Unterbrechungsanforderungssignals COMM-INT verknüpft.

Von den übrigen in Fig. 10 angedeuteten Signalen steuern die Bits 0 und 3 des auf der Adressen/Datenbusleitung auftretenden Signals den zylischen Umlauf- bzw. Adressierungsbetrieb für die örtlichen und Fern-USART-Bausteine, während durch die Bits 1 und 4 eine Steuerung

130014/1282

dahingehend erfolgt, ob die örtlichen oder Fern-USART-Bausteine im Asynchronbetrieb oder im Synchronbetrieb arbeiten. Die Signale SCR-L und SCT-L sind gesonderte Taktsignale für die synchrone Übertragung und Aufnahme von Signalen durch den örtlichen USART-Baustein* Diese Signale werden als erste Eingangssignale den ersten beiden Schaltern des zwei Eingangsleitungen und eine Ausgangsleitung aufweisenden Datenwählers 61 zugeführt. Bei der entsprechenden Auswahl werden diese Signale zu den Signalen RXC-L bzw. zu TXC-Lo Im Asynchronbetrieb wird das Signal BITCLK-L über den Datenwähler 61 durchgeschaltet, um zu den Signalen RXC-L und TXC-L zu werden.

Schließlich ist die Arbeitsweise mit den zwischen dem Endgerät und dem örtlichen Datenübertragungs-Schnittstellen-USART-Baustein 26 übertragenen bzw. ausgetauschten Handshaking-Signalen in sämtlichen Beziehungen ähnlich der zuvor beschriebenen Arbeitsweise bezüglich der Fern-Schnittstelle.

Durch die Erfindung ist also eine Anordnung geschaffen, die zur automatischen überprüfung von Elementen in Datenverarbeitungssystemen, wie der Zentraleinheit, verwendet wird. Das System umfaßt einen Mikroprozessor mit zugehöriger Firmware, einen RAM-Speicher und periphere Datenübertragungseinrichtungen. Dabei sind zwei Datenübertragungs-Schnittstellenanschlüsse für die Aufnahme von Kommandos und Instruktionen von örtlichen Endgeräten und Fern-Rechnerendgeräten oder von Datenverarbeitungseinheiten her vorgesehen, wobei eine solche Programmierung vorgesehen ist, daß die Testanordnung bestimmte Testfolgen auszuführen vermag. Außerdem ist ein Verbindungsanschluß vorgesehen, mit dem eine Verbindung zu einem transportablen Wartungs-

1300U/1282

feld erfolgt, welches in der Hand eines Bedienungsingenieurs gehalten werden kann, um die Testanordnung zu steuern. Das System ist so ausgelegt, daß es an die Stelle bisher bekannter Wartungsfeider gesetzt werden kann, die zum Austesten der Rechner-Hardware verwendet werden. Diese bekannten Wartungsfelder waren langsam und aufwendig, und zwar insofern, als Daten und Adressen unter Verwendung einer Vielzahl von Umschaltern einzuschalten bzw. einzugeben waren. Die Paten wurden dabei unter Verwendung einer Vielzahl νοϊι LeuclÜioden-Anzeigeeinrichtungen angezeigt. Derartige Wartungsfelder erforderten auch einen hohen finanziellen Aufwand für die Herstellung. Im Unterschied dazu ist die vorstehend erläuterte Testanordnung relativ billig, und sie ermöglicht den Entwicklungsingenieuren, schnell viele Tests durchzuführen, wodurch die Ausfallzeit minimiert ist.

1300U/1282

Claims (1)

1. Patentansprüche

   .1 ο Programmierbare Testanordnung zur Durchführung ^^-" von auswählbaren Tests in einer Einheit eines digitalen Rechnersystems, dadurch gekennzeichnet ₉

   a) daß eine erste Einrichtung zur Speicherung von Instruktionen des Programms vorgesehen ist, nach welchem die Testanordnung beim Testen der betreffenden Einheit arbeitet,

   b) daß eine zweite Einrichtung zur Eingabe von solchen Daten, Adressen und Kommandos vorgesehen ist, daß von der betreffenden Testanoränung ausgeführte Funktionen auswählbar und Daten von der getesteten Einheit anzeigbar sind,

   c) und daß eine dritte Einrichtung vorgesehen ist, die mit einer Datenbusleitung an der genannten zweiten Einrichtung angeschlossen ist und die von dieser zweiten Einrichtung Daten, KomaaMos und Adressen aufzunehmen und eine Folge von in der genannten ersten Einrichtung gespeicherten In= strulctionen auszuführen vermag, derart, daß die betreffende dritte Einrichtung die gewünschte Funistion ausführt, wobei die betreffende dritte Einrichtung außerdem über eine Adreßbusleitung und eine Dat@nbusleitung mit der genannten ersten Ein= richtung verbunden ist und durch Abgabe von Adres~ sen die Instruktionen in der betreffenden Folge von Instruktionen aufsurufen und auszuführen vermag und die jeweils aufgerufene Instruktion über die Daten= busleitung aufzuneiisen vermag, wobei die betreffende dritte Einrichtung außerdem Daten an die dem fest unterzogen® Einheit zvm Zweck© der Hervorr-ufung von

   035054

   Ereignissen in dieser Testeinheit auszusenden gestattet und wobei die betreffende dritte Einrichtung Daten aufzunehmen vermag, die sich aus den betreffenden Ereignissen in der getesteten Einheit ergeben und die kennzeichnend sind für die Richtigkeit der Leistungsfähigkeit der getesteten Einheit und die an die betreffende zweite Einrichtung zum Zwecke der Anzeige ausgesendet werden.

   2. Programmierbare Testanordnung zur Durchführung von auswählbaren Tests in einer Einheit eines digitalen Rechnersystems_s dadurch gekennzeichnet,

   a) daß eine erste Einrichtung zur Speicherung von Instruktionen des Programms vorgesehen ist, nach dem die Testanordnung beim Testen arbeitet«,

   b) daß eine zweite Einrichtung zur Eingabe von Daten, Adressen und Kommandos vorgesehen ist, durch die die von der Testanordnung ausgeführten Funktionen gesteuert werden und mit deren Hilfe Daten bezüglich der Operationen angezeigt werden, die in der dem Test unterzogenen Einheit ausgeführt werden,

   c) daß eine digitale Rechnereinrichtung mit einer Adreßbusleitung und einer Datenbusleitung an der genannten gersten Einrichtung und der genannten zweiten Einrichtung derart angeschlossen ist, daß Daten, Kommandos und Adressen von der betreffenden zweiten Einrichtung aufnehmbar sind und daß eine Folge der in der ersten Einrichtung gespeicherten Instruktionen ausführbar ist_s derart, daß die betreffende digitale Rechnereinrichtung die gewünschte Funktion ausführt, wobei die betreffende digitale Rechnereinrichtung die Instruktionsfolge aufruft

   30350S4

   und ausführt und solche Daten an die getestete Einheit aussendet, daß in dieser Einheit bestimmte Ereignisse hervorgerufen werden, und wobei Daten bezüglich der betreffenden Ereignisse in der getesteten Einheit aufgenommen werden, welche Daten kennzeichnend sind für die Richtigkeit der Leistungsfähigkeit der betreffenden getesteten Einheit und zur Anzeige an die betreffende zweite Einrichtung angesendet werden, und

   d) daß mit der Datenbusleitung eine Schnittstelleneinrichtung verbunden ist, die mit einem Rechner-Endgerät derart verbunden ist, daß Kommandos, Daten und Adressen von dem Rechner-Endgerät an die digitale Rechnereinrichtung aussendbar sind und daß die als Ergebnis der betreffenden Tests anzuzeigenden Daten an das Rechner-Endgerät zum Zwecke der Anzeige aussendbar sind.

   Programmierbare Testanordnung zur Durchführung von auswählbaren Tests in einer getesteten Einheit eines digitalen Rechnersystems, dadurch gekennzeichnet.

   a) daß eine Speichereinrichtung zur Speicherung von Daten vorgesehen ist,

   b) daß eine Rechner-Endgeräteinrichtung mit einer Tastatur vorgesehen ist, durch die Daten-Kommandos und Adressen zur Steuerung der Tests eingebbar sind, die von der Testanordnung ausgeführt werden, wobei eine Anzeigeeinrichtung vorgesehen ist, die den Inhalt von Registern, Speicherplätzen, Steuerpunkten, Kennzeichen und andere Daten bezüglich der Leistungsfähigkeit der getesteten Einheit anzuzeigen gestattet und die mit einer Schnittstelleneinrichtung versehen

   130&U/1282

   ist, welche eingegebene Daten umzusetzen und welche das Rechner-Endgerät im richtigen Format zu belassen gestattet, welches von dem Rechner-Lndgerät und den anderen Einheiten der Testanordnung benutzt wird₅

   c) und daß eine digitale Rechnereinrichtung mit einer Adreßbusleitung und einer Datenbusleitung an der Speichereinrichtung derart angeschlossen ist, daß durch Abgabe einer Adresse an die betreffende Speichereinrichtung der Inhalt des jeweils adressierten Speicherplatzes aufnehmbar ist, wobei die Datenbusleitung mit der Rechner-Endgeräteinrichtung derart verbunden ist₉ daß Daten zu dem Rechner-iSndgerät bzw. von diesem übertragbar sind, wobei die digitale Rechnereinrichtung von dem Rechner-Endgerät-Kommandos aufzunehmen gestattet, die kennzeichnend sind für die ge\"/ünschten Tests, und außerdem eine Reihe von in der genannten ersten Einrichtung gespeicherten Instruktionen abzurufen und auszuführen gestattet, durch die die Aussendung von Daten an die getestete Einheit bzw. die Aufnahme derartiger Daten hervorgerufen wird, durch die das Auftreten der gewünschten Ereignisse in der getesteten Einheit hervorgerufen wird., und wobei von der getesteten Einheit Daten aufgenommen werden, die unter Bezugnahme auf die Leistungsfähigkeit der betreffenden getesteten Einheit eine Anzeige über die Richtigkeit der Leistung dieser Einheit geben und die zum Zwecke der Anzeige an die Rechner-Anzeigeeinrichtung übertragen werden«,

   Programmierbare Testanordnung zur Durchführung von auswählbaren Tests in einer getesteten Einheit eines digitalen Rechnersystems, dadurch gekennzeichnet,
   a) daß eine Speichereinrichtung zur Speicherung

   von Daten vorgesehen ist,

   b) daß eine Rechner-Endgeräteinrichtung mit einer Tastatur vorgesehen ist, die Daten, Kommandos und Adressen zum Zwecke der Steuerung der Tests einzugeben gestattet, die von der Testanordnung ausgeführt werden, wobei eine Anzeigeeinrichtung vorgesehen ist, die den Inhalt, Speicherstellen, Steuerpunkte, Kennzeichen und andere Daten bezüglich der Leistung der getesteten Einheit anzuzeigen gestattet, und wobei eine Schnittstelleneinrichtung vorgesehen ist, welche die eingeführten Daten umsetzt und welche das Rechner-Endgerät in dem für die Verwendung durch die programmierbare Testanordnung richtigen Format beläßt,

   c) daß eine Wartungsfeldeinrichtung mit einer Tastatur vorgesehen ist, die Kommandos, Adressen und Daten einzugeben gestattet, wobei eine Anzeigeeinrichtung vorgesehen ist, die Aufruf- und Statussignale sowie die eingegebenen Daten, Adressen und Kommandos anzuzeigen gestattet, welche den gewünschten Test steuern, wobei die von der getesteten Einheit empfangenen Daten anzeigbar sind, die kennzeichnend sind für die Testergebnisse,

   d) und daß eine digitale Rechnereinrichtung mit einer Adreßbusleitung und einer Datenbusleitung an der betreffenden Speichereinrichtung und der Wartungsfeldeinrichtung angescükssen ist, wobei die Datenbusleitung mit der Rechner-Sndgeräteinrichtung verbunden ist, wobei die digitale Rechnereinrichtung Daten, Kommandos und Adressen entweder von der Rechner-Endgeräteinrichtung oder von der Wartungsfeldeinrichtung aufzunehmen gestattet, um die gewünschten Tests zu steuern, die von der Testanordnung auszuführen sind, und um eine Reihe von Instruktionen abzurufen und auszuführen, die in der Speicherein-

   «2

   303505

   richtung gespeichert sind und durch die die Aussendung bestimmter Daten an die getestete Einheit über die Datenbusleitung bewirkt wird, derart, daß das Auftreten der gewünschten Ereignisse in der getesteten Einheit erfolgt, und wobei die digitale Rechnereinrichtung ferner von der getesteten Einheit Daten aufzunehmen gestattet, die kennzeichnend sind für die Richtigkeit der Leistung der betreffenden Einheit und die an die Rechner-Endgeräteinrichtung sowie an die Wartungsfeldeinrichtung zum Zwecke der Anzeige ausgesendet werden.

   5. Testanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Fern-Rechnerendgerät-Schnittstelleneinrichtung an der Datenbusleitung derart angeschlossen ist, daß sie als Schnittstelleneinrichtung zwischen der digitalen Rechnereinrichtung und einem Fern-Rechnerendgerät über ein Modem und ein Datenübertragungsnetzwerk ausgenutzt ist, daß die betreffende Schnittstelleneinrichtung Daten vom Parallelformat in das Serienformat zum Zwecke der Übertragung von der Testanordnung zu der Fern-Endgeräteinrichtung zum Zwecke der Anzeige umzusetzen gestattet und daß die betreffende Schnittstelleneinrichtung Kommandos, Daten und Adresseninformationen, die von dem Fern-Endgerät her übertragen werden, vom Serienformat in das Parallelformat umzusetzen gestattet, in welchem mit Hilfe der betreffenden Informationssignale auszuführende Tests gesteuert werden.

   6. Programmierbare Testanordnung zur Durchführung von auswählbaren Tests in einer Zentraleinheit eines digitalen Rechnersystems, dadurch gekennzeichnet, a) daß eine Speichereinrichtung zur Speicherung

   13G0U/1282

   BAD ORIGINAL

   von Daten vorgesehen ist,

   b) daß eine örtliche Endgerät-Schnittstelleneinrichtung mit einem Datenbuseingang vorgesehen ist und als Schnittstelleneinrichtung zwischen der 'Pestanordnung und einem Rechner-Endgerät dient, welches in der Nähe des zu testenden zentralen Prozessors vorgesehen ist₉ wobei die örtliche Endgerät-Schnittstelleneinrichtung Daten, Kommandos und Adresseninformationen von dem örtlichen Rechner-Endgerät aus dem Serienformat in das Parallelformat umzusetzen und Signale in dem Fall abzugeben gestattet, daß ein Zeichen aufgenommen \irorden ist, und wobei die örtliche Sndgerät-Schnittstelleneinrichtung außerdem eine Umsetzung vom parallelen Dateniormat in das Seriendatenformat bezüglich der Daten vorzunehmen gestattet₉ die von der Testanordnung an das örtliche Rechner-Endgerät zum Zwecke der Anzeige und Signalisierung in dem Fall ausgei-et-de"': vrerde2i_s daß ein Zeichen für* einer Übertragung bereitsteht,

   o) daß eine Fern-Ündgerätschnittstelleneinrichtung als Sclinittstelleneinriohxung zu einem Rechner-Sad- ,£Z~?'ät hin vorgesehen ist, welches an einer von der ,-/""testeten Zentraleinheit entfernt liegenden Stelle ar? ge ordnet ist₉ xiobex die Yerbimdung über zwei as und ein Datenübertragungsnetzwerk erfolgt.»

   die betreffende Fern-Endgerät-Schnittstellenäiarichtung im Parallelformat über einen Datenbius- ^lagang aufgenommene Daten in ein Serienformat umzusetzen gestattet, in welchem die Daten zu dem Fern-Sndgerät zum Zwecke der Anzeige übertragen werden, und wobei Daten, Kossiaanaos und Adressen von dem Fern-Endgerät her vom Ser-ieiilormat in ein Parallelformat umsetzbar sind, in welchem die von der fest» anordnung durchgeführten gewünschten Tests gesteuert

   BAD ORIGINAL

   035064

   d) und daß eine digitale Rechnereinrichtung^ mit einer Adreßbusleitung und einer - Datenbus!eitüng ■-an der Speichereinrichtung angeschlossen .ist,.wo-. bei die Datenbusleitung mit den Datenbuseingängen; der örtlichen und fern liegenden Bndgerät-Schnitt-. Stelleneinrichtungen verbunden ist, wobei, die :^; digitale Rechnereinrichtung Daten, Kommandos und Adresseninformationen von einem Rechner-Endgerät her aufzunehmen gestattet, welches mit einer Endgerät-Schnittstelleneinrichtung verbunden -ist,, und eine Reihe von Instruktionen aufzurufen und auszuführen gestattet, die in der Speichereinrichtung .:; gespeichert sind, wobei durch die betreffende Reihe der Instruktionen die Aussendung von bestimmten Ausgangsdaten an die Zentraleinheit bewirkt wird, in der das Auftreten des gewünschten Ereignisses hervorgerufen wird, und wobei von der betreffenden Zentraleinheit Daten aufnehmbar sind,, die sich auf die Leistung der betreffenden Zentraleinheit beziehen und die kennzeichnend sind für die Richtigkeit der betreffenden Leistung und die überdies zum.Zwecke der Anzeige an das Rechner-Endgerät ausgesendet: werden. ■::■ ■. -^ -:'. ·::.. ■

   7. Testanordnung nach Anspruch 5¹ oder: 6,· .v . : -^. dadurch·gekennzeichnet * daß ein Fern-Recnnerendgerät über zwei Modems und. ein Datenübertragungs= netzwerk an der Fern-Rechnerendgerät-Schnittstelleneinrichtung für die Eingabe von Daten» Kommandos und Adressen angeschlossen ist, durch die von der Testanordnung ausgeführte. Tests gesteuert werden. - .. ..

   8. Programmierbare Testanordnung zur Durchführung von auswählbaren Tests in der Zentraleinheit eines·. .-.--

   130OU/1282

   BAD ORIGINAL

   -9- 3035054

   Datenverarbeitungssystems, dadurch gekennzeichnet,

   a) daß eine erste Einrichtung zur nicht-flüchtigen Speicherung einer Folge von Rechnerbefehlen vorgesehen ist, die speziell für den betreffenden Typ der zu testenden Zentraleinheit ausgewählt sind und die jeweils über einen Datenbusanschluß in die betreffende erste Einrichtung unter einer Adresse einprogrammiert sind, welche über einen Adressenbuseingang festgelegt ist, und die anschließend über den Datenbusanschluß mittels der am Adressenbuseingang bezeichneten Adresse abrufbar sind, wobei die betreffende erste Einrichtung einen Steueranschluß aufweist,

   b) daß eine zweite Einrichtung mit einem Datenbusanschluß vorgesehen ist, die als Schnittstelleneinrichtung zu einer Steuerungs- und Anzeigeeinrichtung über ein Datenübertragungsnetzwerk dient, welches eine Information über irgendeine Entfernung zu übertragen gestattet, wobei die Steuerungs- und Anzeigeeinrichtung Daten, Kommandos und Adresseninformationen an die Testanordnung auszusenden gestattet, derart, daß die durchzuführenden Tests auswählbar und steuerbar sind, wobei die Anzeige- und Steuereinrichtung Informationen aufzunehmen und anzuzeigen gestattet, die durch die Testanordnung von der Zentraleinheit aufgenommen sind und die sich auf die Leistungsfähigkeit der betreffenden Zentraleinheit beziehen, wobei die betreffende zweite Einrichtung an dem Datenbusanschluß auftretende Daten in ein Format umzusetzen gestattet, welches für die Verwendung durch die Steuerungs- und Anzeigeeinrichtung geeignet ist, und wobei eine Information von der Steuerungs- und Anzeigeeinrichtung in ein für die Verwendung durch die Testanordnung geeignetes Format umsetzbar und an den betreffenden Datenanschluß abgebbar ist, derart, daß ein Unterbrechungssignal an

   130014/1282

   einem Steueranschluß in dem Fall erzeugbar ist, daß die Daten von der Steuerungs- und Anzeigeeinrichtung aufgenommen worden sind, c) und daß eine dritte Einrichtung vorgesehen ist, die mit einer Datenbusleitung an dem Datenbusanschluß der ersten und zweiten Einrichtungen angeschlossen ist und die Instruktionen von der betreffenden ersten Einrichtung sowie Daten, Adressen und Kommandoinformationen von der betreffenden zweiten Einrichtung aufzunehmen gestattet, wobei eine Adreßbusleitung an dem Adreßbuseingang der ersten Einrichtung derart angeschlossen ist, daß die Adresse bezeichnet wird, unter der eine Instruktion bzw. ein Befehl aufzunehmen ist, wobei eine Steuerbusleitung mit den Steueranschlüssen der ersten und zweiten Einrichtungen derart verbunden ist , daß die betreffende erste Einrichtung in dem Fall ausgewählt wird, daß ein Befehl aufzurufen ist, wobei das von der zweiten Einrichtung aufnehmbare Unterbrechungssignal die betreffende dritte Einrichtung veranlaßt, eine bestimmte Folge von Befehlen zum Auslesen der Daten, Kommandos und Adresseninformationen aufzurufen, die von der Steuerungs- und Anzeigeeinrichtung aufgenommen sind, wobei die Kommandoinformation derart decodiert wird, daß bestimmbar ist, welches Ereignis in der Zentraleinheit durch die Testanordnung hervorzurufen ist, wobei eine Reihe der in der ersten Einrichtung gespeicherten Befehle abrufbar und derart ausführbar ist, daß die Aussendung von Daten an die Zentraleinheit über die Datenbusleitung zum Zwecke des Hervorrufens des gewünschten Ereignisses erfolgt, und wobei die betreffende dritte Einrichtung von der Zentraleinheit über die Datenbusleitung gegebenen-

   1300U/1282

   falls Daten bezüglich der Leistungsfähigkeit der Zentraleinheit und der Richtigkeit des Betriebs dieser Einrichtung aufnimmt und diese Daten über die zweite Einrichtung an die Steuerungs- und Anzeigeeinrichtung zum Zwecke der Anzeige und Bewertung abgibt.

   9= Testanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Rechnerbefehle derart ausgewählt sind, daß das Auftreten eines bestimmten gewünschten Ereignisses für jedes spezielle Kommando hervorgerufen wird, welches über die zweite Einrichtung in einer von der Zentraleinheit verschiedenen Einheit eines Datenverarbeitungssystems aufgenommen wird.

   Oo Testanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß eine transportable Wartungsfeldeinrichtung für den Einsatz in unmittelbarer Nähe der dem Test unterzogenen Einheit vorgesehen ist_? daß die ¥ar"bungsfeldeinrichtung mit einer Tastatur zur Eingabe von Daten, Kommandos und Adresseninformationen versehen ist, durch die die Tests gesteuert werden, welche von der Testanordmmg ausführbar sind, daß eine Anzeigeeinrichtung vorgesehen ist, die auf die Leistungsfähigkeit der getesteten Einheit sich beziehende Daten anzuzeigen gestattet, daß ein Datenanschluß vorgesehen ist, der die Daten, Kommandos und Adresseninformationen an die dritte Einrichtung auszusenden gestattet und der von dieser Einrichtung her anzuzeigende Daten aufzunehmen gestattet, daß ein Adressenanschluß zur Aufnahme einer Adresseninformation von eier betreffenden dritten Einrichtung vorgesehen i£t₉ ucbei durch die betreffende

   13Ö0U/1282

   Adresseninformation die Anzeige der Daten steuerbar ist, daß die transportable Wartungsfeldeinrichtung ein Unterbrechungssignal (MP-INT) zu erzeugen gestattet und mit einem Steueranschluß mit der Steuerbusleitung verbunden ist, über die das betreffende Unterbrechungssignal an die dritte Einrichtung abgebbar ist, derart, daß eine Unterbrechungsbefehlsroutine in der ersten Hinrichtung ausführbar ist, derart, daß eine Information von der betreffenden transportablen Wartungsfeldeinrichtung aufnehmbar ist, und daß der Steueranschluß außerdem Steuersignale von der dritten 3inrichtung zur Freigabe und Informationsübertragung zu der transportablen Wartungsfeldeinrichtung hin bzw. von dieser aufzunehmen gestattet.

   11. Testanordnung nach einem der Ansprüche 1 bis 10, zur Durchführung von auswählbaren Tests in der Zentraleinheit eines Datenverarbeitungssystems, dadurch gekennzeichnet,

   a) daß ein programmierbarer Festwertspeicher mit einem Adresseneingang und einem Datenausgang sowie einem Steuersignalanschluß vorgesehen ist und Instruktionen zu speichern gestattet, die das Programm bilden, nach welchem zur Durchführung der auswählbaren Tests in der Zentraleinheit gearbeitet \irird,

   b) daß ein erster USART-Baustein mit einem Daten im Parallelformat über eine Datenbusleitung aufnehmenden Eingang, mit einem Daten im Serienformat führenden Datenanschluß und mit einem Steuersignalanschluß vorgesehen ist, wobei der betreffende Baustein die bezüglich der Leistungsfähigkeit der Zentraleinheit anzuzeigenden Daten vom Parallelformat in das Serienformat umzusetzen gestattet und zu einem fern liegenden Rechner-Endgerät über zwei

   1300U/12Ö2

   Modems und ein Datenübertragungsnetzwerk überträgt, und wobei der betreffende Baustein im Serienformat auftretende Daten, Kommandos und Adressen von dem an fern liegender Stelle vorgesehenen Rechner-Endgerät her aufnimmt und diese Informationen in ein Parallelformat umzusetzen gestattet, welches von der Testanordnung zur Steuerung der durchzuführenden Tests ausnutzbar ist,

   c) daß ein zweiter USART-Baustein mit einem Daten im Parallelformat aufnehmenden Buseingang, mit einem Daten in Serienformat führenden Datenanschluß und mit einem Steuersignalanschluß vorgesehen ist, wobei dieser zweite Baustein bezüglich der Leistungsfähigkeit der Zentraleinheit anzuzeigende Daten vom Parallelformat in das Serienformat umzusetzen und zu einem unmittelbar angeschlossenen örtlichen Rechner-Endgerät zu übertragen gestattet sowie Daten, Kommandos und Adressen von dem betreffenden örtlichen Rechner-Sndgerät her im Serienformat aufzunehmen und in ein Parallelformat umzusetzen gestattet, welches von der betreffenden Testanordnung zur Steuerung der durchzuführenden Tests ausnutzbar ist,

   d) daß eine programmierbare Zähler/Zeitsteuereinrichtung mit einem Datenbuseingang, einem Steueranschluß, einem Baud-Takteingang und drei Zählerausgängen vorgesehen ist, von denen zwei Ausgänge mit den Steuereingängen der Steueranschlüsse der beiden USART-Bausteine derart verbunden sind, daß die Baud-Datenaustauschrate mit den örtlichen und an fern liegender Stelle vorgesehenen Rechner-Endgeräten entsprechend Steuerwörtern steuerbar ist , die an dem betreffenden Datenbuseingang aufgenommen werden,

   1300U/1282

   -¹⁴- 3035Q64

   e) daß die Wartungsfeldeinrichtung mit einer solchen Tastatur versehen ist, daß Daten, Adressen und Kommandos eingebbar sind, wobei eine Datenanzeigeeinrichtung und ein Datenbusanschluß vorgesehen sind, über den Daten aufnehmbar bzw. abgebbar sind, und wobei ein Adressenanschluß für die Aufnahme einer Adresseninformation vorgesehen ist, durch die die Anzeige durch das Wartungsfeld steuerbar ist,

   f) daß ein Speicher (RAM) mit wahlfreiem Zugriff für eine kurzzeitige Speicherung von Daten während der Durchführung von Operationen durch die Testanordnung vorgesehen ist, wobei dieser Speicher einen Adreßbuseingang, einen Steueranschluß und einen Datenbusanschluß aufweist,

   g) und daß ein Mikroprozessor vorgesehen ist, der mit einer Adreßbusleitung an dem Speicher (RAM) mit wahlfreiem Zugriff und an dem programmierbaren Festwertspeicher derart angeschlossen ist, daß eine Adresseninformation an jene Einrichtungen in dem Fall abgebbar ist, daß der Mikroprozessor eine Information von diesen Einrichtungen abruft oder Daten in den Speicher mit wahlfreiem Zugriff schreibt, wobei die Adreßbusleitung außerdem mit dem Wartungsfeld derart verbunden ist, daß dessen Anzeigefunktionen steuerbar sind, wobei der Mikroprozessor mit einer Datenbusleitung an dem programmierbaren Festwertspeicher derart angeschlossen ist, daß in diesem gespeicherte Befehle unter der über die Adreßbusleitung zugeführten festgelegten Adresse zu dem Mikroprozessor zum Zwecke der Ausführung übertragbar sind, wobei die betreffende Datenbusleitung mit dem einen wahlfreien Zugriff aufweisenden Speicher derart verbunden ist, daß eine Informationsübertragung zu diesem Speicher bzw. von diesem Speicher unter der über die Adreßbus-

   1300U/1282

   leitung zugeführten Adresse ermöglicht ist, wobei die Datenbusleitung mit den beiden USART-Bausteinen und dem Wartungsfeld derart verbunden ist, daß Daten, Adressen und Kommandoinformationen, die von den örtlichen und fern liegenden Rechner-Sndgeräten und dem Wartungsfeld her zugeführt werden, zu dem Mikroprozessor übertragbar sind, derart, daß die von der Testanordnung durchgeführten Tests steuerbar sind, wobei die Datenbusleitung ferner mit der Zentraleinheit für eine solche Datenübertragung verbunden ist, daß das Auftreten des jeweils gewünschten Tests oder Ereignisses hervorrufbar ist, wobei von der betreffenden Zentraleinheit die auf deren Leistungsfähigkeit und Richtigkeit sich beziehenden Daten zum Zwecke der Anzeige an die Testanordnung übertragbar sind, wobei der Mikroprozessor ferner mit einer Steuerbusleitung mit dem programmierbaren Festwertspeicher, den beiden USART-Bausteinen, dem Speicher mit wahlfreiem Zugriff und der programmierbaren Zähler/Zeitsteuereinrichtung derart verbunden ist, daß diese Einrichtungen steuerbar sind, und wobei der Mikroprozessor Daten, Kommandos und Adressen aufzunehmen gestattet, die kennzeichnend sind für die erwünschten Tests, und eine Reihe von Befehlen abzurufen und auszuführen gestattet, durch die die Aussendung von Daten an die Zentraleinheit hervorgerufen wird, derart, daß in dieser das jeweils gewünschte Ereignis auftritt und daß die von der Zentraleinheit her empfangenen Daten zur Anzeige der Leistungsfähigkeit der Zentraleinheit angezeigt werden«,

   1300U/1282