DE3031897C2

DE3031897C2 -

Info

Publication number: DE3031897C2
Application number: DE3031897A
Authority: DE
Inventors: Charles William Schenectady N.Y. Us Eichelberger
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1979-08-27
Filing date: 1980-08-23
Publication date: 1991-08-29
Also published as: CA1154138A; AU6099380A; FR2464548B1; DE3031897A1; JPH0234125B2; IT8024227A0; GB2057207A; JPS5650014A; GB2057207B; FR2464548A1; AU538044B2; US4296449A; IT1132439B

Description

Die Erfindung bezieht sich auf eine Schalteinrichtung zum Verbinden von Belastungen mit einer Wechselstromquelle.

Die DE-AS 22 22 517 beschreibt eine Schalteinrichtung in Hybridtechnik zum lastfreien Schalten von mit alternierender Spannung gespeisten Stromverbrauchern mit beliebigem Phasenverschiebungswinkel unter Verwendung eines elektrischen Ventils und eines ersten und zweiten Lastkreisschalters, von denen das elektrische Ventil von dem zweiten Lastkreisschalter überbrückbar und in Reihenschaltung mit dem ersten Lastkreisschalter in den Laststromkreis zur Speisung des Verbrauchers eingefügt ist, wobei eine derartige Betätigungsfolge der beiden Lastkreisschalter vorgesehen ist, daß beim Einschalten zuerst und nur während einer durch das elektrische Ventil gesperrten Halbwelle der erste Lastkreisschalter und anschließend während einer Halbwelle entgegengesetzter Polarität der zweite Lastkreisschalter geschlossen werden, wogegen beim Ausschalten zuerst und nur während einer Halbwelle, für die das elektrische Ventil stromdurchlässig ist, der zweite Lastkreisschalter und anschließend während einer durch das elektrische Ventil gesperrten Halbwelle der erste Lastkreisschalter geöffnet werden.

Weiterhin ist aus der US-PS 40 25 820 eine Sicherungsschaltung bekannt, die ein Hilfsrelais und einen steuerbaren Schalter enthält und mit einer Lichtbogenunterdrückungsschaltung verbunden ist.

Der Erfindung liegt die Aufgabe zugrunde, eine Schalteinrichtung, wie sie aus der DE-AS 22 22 517 bekannt ist, so auszugestalten, daß mit einfachen Mitteln eine sicher und verlustarm arbeitende Schalteinrichtung mit wenigen Bauteilen erhalten wird.

Die Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.

Zweckmäßige Weiterbildungen sind in den abhängigen Ansprüchen gekennzeichnet.

Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines Relaisschaltkreises mit zwei Relais,

Fig. 2A-2F Steuerungsdiagramme für den Relaisschaltkreis von Fig. 1,

Fig. 3 ein Blockschaltbild des Relaisschaltkreises nach Fig. 1 mit der detaillierten Darstellung einer Ausführungsform der Zeitgeber- und Steuerschaltung,

Fig. 4A-4L Steuerungsdiagramme für die Zeitgeber- und Steuerschaltung von Fig. 3 und

Fig. 5 ein Schaltbild eines Relaisschaltkreises nach der Erfindung.

In den Zeichnungen, in denen gleiche Teile gleiche Bezugszeichen tragen, zeigt Fig. 1 ein Blockschaltbild eines Relaisschaltkreises, der insgesamt mit 10 bezeichnet ist. Der Schaltkreis 10 enthält zwei Relaisschaltstrecken K1 und K2, die in Reihe zwischen einer Stromquelle V_∼ und einer Belastung 12 liegen. Die Schaltstrecke K1 ist durch eine Kommutierungsdiode D1 überbrückt, die während der positiven Halbperiode des Eingangswechselstromes leitet und während dessen negativer Halbperiode gesperrt ist. Die Schaltstrecke K1 ist normalerweise geschlossen (vgl. Fig. 2E) und wird für eine Halbperiode immer dann geöffnet, wenn der Zustand der Schaltstrecke K2 geändert werden soll. Die Schaltstrecke wird immer dann geschlossen, wenn der Belastung 12 Strom zugeführt werden soll, und wird immer dann geöffnet, wenn die Stromzufuhr der Belastung 12 unterbrochen werden soll. Demgemäß legt der Zustand der Schaltstrecke K2 fest, ob der Belastung 12 Strom zugeführt wird oder nicht.

Der Zustand der Schaltstrecke K2 wird durch ein Steuersignal V_C festgelegt, welches an die Zeitgeber- und Steuerschaltung 14 angelegt wird. Das Signal V_C kann durch irgendeine geeignete manuelle oder automatische Einrichtung erzeugt werden und zeigt an, ob der Belastung 12 Strom zuzuführen ist. Ein einfaches Beispiel hierfür ist der Handsteuerschalter an einem elektrischen Kochherd, wobei dieser Schalter festlegt, ob einer bestimmten Platte (der Belastung 12) Strom zuzuführen ist oder nicht. Immer dann, wenn der Schalter eingeschaltet wird, wird das Steuersignal V_C einen Zustand annehmen (in dem gezeigten Beispiel einen Binärwert "1"), der anzeigt, daß der Belastung 12 Strom zuzuführen ist. Immer dann, wenn der Schalter abgeschaltet wird, wird das Steuersignal V_C einen Zustand annehmen (in dem gezeigten Beispiel einen Binärwert "0"), der anzeigt, daß der Strom von der Belastung 12 abzuschalten ist.

Der Zustand der Schaltstrecke K2 wird, wie oben erwähnt, nur dann geändert, wenn die Diode D1 in Sperrichtung betrieben wird und die Schaltstrecke K1 geöffnet ist. Hierdurch werden die Spannungsanforderungen an die Schaltstrecke K2 minimiert. Aus demselben Grund wird der Zustand der Schaltstrecke K1 nur geändert, wenn die Diode D1 leitet. Zu diesem Zweck steuert die Zeitgeber- und Steuerschaltung 14 die Schaltstrecken K1 und K2 derart, daß:

(1) die Schaltstrecke K1 im Anschluß an eine Änderung im Zustand des Steuersignals V_C während einer positiven Halbperiode der Eingangswechselspannung V_∼ geöffnet wird;
(2) der Zustand der Schaltstrecke K2 während der nächsten Halbperiode (der negativen Halbperiode) geändert wird; und
(3) die Schaltstrecke K1 während der nächsten folgenden positiven Halbperiode wieder geschlossen wird.

Als Ergebnis dieser Folge von Operationen ist die Schaltstrecke K1 nur 0,7 V (dem Durchlaßspannungsabfall an der Diode D1) ausgesetzt, wenn er seinen Zustand ändert, während die Schaltstrecke K2 im wesentlichen 0 V ausgesetzt ist, wenn er seinen Zustand ändert. Nach der Übergangsperiode, in der die Schaltstrecken K1 und K2 gemäß der vorstehenden Folge von Operationen geöffnet und/oder geschlossen haben, bleibt die Schaltstrecke K1 geschlossen, und die Schaltstrecke K2 bleibt gemäß dem Zustand des Steuersignals V_C entweder geöffnet oder geschlossen. Wenn die Schaltstrecke K2 geschlossen ist, wird der Belastung 12 Strom direkt aus der Spannungsquelle über die geschlossenen Schaltstrecken K1 und K2 zugeführt. Wenn die Schaltstrecke K2 geöffnet ist, erhält die Belastung 12 keinen Strom. Wenn sich der Zustand des Steuereingangssignals V_C wieder ändert, werden die Schaltstrecken K1 und K2 wieder zwischen ihren offenen und/oder geschlossenen Stellungen folgegesteuert, wie oben beschrieben, bis die Schaltstrecke K1 wieder geschlossen ist und die Schaltstrecke K2 den neuen Zustand annimmt, der durch den Zustand des Steuersignals V_C vorgegeben wird.

Die Art und Weise, auf die die Zeitgeber- und Steuerschaltung 14 die Operation der Schaltstrecken K1 und K2 steuert, wird unter Bezugnahme auf Fig. 2 besser verständlich. Vor der Zeit t1 (vgl. Fig. 2B) wird angenommen, daß der Schaltkreis 10 im eingeschwungenen oder stationären Zustand ist, z. B. daß die Schaltstrecke K1 geschlossen ist und daß die Schaltstrecke K2 offen ist, so daß der Belastung 12 kein Strom zugeführt wird. Zur Zeit t1 ändert sich der Zustand des Steuersignals V_C auf den Binärwert "1", was anzeigt, daß der Belastung 12 Strom zugeführt werden soll. Auf dieses Signal hin überwacht die Zeitgeber- und Steuerschaltung 14 die Eingangswechselspannung V_∼ und bewirkt, daß die Schaltstrecken K1 und K2 während aufeinanderfolgender Halbperioden der Eingangswechselspannung ihren Zustand ändern. Da es eine endliche Verzögerungszeit ΔT (typischerweise 6 ms) zwischen dem Zeitpunkt, in welchem die Spulen K1 und K2 entweder erregt oder entregt sind, und dem Zeitpunkt gibt, in welchem ihre entsprechenden Schaltstrecken K1 bzw. K2 schließen oder öffnen, muß die Zeitgeber- und Steuerschaltung 14 die Spulen K1 und K2 ΔT Sekunden vor dem Zeitpunkt, in welchem die Schaltstrecken K1 bzw. K2 den Zustand ändern sollen, erregen und/oder entregen.

Gemäß Fig. 2E ist die Schaltstrecke K1 zur Zeit t3 zu öffnen, die vorzugsweise beim Maximalwert der positiven Halbperiode der Eingangswechselspannung V_∼ im Anschluß an den Zeitpunkt t1 ist. Die Schaltstrecke K2 ist zur Zeit t5 zu schließen, die beim Maximalwert der negativen Halbperiode der Eingangswechselspannung V_∼ im Anschluß an die Zeit t3 ist. Schließlich ist die Schaltstrecke K1 zur Zeit t7 wieder zu schließen, die beim Maximalwert der positiven Halbperiode der Eingangswechselspannung V_∼ im Anschluß an die Zeit t5 ist. An diesem Punkt wird der Schaltkreis 10 wieder im stationären Zustand sein, und die Schaltstrecken K1 und K2 werden beide geschlossen sein, wodurch der Belastung 12 Strom zugeführt wird.

Zur Sicherstellung der vorgenannten Zeiteinstellung muß die Zeitgeber- und Steuerschaltung 14 die Spule K1′ ΔT Sekunden vor den Zeiten t3 bzw. t7 entregen bzw. erregen. Außerdem muß die Schaltung 14 die Spule K2′ ΔT Sekunden vor der Zeit t5 erregen. Zu diesem Zweck entregt die Zeitgeber- und Steuerschaltung 14 die Spule K1′ zur Zeit t2 und erregt wieder die Spule K1′ zur Zeit t6. Die Zeitpunkte t2 und t6 gehen den Zeitpunkten t3 bzw. t7 um ΔT Sekunden voran. Die Spule K2′ wird zur Zeit t4 erregt, die ebenfalls der Zeit t5 um den ΔT Sekunden vorangeht. Auf diese Weise gewährleistet die Zeitgeber- und Steuerschaltung 14, daß die Schaltstrecke K1 zu den Zeiten t3 und t7 sequentiell öffnet bzw. schließt und daß die Schaltstrecke K2 zur Zeit t5 schließt.

Nach dem Zeitpunkt t7 ist der Schaltkreis 10 im stationären Zustand, und die Schaltstrecken K1 und K2 sind beide geschlossen. Die Schaltstrecken K1 und K2 bleiben in dieser Position, bis das Steuersignal V_C einen Zustand annimmt, der angibt, daß die Stromzufuhr zu der Belastung 12 zu unterbrechen ist. Gemäß der Darstellung in Fig. 2B erfolgt das zur Zeit t8. Zur Zeit t9 entregt die Zeitgeber- und Steuerschaltung 14 die Spule K1, worauf die Schaltstrecke K1 zur Zeit t10 öffnet, während die Diode D1 in Durchlaßrichtung leitet. Die Zeitgeber- und Steuerschaltung 14 bewirkt außerdem, daß die Spule K2′ zur Zeit t11 entregt wird, mit dem Ergebnis, daß die Schaltstrecke K2 zur Zeit t12 geöffnet wird. In diesem Zeitpunkt fließt kein Strom über die Schaltstrecke K2, da die Diode D1 sperrt und die Schaltstrecke K1 offen ist. Schließlich erregt zur Zeit t13 die Zeitgeber- und Steuerschaltung 14 wieder die Spule K1, was zur Folge hat, daß die Schaltstrecke K1 zur Zeit t14 wieder geschlossen wird und daß der Schaltkreis 10 in seinen stationären Zustand zurückkehrt, in welchem die Schaltstrecke K2 offen ist und die Belastung 12 von der Stromquelle getrennt ist. Der Schaltkreis 10 bleibt in diesem Zustand, bis der Zustand des Steuersignals V_C sich wieder ändert.

Als Ergebnis des vorstehenden gewährleistet der Schaltkreis 10, daß die Schaltstrecke K1 während der positiven Halbperiode der Versorgungsspannung V_∼ geöffnet ist, während der die Diode D1 in Durchlaßrichtung betrieben wird, daß die Schaltstrecke K2 seinen Zustand während der negativen Halbperiode der Versorgungsspannung V_∼ ändert, während der die Diode D1 sperrt und die Schaltstrecke K1 offen ist, und daß die Schaltstrecke K1 während der nächsten positiven Halbperiode der Versorgungsspannung V_∼ wieder geschlossen wird. Das ist, wie oben erwähnt, ein äußerst vorteilhaftes Verfahren, da hierdurch die Spannungsbeanspruchung der Schaltstrecken K1 und K2 minimal ist und da eine galvanische Trennung zwischen der Stromquelle und der Belastung 12 vorhanden ist, wenn die Belastung 12 nicht mit Strom versorgt werden soll.

Eine Ausführungsform der Zeitgeber- und Steuerschaltung 14 ist Fig. 3 entnehmbar. Die Schaltung 14 enthält eine Nulldurchgangsdetektorschaltung 16, zwei JK-Flipflops 18 und 20, mehrere Verzögerungsschaltungen 22, 24 und 26 und zwei Inverter 28 und 30. Die Nulldurchgangsdetektorschaltung 16 überwacht die Versorgungsspannung V_∼ und erzeugt einen negativen Ausgangsimpuls jedesmal dann, wenn die Spannung V_∼ den Wert 0 V von der positiven zur negativen Halbperiode durchläuft, vgl. die Fig. 4A und 4B. Die Nulldurchgangsdetektorschaltung 16 erzeugt keinen Ausgangsimpuls bei einem Nulldurchgang von der negativen Halbperiode zur positiven Halbperiode.

Das Ausgangssignal der Nulldurchgangsdetektorschaltung 16 wird an den invertierten Takteingang des Flipflops 18 angelegt. Auf diese Weise wird die an den Eingängen J und K des Flipflops 18 enthaltene Information in die Ausgänge Q und desselben bei jedem negativen Nulldurchgang der Versorgungsspannung V_∼ eingelesen. Da die Eingänge J und K des Flipflops 18 mit dem Steuersignal V_C (der letztere Eingang über einen Inverter 32) verbunden sind, werden sich die Ausgangssignale des Flipflops 18 bei dem ersten negativen Nulldurchgang im Anschluß an eine Änderung in den Zustand des Steuersignals V_C ändern und werden anschließend den gewünschten Zustand der Schaltstrecke K2 darstellen.

Das Ausgangssignal des Flipflops 18 wird an den Eingang der Verzögerungsschaltung 22 angelegt. Das Ausgangssignal V22 der Verzögerungsschaltung 22 nimmt den Binärwert "1" immer dann an, wenn ihr Eingangssignal den Binärwert "0" annimmt, und bleibt auf dem Binärwert "1" für eine Zeitspanne, die durch eine einstellbare RC-Schaltung innerhalb der Verzögerungsschaltung festgelegt ist. In der dargestellten Ausführungsform wird angenommen, daß das Ausgangssignal V22 der Verzögerungsschaltung 22 für eine Zeitspanne ΔT1=t5-t2, vgl. Fig. 4E, auf dem Binärwert "1" bleibt.

Das Ausgangssignal V22 der Verzögerungsschaltung 22 wird an den invertierten Eingang der Verzögerungsschaltung 24 gelegt, die im Aufbau und in der Arbeitsweise der Verzögerungsschaltung 22 gleicht. So nimmt das Ausgangssignal V24 der Verzögerungsschaltung 24 den Binärwert "1" immer dann an, wenn das Ausgangssignal V22 der Verzögerungsschaltung 22 positiv wird (z. B. zur Zeit t2). Das Ausgangssignal V24 der Verzögerungsschaltung 24 bleibt auf dem Binärwert "1" für eine Zeitspanne ΔT2=t3-t2 (vgl. Fig. 4F), in welcher die Spule K1′ entregt wird, und den Zeitpunkt festlegt, in welchem der Kontakt K1 öffnet. Das Ausgangssignal V24 der Verzögerungsschaltung 24 wird an den Eingang der Verzögerungsschaltung 26 angelegt, deren Ausgangssignal V26 nimmt den Binärwert "1" immer dann an, wenn ihr Eingangssignal den Binärwert "0" annimmt. Das Ausgangssignal der Verzögerungsschaltung 26 bleibt für eine Verzögerungszeitspanne ΔT3=t7-t3 (vgl. Fig. 4G) auf dem Binärwert "1" und legt die Länge der Zeit fest, während der die Schaltstrecke K1 offen bleibt. Da die Schaltstrecke K1 für eine volle Periode der Eingangsspannung V_∼ offen bleiben soll, ist die Verzögerungszeitspanne ΔT3 vorzugsweise gleich der Periode der Versorgungsspannung V_∼.

Das Ausgangssignal der Verzögerungsschaltung 26 legt den Zustand der Schaltstrecke K1 fest. Insbesondere wenn das Ausgangssignal der Verzögerungsschaltung 26 den Binärwert "1" hat, hat das Ausgangssignal des Inverters 28 den Binärwert "0". Es wird Strom durch die Spule K1 fließen, und die Schaltstrecke K1 ist geschlossen. Wenn das Ausgangssignal der Verzögerungsschaltung 26 den Binärwert "0" hat, hat das Ausgangssignal des Inverters 28 den Binärwert "1", und die Spannung an der Spule K1 wird nicht ausreichen, die Schaltstrecke K1 zu schließen. Somit bleibt die Schaltstrecke K1 offen, solange das Ausgangssignal der Verzögerungsschaltung 26 den Binärwert "0" hat.

Das Ausgangssignal V22 der Verzögerungsschaltung 22 wird außerdem an die invertierte Takteingangsklemme des Flipflops 20 angelegt und bewirkt, daß die an dem Ausgang Q des Flipflops 18 enthaltene Information in den Ausgang Q des Flipflops 20 immer dann eingelesen wird, wenn das Ausgangssignal V22 den Binärwert "0" annimmt (z. B. zur Zeit t5). Das Ausgangssignal des Flipflops 20 wird an den Eingang des Inverters 30 angelegt und steuert den Zustand der Spule K2′. Wenn das Ausgangssignal des Flipflops 20 den Binärwert "1" hat, hat das Ausgangssignal des Inverters 30 den Binärwert "0", und es wird Strom durch die Spule K2′ fließen, was zur Folge hat, daß die Schaltstrecke K2 geschlossen wird. Umgekehrt, wenn das Ausgangssignal Q des Flipflops 20 den Binärwert "0" hat, wird das Ausgangssignal des Inverters 30 den Binärwert "1" haben, und das Spannungspotential an der Spule K2′ wird nicht ausreichen, die Schaltstrecke K2 zu schließen.

Die Arbeitsweise der Zeitgeberschaltung 14 von Fig. 3 wird am besten unter Bezugnahme auf das Steuerungsdiagramm von Fig. 4 verständlich. Darin ist gezeigt, daß sich der Zustand des Steuersignals V_C von dem Binärwert "0" auf den Binärwert "1" zur Zeit t1 ändert. Zur Zeit t2 geht die Eingangsspannung V_∼ von der positiven zur negativen Halbperiode, und der Binärzustand "1" des Steuersignals V_C (der anzeigt, daß die Schaltstrecke K2 zu schließen ist und der Belastung 12 Strom zuzuführen ist) wird in den Ausgang Q des Flipflops 18 eingelesen. Gleichzeitig wird der Binärzustand "0" in den Eingang K des Flipflops 18 eingelesen, da das Steuersignal V_C durch den Inverter 32 invertiert wird, bevor es an den Eingang K des Flipflops 18 angelegt wird.

Zur Zeit t2 wird der Binärwert "0" am Ausgang Q des Flipflops 18 an die Verzögerungsschaltung 22 angelegt, deren Ausgangssignal V22 den Binärwert "1" annimmt, vgl. Fig. 4E. Gleichzeitig nimmt das Ausgangssignal V24 der Verzögerungsschaltung 24 den Binärwert "1" an, da ihr Eingang invertiert ist und das Ausgangssignal V22 der Verzögerungsschaltung 22 empfängt.

Zur Zeit t3 geht das Ausgangssignal V24 der Verzögerungsschaltung 24 auf den Binärwert "0", so daß das Ausgangssignal der Verzögerungsschaltung 26 den Binärwert "1" annimmt. Das hat zur Folge, daß das Ausgangssignal des Inverters 28 den Binärwert "0" annimmt, wodurch die Spule K1′ erregt wird, vgl. die Fig. 4G bzw. 4H. Nach einer Zeitverzögerung ΔT=t4-t3, welche die Ansprechzeit des Relais darstellt, öffnet die Schaltstrecke K1, vgl. Fig. 4J. Strom fließt zu dieser Zeit nicht durch die Diode D1, da die Schaltstrecke K2 noch offen ist. Die Verzögerungszeit ΔT2 der Verzögerungsschaltung 24 wird so gewählt, daß sichergestellt ist, daß die Schaltstrecke K1 ungefähr beim Maximalwert der positiven Halbperiode der Versorgungsspannung V_∼ im Anschluß an den Zeitpunkt öffnet, in welchem sich der Zustand des Steuersignals V_C ändert.

Zur Zeit t5 nimmt das Ausgangssignal V22 der Verzögerungsschaltung 22 den Binärwert "0" an. Das hat zur Folge, daß der Binärwert "1" des Ausgangs Q des Flipflops 18 auf den Ausgang Q des Flipflops 20 durchgeschaltet wird. Dieses Signal wird durch den Inverter 30 invertiert, wodurch die Spule K2′ zur Zeit t5 erregt wird und die Schaltstrecke K2 nach einer Verzögerungszeit ΔT geschlossen wird, die durch die Ansprechzeit des Relais festgelegt ist. Die Verzögerungszeit ΔT1 der Verzögerungsschaltung 22 wird so gewählt, daß das Ausgangssignal Q des Flipflops 18 auf den Ausgang Q des Flipflops 20 ΔT Sekunden vor der Zeit t6 durchgeschaltet wird, um sicherzustellen, daß die Schaltstrecke K2 in einem Zeitpunkt geschlossen wird, bei welchem der Maximalwert der negativen Halbperiode der Eingangsspannung V_∼ vorhanden ist, d. h. zur Zeit t6. Die Schaltstrecke K2 bleibt in der Position, bis sich der Zustand des Steuersignals V_C ändert.

Schließlich nimmt zum Zeitpunkt t7 das Ausgangssignal der Verzögerungsschaltung 26 den Binärwert "0" an, wodurch das Ausgangssignal des Inverters 28 auf den Binärwert "1" übergeht und dadurch die Spule K1′ entregt wird. Nach einer Zeitverzögerung ΔT, die durch die Ansprechzeit des Relais festgelegt ist, schließt die Schaltstrecke K1 und bleibt geschlossen, bis sich der Zustand des Steuersignals V_C ändert. Die Zeitverzögerung ΔT3 der Verzögerungsschaltung 26 wird so gewählt, daß die Spule K1′ zur Zeit t8 wieder erregt wird, so daß sichergestellt ist, daß die Schaltstrecke K1 bei dem Maximalwert der positiven Halbperiode der Versorgungsspannung V_∼ schließt, vgl. Fig. 4J.

Als Ergebnis der vorstehenden Operationen hat die Spannung an der Diode D1 die in Fig. 4L gezeigte Form. Die Spannung an der Diode D1 erreicht den Spitzenwert der Versorgungsspannung V_∼, wenn die Diode sperrt, und erreicht einen Diodenspannungsabfall (ungefähr 0,7 V), wenn die Diode leitet. Da die Diode D1 den Belastungsstrom für ungefähr eine Halbperiode aushalten muß, kann die Diode für Stoßstrombelastbarkeit in bezug auf den Belastungsstrom im Gegensatz zu einer Belastbarkeit mit arithmetischem Strommittelwert bemessen werden. Demgemäß kann die Diode D1 zehnmal kleiner sein, als es durch den arithmetischen Mittelwert des Belastungsstroms angezeigt würde.

In den vorstehenden Ausführungsformen sind jeweils eine Belastung 12 und eine Hilfsschaltstrecke K2 der Hauptschaltstrecke K1 zugeordnet. Es wird jedoch bevorzugt, mehrere Hilfsschaltstrecken K2 und mehrere Belastungen 12 mit jeder Hauptschaltstrecke K1 zu verbinden. In einem solchen System wird die Hauptschaltstrecke K1 veranlaßt, in der oben beschriebenen Weise sequentiell immer dann zu öffnen und zu schließen, wenn der Zustand von irgendeinem der Schaltstrecken K2 geändert wird. Das ist vorteilhaft, da nur das Hauptrelais erforderlich ist, um den Betrieb von mehreren Belastungen und Hilfsschaltstrecken zu steuern. Ein Beispiel hierfür ist in Fig. 5 gezeigt.

Eine erste Anzahl von Belastungen 34, 36, 38 und 40 ist einer ersten Hauptschaltstrecke KM0′ zugeordnet, während eine zweite Anzahl von Belastungen 42 und 44 einer zweiten Hauptschaltstrecke KM1′ zugeordnet ist. Die Belastungen 34, 36, 38 und 40 können beispielsweise einzelne Platten eines Haushaltkochherdes darstellen, während die Belastungen 42 und 44 dessen Backöfen darstellen können. In Fig. 5 enthält jedes Hauptrelais eine Hauptspule KMn, wobei gilt n=0, 1. Die Hilfsrelais enthalten jeweils eine Hilfsrelaisspule KPm und eine entsprechende Hilfsschaltstrecke KPm′, wobei gilt m=0, 1, . . ., 5.

Die Kochplatten darstellenden Belastungen 34, 36, 38 und 40 sind jeweils einer entsprechenden Schaltstrecke KP0′-KP3′ zugeordnet, der zwischen die betreffenbe Belastung und einer Versorgungswechselspannung V_∼ geschaltet ist. Die Stellung jeder Schaltstrecke KP0′-KP3′ legt fest, ob seiner entsprechenden Belastung 34-40 Strom zugeführt wird oder nicht. In gleicher Weise sind die Backöfen darstellenden Belastungen 42 und 44 jeweils einer entsprechenden Schaltstrecke KP4′ und KP5′ zugeordnet, der zwischen der ihm zugeordneten Belastung und der Versorgungswechselspannung V_∼ geschaltet ist. Die Stellung jeder Schaltstrecke KP4′ und KP5′ legt fest, ob seiner zugeordneten Belastung 42 oder 44 Strom zugeführt wird oder nicht.

Immer dann, wenn einer der Belastungen 34, 36, 38 oder 40 Strom zugeführt werden soll oder die Stromzufuhr von der Belastung unterbrochen werden soll, öffnet die Schaltstrecke KM0′ während einer ersten positiven Halbperiode der Versorgungsspannung V_∼. Das Hilfsrelais KP0′-KP3′, das der Belastung 34-40 zugeordnet ist, welcher Strom zugeführt werden soll oder zu welcher die Stromzufuhr unterbrochen werden soll, wird während der folgenden negativen Halbperiode der Versorgungsspannung V_∼ geöffnet oder geschlossen, und die Schaltstrecke KM0′ wird während der nächsten positiven Halbperiode der Versorgungsspannung V_∼ wieder geschlossen. Eine ähnliche Prozedur wird durchgeführt, wenn den Backöfen darstellenden Belastungen 42 und 44 Strom zuzuführen oder deren Stromzufuhr zu unterbrechen ist.

In einer Ausführungsform der Erfindung enthält die Zeitgeber- und Steuerschaltung 14 einen Mikroprozessor, Trenneingangsschaltungen 48, 50 und 52 und ein Schieberegister 46. Die geeignete Zeitsteuerung wird durch den Mikroprozessor festgelegt, der sowohl die Versorgungsspannung V_∼ als auch eine Anzahl von Steuersignalen überwacht, die die gewünschte Stellung der Schaltstrecke KP0′-KP5′ anzeigen und bewirken, daß die gewünschten Belastungen 34-44 gemäß der beschriebenen Schaltfolge zugeschaltet und abgeschaltet werden.

Der Mikroprozessor steuert den Betrieb der Schaltungen 48, 50 und 52 durch Erzeugen von drei Ausgangssignalen, nämlich einem Hilfsrelaissteuersignal V_C′ und zwei Hauptrelaissteuersignalen V_M₀ und V_M₁. Das Hilfsrelaissteuersignal V_C′ hat die Form einer Impulsfolge, deren einzelne Bits anzeigen, welcher der Belastungen 34-44 zu irgendeinem bestimmten Zeitpunkt Strom zugeführt werden sollen. In dem Beispiel nach Fig. 6 enthält jede Impulsfolge sieben Bits, die über die Trenneingangsschaltung 48 seriell in das Schieberegister 46 eingelesen werden und an den Ausgängen Q0-Q6 desselben erscheinen. Die sechs Impulse, die den Ausgängen Q0-Q5 des Schieberegisters 46 zugeordnet sind, zeigen jeweils an, ob einer zugeordneten Belastung 34-44 Strom zugeführt werden soll oder nicht. Das Informationsbit, das an dem Ausgang Q0 des Schieberegisters 46 erscheint, bestimmt, ob der Belastung 34 Strom zugeführt werden soll oder nicht, und das Informationsbit, das an dem Ausgang Q1 des Schieberegisters 46 erscheint, bestimmt, ob der Belastung 36 Strom zuzuführen ist oder nicht usw. Das letzte Informationsbit, das an dem Ausgang Q6 des Schieberegisters 46 erscheint, wird an eine Wächterschaltung (watchdog circuit, Überwachungsschaltung) 54 angelegt, deren Arbeitsweise weiter unten beschrieben ist.

Jedes Informationsbit, das in dem Schieberegister 46 enthalten ist, liegt in Form entweder einer binären "1" oder einer binären "0" vor. Diese Signale werden an eine Darlington-Treiberschaltung 56 angelegt, die ihrerseits mit den Hilfsrelaisspulen KP0-KP5 verbunden ist. Die Darlington-Treiberschaltung 56 enthält mehrere Darlington-Transistoren, von denen jeder zwischen einen der Ausgänge (z. B. Q0) des Schieberegisters 46 und eine der Hilfsrelaisspulen (z. B. KP0) geschaltet schaltet ist. Immer dann, wenn das Binärbit, welches einer besonderen Hilfsrelaisspule zugeordnet ist, den Wert "1" hat, legt die Darlington-Treiberschaltung 56 das untere Ende der zugeordneten Hilfsrelaisspule an Masse, so daß ein Strom durch diese Spule fließt. Infolgedessen wird nach einer Zeitverzögerung T (der Ansprechzeit des Relais) die Hilfsrelaisschaltstrecke (z. B. KP0′) dieses Relais schließen. Umgekehrt, wenn ein bestimmtes Ausgangssignal (z. B. Q0) des Schieberegisters 46 den Wert "1" hat, wird die Darlington-Treiberschaltung 56 eine Spannung, die ungefähr gleich der Vorspannung Vcc ist, an das untere Ende der Hilfsrelaisspule (z. B. KP0) anlegen, so daß die Hilfsrelaisspule entregt wird. Nach einer Zeitverzögerung ΔT wird die entsprechende Hilfsrelaisschaltstrecke (z. B. KP0′) öffnen.

In der Ausführungsform nach Fig. 5 wird eine neue Impulsfolge (die sieben Bits an Information enthält) dem Schieberegister 46 während jeder Periode der Versorgungsspannungsschwingung V_∼ (z. B. einmal jede Sechzigstelsekunde) zugeführt. Die gesamte Impulsfolge wird in einem Bruchteil der Ansprechzeit ΔT der Relais (z. B. in einer Millisekunde) in das Schieberegister 46 eingelesen, um sicherzustellen, daß die Hilfsrelaisspulen KP0-KP5 (die eine typische Anspruchzeit von sechs Millisekunden haben) nicht auf die Informationsbits einwirken, wenn diese in das Schieberegister eingelesen werden. Der Zustand der Hilfsrelaisspulen KP0-KP5 wird sich T Sekunden, nachdem die gesamte Impulsfolge in das Schieberegister eingelesen worden ist, ändern (d. h. diese werden erregt oder entregt), und die zugeordneten Hilfsrelaisschaltstrecken KP0′-KP5′ werden entweder geöffnet oder geschlossen. Da die Hilfsrelaiskontakte ungefähr in der Mitte der negativen Halbperiode der Versorgungsspannung V_∼ im Anschluß an die positive Halbperiode, während welcher die passende Hauptrelaisschaltstrecke KM0′ oder KM1′ geöffnet wurde, öffnen oder schließen, beendet der Mikroprozessor die Übertragung einer gesamten Impulsfolge in das Schieberegister 46 zu einer Zeit, die ΔT Sekunden vor diesem Zeitpunkt liegt.

Das Steuersignal V_C′ wird in das Schieberegister 46 über die Trenneingangsschaltung 48 eingelesen. Die Trenneingangsschaltung 48 dient zwei Zwecken: Sie trennt den Mikroprozessor galvanisch von dem Schieberegister 46 und wandelt impulsbreitenmodulierte Signale (PWM-Signale), die durch den Mikroprozessor erzeugt werden, in amplitudenmodulierte Signale um, die von dem Schieberegister aufgenommen werden können. Jeder lange Impuls, der durch den Mikroprozessor erzeugt wird, stellt eine binäre "0" dar, während jeder kurze Impuls eine binäre "1" darstellt. Während des Zeitintervalls zwischen aufeinanderfolgenden Impulsen hat das Steuersignal V_C′ den positiven Spannungswert, und eine Leuchtdiode 64 eines Opto-Kopplers 65 wird freigegeben. Diese schaltet einen Transistor 66 ein, wodurch ein Verbindungspunkt 67 zwischen Widerständen R1 und R2 an Masse gelegt und ein Transistor 60 eingeschaltet wird. Bei eingeschaltetem Transistor 60 lädt sich ein Kondensator C1 auf Vcc Volt auf und hält das Dateneingangssignal des Schieberegisters 46 auf dem Binärwert "1". Immer dann, wenn ein impulsbreitenmodulierter Impuls durch den Mikroprozessor erzeugt wird, wird die Leuchtdiode 64 gesperrt, und der Transistor 66 wird abgeschaltet. Infolgedessen wird die Vorspannung Vcc an die Basis des Transistors 60 über die Widerstände R1 und R2 angelegt und bewirkt, daß der Transistor 60 abgeschaltet wird. Während der gesamten Länge des impulsbreitenmodulierten Impulses entlädt sich der Kondensator C1 über Widerstände R3 und R4 (die gemeinsam mit dem Kondensator C1 eine Verzögerungsschaltung 62 bilden). Am Ende des impulsbreitenmodulierten Impulses fließt wieder Strom durch die Leuchtdiode 64 und schaltet die Transistoren 66 und 60 ein. Gleichzeitig nimmt der Kollektor des Transistors 60 den Wert Vcc an, und der Kondensator C1 wird über den Widerstand R4 wieder aufgeladen.

Der Takteingang des Schieberegisters 46 wird jedesmal dann freigegeben, wenn das Eingangssignal an ihm positiv ist. Demgemäß wird das Schieberegister 46 die auf dem Kondensator C1 enthaltene Information in dem Zeitpunkt einlesen, in welchem der Transistor 60 eingeschaltet wird (d. h. an der Vorderflanke des impulsbreitenmodulierten Impulses). Wenn die Impulsbreite des impulsbreitenmodulierten Impulses eine relativ kurze Dauer hat, wird sich der Kondensator C1 nur geringfügig entladen, und das Schieberegister 46 wird an seinem Dateneingang die binäre "1" erkennen, wenn an dem Takteingang ein Impuls mit dem Signalwert H anliegt. Wenn die Breite des impulsbreitenmodulierten Impulses relativ lang ist, wird sich der Kondensator C1 wesentlich mehr entladen, und das Schieberegister 46 wird eine binäre "0" an seinem Dateneingang einlesen, wenn sein Takteingangssignal positiv ist. Auf diese Weise werden die impulsbreitenmodulierten Impulse, die durch den Mikroprozessor erzeugt werden, durch die Isolatoreingangsschaltung 48 in amplitudenmodulierte Impulse umgewandelt und als amplitudenmodulierte Impulse in dem Schieberegister 46 gespeichert.

Das Hauptrelaissteuersignal V_M₀ steuert den Betrieb der Hauptrelaisspule KM0. Das Hauptrelaissteuersignal V_M₀ hat normalerweise den Binärwert "1" und wird an eine Leuchtdiode 70 eines Opto-Kopplers 68 der Trenneingangsschaltung 50 angelegt. Solange das Hauptrelaissignal den Binärwert "1" hat, leuchtet die Leuchtdiode 70, der Transistor 72 ist eingeschaltet, und Basistreiberspannung liegt an einem Transistor 74 über einen Widerstand R5 an. Die an den Transistor 74 angelegte Basistreiberspannung schaltet den Transistor 74 ein, ein Strom fließt durch die Hauptrelaisspule KM0, und die Hauptrelaisschaltstrecke KM0′ wird geschlossen. Wenn der Mikroprozessor ein Steuersignal empfängt, welches anzeigt, daß einer der Belastungen 34-40 Strom zuzuführen oder die Stromzufuhr zu dieser Belastung zu unterbrechen ist, nimmt das Hauptrelaissteuersignal V_M₀ den Binärwert "0" an, die Leuchtdiode 70 sperrt, und der Transistor 72 schaltet ab. Dadurch wird die Basistreiberspannung von dem Transistor 74 entfernt und die Hauptrelaisspule KM0 entregt. Zum Kompensieren der Ansprechzeit des Relais geht das Hauptrelaissteuersignal V_M₀ auf den Binärwert "0" ungefähr ΔT Sekunden vor der Mitte der positiven Halbperiode der Eingangsspannung V_∼ im Anschluß an die Anzeige, daß einer der Belastungen 34, 36, 38 und 40 Strom zuzuführen oder deren Stromzufuhr zu unterbrechen ist. Somit ist sichergestellt, daß die Hauptrelaisschaltstrecke KM0′ zur richtigen Zeit geöffnet wird. Ungefähr eine Periode der Eingangsspannung V_∼ später nimmt das Steuersignal V_M₀ wieder auf den Binärwert "1", so daß die Leuchtdiode 70 leitet, die Transistoren 72 und 74 eingeschaltet werden und die Hauptrelaisspule KM0 ungefähr T Sekunden vor der Mitte der nächsten positiven Halbperiode der Eingangsspannung erregt wird. Die Hauptrelaisschaltstrecke KM0′ schließt ungefähr in der Mitte der nächsten positiven Halbperiode der Eingangsspannung V_∼.

Der Betrieb der Hauptrelaisspule KM1 und deshalb der Hauptrelaiskontakt KM1′ wird in gleicher Weise gesteuert, indem das Hauptrelaissteuersignal V_M₁ immer dann erzeugt wird, wenn den Belastungen 42, 44 Strom zuzuführen oder deren Stromzufuhr zu unterbrechen ist. Da der Aufbau und die Arbeitsweise der Eingangsschaltung 52 mit denen der Eingangsschaltung 48 im wesentlichen übereinstimmen, werden sie nicht beschrieben.

Wenn eine der Kommutierungsdioden D2 oder D3 nicht richtig arbeitet, wird die Lebensdauer der Hauptrelaisschaltstrecke KM0′ oder KM1′ beträchtlich verkürzt. Wenn der Hauptrelaiskontakt versagt und geschlossen bleibt, wird außerdem die Anzahl der offenen Schaltstrecken in Reihe mit den Belastungen verringert, wodurch die Möglichkeit erhöht wird, daß einer der Hilfsrelaisschaltstrecken ausfallen kann. Wenn sowohl die Hauptschaltstrecke als auch eine Hilfsschaltstrecke in einem kurzgeschlossenen Zustand ausfallen, wird der zugeordneten Belastung Strom zugeführt, wenn es nicht erwünscht ist. Zum Anzeigen dieser und weiterer Fehler ist die Ausführungsform von Fig. 5 mit einer Sicherheitsschaltung 80 ausgestattet. Zusätzlich enthält sie noch zwei träge Sicherungen.

Die trägen Sicherungen 76 und 78 sind mit den Kommutierungsdioden D2 bzw. D3 in Reihe geschaltet. Sollte aus irgendeinem Grund einer der Hauptrelaisschaltstrecken KM0′ oder KM1′ für eine vorgegebene Zeitspanne nicht schließen, während irgendwelche der Hilfsrelais geschlossen sind, wird die zugeordnete Sicherung öffnen, und die Stromzufuhr zu der Belastung wird unterbrochen.

Die Sicherungsschaltung 80 enthält Transistoren 82, 84, 86 und 88, einen Opto-Koppler 90 und eine Diode D4. Die Sicherungsschaltung 80 führt zwei Tests an der Kommutierungsschaltung durch: einen ersten Test, um festzustellen, ob die Hauptrelais arbeiten, und einen zweiten Test, um festzustellen, ob die Kommutierungsdioden D2 und D3 intakt sind. Diese Tests werden jeweils während der letzten Hälfte der positiven Halbperiode der Eingangsspannung V_∼ ausgeführt, nachdem die geeigneten Hauptkontakte KM0′ oder KM1′ geöffnet haben sollen, aber bevor der Zustand des geeigneten Hilfsrelaiskontakts geändert worden ist. Einer der Tests überprüft die Erregung von beiden Hauptrelaisspulen KM0 und KM1. Dieser Test wird jedoch in einer sehr kurzen Zeitspanne (in der Größenordnung von 10 µs) ausgeführt, die wesentlich kleiner ist als die Reaktionszeit ΔT der Relais, so daß keine Änderung in dem Zustand der Kontakte KM0′ und KM1′ verursacht wird. Wenn am Ende des Testzyklus festgestellt wird, daß beide Hauptrelaiskontakte KM0′ und KM1′ geschlossen sind (wenigstens ein solcher Kontakt sollte während der Schaltoperation offen sein) oder daß eine der Kommutierungsdioden D2 oder D3 (oder deren zugeordnete Sicherungen 76 oder 78) nicht intakt ist, wird der Mikroprozessor den Schaltzyklus abbrechen und den Zustand von irgendeinem der Hilfsrelaiskontakte KP0′-KP5′ nicht ändern. Der Mikroprozessor kann außerdem einen Alarm erzeugen, der anzeigt, daß das System nicht richtig arbeitet und abgeschaltet und/oder repariert werden sollte.

Der erste Test, der durch die Sicherungsschaltung 80 ausgeführt wird, stellt fest, ob die Hauptrelaiskontakte KM0′ und KM1′ richtig arbeiten. Der Sicherungstest wird während der letzten Hälfte der positiven Halbperiode der Eingangsspannung V_∼ ausgeführt wird. Der Mikroprozessor gibt an wenigstens einen der Trenneingangsschaltung 50 und 52 das Steuersignal V_M₀ bzw. V_M₁, so daß die Transistor 74 bzw. 74′ abschalten und wenigstens eine der Hauptrelaisspulen KM0 und KM1 entregt wird. Hierdurch wird Basistreiberspannung an den Transistor 82 entweder über beide Widerstände R6 und R7 oder über einen dieser Widerstände angelegt, und der Transistor 82 wird eingeschaltet. Die Emitter der Transistoren 84 und 86 werden dadurch an Masse gelegt. Wenn die Hauptrelais richtig arbeiten, wird wenigstens einer der beiden Hauptrelaisschaltstrecken KM0′ und KM1′ offen sein, und seine zugeordnete Kommutierungsdiode D2 und D3 wird in Durchlaßrichtung betrieben. Vorausgesetzt, daß die Hauptrelaisschaltstrecke KM0′ offen und die Hauptrelaisschaltstrecke KM1′ geschlossen ist, werden ungefähr 0,8 V (der Durchlaßspannungsabfall an der Diode D2 plus dem Spannungsabfall an der Sicherung 76) an der Basis des Transistors 86 wird über den Widerstand R9 und die geschlossene Hauptrelaisschaltstrecke KM1′ an Masse liegen. Dabei werden die Transistoren 84 und 86 ein- bzw. ausgeschaltet sein. Da der Transistor 84 eingeschaltet ist, liegt die Basis des Transistors 88 über die Transistoren 82 und 84 an Masse, und der Transistor 88 ist abgeschaltet. Es fließt deshalb kein Strom über die Leuchtdiode des Opto-Kopplers 90, und der Transistor 92, dessen Kollektor an einem passenden Mikroprozessoreingang anliegt, sperrt. Hierdurch wird angezeigt, daß wenigstens eine der Hauptrelaisschaltstrecken KM0′ und KM1′ offen ist und daß deshalb die Hauptrelais richtig arbeiten.

Wenn die Hauptrelais nicht richtig arbeiten, sind beide Hauptrelaisschaltstrecken KM0′ und KM1′ geschlossen, die Basen beider Transistoren 84 und 86 liegen an Masse, und beide Transistoren sind abgeschaltet. Hierdurch liegt an der Basis des Transistors 88 eine Treiberspannung über den Widerstand R10 an. Der Transistor 88 wird eingeschaltet, und ein Stromfluß fließt durch die Leuchtdiode des Opto-Kopplers 90 über den Widerstand R11. Die Leuchtdiode des Opto-Kopplers 90 sendet Licht aus, und der Transistor 92 schaltet ein. Hierdurch liegt der Sicherungsschaltungsausgang Vfs an Masse, und dadurch wird angezeigt, daß beide Hauptrelaisschaltstrecken geschlossen sind und daß die Hauptrelais nicht richtig arbeiten. In diesem Fall wird der Mikrocomputer den Schaltprozeß unterbrechen.

Nachdem der erste Test abgeschlossen ist und anzeigt, daß wenigstens einer der Hauptrelaisschaltstrecken KM0′ und KM1′ offen ist, wird ein zweiter Test ausgeführt, um festzustellen, ob die Kommutierungsdioden D2 und D3, die den offenen Relais zugeordnet sind, richtig arbeiten. Während dieses Tests wird der Transistors 82 abgeschaltet. Zu diesem Zweck bewirkt der Mikroprozessor, daß beide Hauptrelaissteuersignale V_M₀ und V_M₁ den Binärwert "1" annehmen, wodurch die Transistoren 74 und 74′ der Trenneingangsschaltungen 50 bzw. 52 eingeschaltet werden und die Basis des Transistors 82 an Masse gelegt wird. Dadurch schaltet der Transistor 82 ab, so daß der Emitter der Transistoren 84 und 86 an ungefähr 0,7 V (dem Durchlaßspannungsabfall an der Diode D4) liegt. Vorausgesetzt, daß die Hauptrelaisschaltstrecke KM0′ offen und der Hauptrelaiskontakt KM1′ geschlossen ist, beträgt die an der Basis des Transistors 84 anliegende Spannung ungefähr 0,8 V, wenn die Diode D2 und die Sicherung 76 intakt sind. Wenn das der Fall ist, werden beide Transistoren 84 und 86 abgeschaltet sein, und der Transistor 88 wird eingeschaltet, was zur Folge hat, daß der Sicherungsschaltungsausgang Vfs auf Massepotential ist. Dies zeigt an, daß die Kommutierungsdiode und die Sicherung, die dem offenen Relaiskontakt zugeordnet sind, richtig arbeiten.

Wenn entweder die Sicherung 76 oder die Diode D2 offen ist, liegt ungefähr die Versorgungsspannung V_∼ an der Basis des Transistors 84 an. Diese Spannung ist ausreichend hoch, um die 0,7 V zu überwinden, die an dem Emitter des Transistors 84 erscheinen, und der Transistor 84 wird eingeschaltet. In diesem Zustand wird die Basis des Transistors 88 ebenfalls auf ungefähr Massepotential sein, und der Transistor wird abgeschaltet sein. Wenn ein solches Signal vorhanden ist, wird der Mikroprozessor den Schaltprozeß unterbrechen.

Das Ausgangssignal Q6 des Schieberegisters 46 wird, wie oben erwähnt, an die Wächterschaltung 54 angelegt. Die Wächterschaltung 54 überwacht den Zustand des Ausgangs Q6 des Schieberegisters 46, um sicherzustellen, daß ein geeignetes Hilfsrelaissteuersignal V_C′ aus dem Mikroprozessor empfangen worden ist. Die Wächterschaltung 54 steuert ein Relais KW, welches die Stromzufuhr zu den Hilfsrelaisspulen KP0-KP5 steuert. Solange das Hilfsrelaissteuersignal V_C′ richtig empfangen wird, wird die Wächterschaltung 54 die Relaisspule KW erregen, die die Relaisschaltstrecke KW′ schließt, so daß den Hilfsrelaisspulen KP0-KP5 Strom zugeführt werden kann. Immer dann, wenn das Hilfsrelaissteuersignal V_C′ nicht richtig durch das Schieberegister 46 empfangen wird, entregt die Wächterschaltung 54 die Relaisspule KW, die den Relaiskontakt KW′ öffnet und sämtliche Hilfsrelaisspulen KP0-KP5 entregt. In einem solchen Zustand wird die Stromzufuhr zu sämtlichen Belastungen 34-44 unterbrochen sein.

Der Mikroprozessor bewirkt, wenn er richtig arbeitet, daß das erste Bit jeder Impulsfolge des Hilfsrelaissteuersignals V_C′ (welches Bit an dem Ausgang Q6 des Schieberegisters 46 anliegt) zwischen dem Binärzustand "1" und dem Binärzustand "0" bei jeder zweiten Periode der Versorgungsspannung V_∼ wechselt. Die Wächterschaltung 54 überwacht den Ausgang Q6 des Schieberegisters 46. Solange der Ausgang Q6 des Schieberegisters 46 zwischen dem Binärzustand "0" und dem Binärzustand "1" mit einer geeigneten Geschwindigkeit umschaltet, wird die Wächterschaltung 54 die Spule KW erregen und dadurch die Schaltstrecke KW schließen.

Die Wächterschaltung 54 enthält einen Spannungsverdoppler 94 und einen Darlingten-Transistor 96. Der Spannungsverdoppler 94 enthält eine RC-Schaltung mit einem Widerstand R12 und einem Kondensator C2, eine Diode D5 und einen Speicherkondensator C3. Die Filterschaltung R12-C2 dient als Hochpaßfilter, welches jede Schwingung durchläßt, deren Frequenz wenigstens gleich der Hälfte der Frequenz der Versorgungsspannung V_∼ ist. Solange der Zustand des Ausgangs Q6 des Schieberegisters 46 sich bei jeder zweiten Halbperiode der Versorgungsspannung V_∼ ändert, wird die sich ergebende Rechteckschwingung an die Diode D5 angelegt. Die Rechteckschwingung wird durch die Diode D5 gleichgerichtet, und der Kondensator C3 wird auf eine Spannung aufgeladen, die ungefähr doppelt so groß ist wie der Wert des Rechteckschwingungsausgangssignals am Ausgang Q6. Die gespeicherte Spannung, die an dem Kondensator C3 erscheint, wird an die Basis des Darlington-Verstärkers 96 über einen Widerstand R13 angelegt, so daß dieser einschaltet, Strom durch die Relaisspule KW fließt und die Relaisschaltstrecke KW′ geschlossen bleibt.

Wenn sich der Zustand des Ausgangs Q6 des Schieberegisters 46 nicht wenigstens nach jeder zweiten Periode der Versorgungsspannung V_∼ ändert, wird die sich ergebende Rechteckschwingung eine Frequenz haben, die unter der des Hochpaßfilters R12-C2 liegt, und es erscheint kein Signal an die Diode D5. In diesem Zustand wird der Kondensator C3 sich zu entladen beginnen. Nach einer vorbestimmten Zeitspanne ist der Kondensator C3 ausreichend entladen, die Basistreiberspannung an dem Transistor 96 verschwindet, und die Relaisspule KW wird entregt. Das hat zur Folge, daß die Relaisschaltstrecke KW′ öffnet und dadurch die Stromzufuhr zu sämtlichen Belastungen 34-44 unterbricht.

Claims

1. Schalteinrichtung enthaltend:

a) wenigstens ein Hauptrelais, dessen eine Schaltstrecke (KM0′, KM1′) eine Reihenschaltung aus Kommutierungsdiode (D₂, D₃) und Sicherung (76, 78) parallel angeordnet ist,
b) Hilfsrelais mit jeweils einer Schaltstrecke (KP0′, KP1′, . . . KP5′), die mit jeweils einer Last (34, . . . 44) in Reihe geschaltet ist und die alle über die Schaltstrecke (KM0′, KM1′) des wenigstens einen Hauptrelais mit einer Wechselstromquelle (V_∼) verbunden sind,
c) eine Steuerschaltung (14), die die Hilfsrelais über eine erste Trennschaltung (48) und einen Seriell-Parallel-Umsetzer (46) und das wenigstens eine Hauptrelais über eine zweite Trennschaltung (50, 52) derart steuert, daß
- 1.) die Schaltstrecke (KM0′, KM1′) des wenigstens einen Hauptrelais während einer ersten Halbperiode der Wechselstromschwingung der Stromquelle V_∼, während der die Kommutierungsdiode (D₁, D₂) leitet, geöffnet wird,
- 2.) der Zustand von wenigstens einer der Schaltstrecken (KP0′, . . . KP5′) der Hilfsrelais während einer unmittelbar nachfolgenden zweiten Halbperiode der Wechselstromschwingung geändert wird und
- 3.) die Schaltstrecke (KM0′, KM1′) des wenigstens einen Hauptrelais während einer unmittelbar nachfolgenden dritten Halbperiode der Wechselstromschwingung geschlossen wird,
d) eine Überwachungsschaltung (54) für die dem Seriell-Parallel-Umsetzer (46) zugeführten Signale und
e) eine Sicherungsschaltung (80) zum Überwachen der Funktion der Hilfs- und des wenigstens einen Hauptrelais.

2. Schalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (14) Einrichtungen enthält zum

a) Sperren eines Stromflusses durch das Hauptrelais (KMn) in einem Zeitintervall ΔT, bevor die Hauptstrecke (KMn′) zu öffnen ist,
b) Ändern des Zustands des Stroms, der durch das Hilfsrelais (KPm) fließt, die dem wenigstens einen Hilfsrelais (KPm′) zugeordnet sind, in einem Zeitintervall ΔT′, bevor der Zustand der wenigstens einen Hilfsrelaisstrecke zu ändern ist, und
c) Freigeben eines Stromflusses durch das Hauptrelais in einem Zeitintervall ΔT, bevor die Hauptrelaisstrecke wieder zu schließen ist, wobei das Zeitintervall ΔT die Ansprechzeit des Hauptrelais und das Zeitintervall ΔT′ die Verzögerungszeit jedes Hilfsrelais ist.

3. Schalteinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerschaltung (14) Einrichtungen enthält zum Schließen der Hauptrelaisstrecke (KMn′) in der Mitte der ersten Halbperiode der Wechselstromschwingung zum Ändern des Zustands der wenigstens einen Hilfsrelaisstrecke (KPm′) in der Mitte der zweiten Halbperiode der Wechselstromschwingung und zum Wiederschließen der Hauptrelaisstrecke in der Mitte der dritten Halbperiode der Wechselstromschwingung.

4. Schalteinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuerschaltung (14) Einrichtungen (16-32) enthält zum Überwachen sowohl der Wechselstromschwingung als auch von mehreren Steuersignalen (V_C, V_C′), die anzeigen, ob die Stromquelle mit den Lasten (34-44) zu verbinden oder von diesen zu trennen ist, und Einrichtungen zum Einleiten der Schaltoperation auf eine Änderung in dem Zustand wenigstens eines der Steuersignale hin.

5. Schalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Sicherungsschaltung (80) ermittelt, ob entweder die Kommutierungsdiode (D2, D3) oder die Hauptrelaisstrecke (KMn′) nicht richtig arbeitet, um dann die Schaltoperation anzuhalten.

6. Schalteinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Sicherungsschaltung (80) eine erste Einrichtung enthält zum Ermitteln, ob die Kommutierungsdiode (D2, D3) und die Hauptrelaisstrecke (KMn′) während der ersten Halbperiode der Wechselstromschwingung richtig arbeiten, und die Schaltoperation vor der zweiten Halbperiode der Wechselstromschwingung immer dann anhält, wenn die erste Einrichtung ein Ausgangssignal liefert, das anzeigt, daß entweder die Kommutierungsdiode oder die Hauptrelaisstrecke nicht richtig arbeitet.

7. Schalteinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Einrichtung der Sicherungsschaltung (80) eine erste Testeinrichtung zum Ermitteln, ob die Hauptrelaisstrecke (KMn′) richtig arbeitet, und eine zweite Testeinrichtung enthält zum Ermitteln, ob die Kommutierungsdiode (D2, D3) richtig arbeitet.

8. Schalteinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Umsetzer (46) Mittel zum Speichern von mehreren binären Bits enthält, von denen jedes anzeigt, ob eine der Lasten (34-44) Strom zuzuführen ist oder ob deren Stromversorgung zu unterbrechen ist.

9. Schalteinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß neue Information in den Umsetzer (46) mit einer vorbestimmten Frequenz eingelesen wird und die Überwachungsschaltung (54) die Stromversorgung sämtlicher Lasten (34-44) immer dann unterbricht, wenn die Information nicht richtig in den Umsetzer (46) eingelesen wird.