[go: up one dir, main page]

DE3029277A1 - Aufbau von metallschichten - Google Patents

Aufbau von metallschichten

Info

Publication number
DE3029277A1
DE3029277A1 DE19803029277 DE3029277A DE3029277A1 DE 3029277 A1 DE3029277 A1 DE 3029277A1 DE 19803029277 DE19803029277 DE 19803029277 DE 3029277 A DE3029277 A DE 3029277A DE 3029277 A1 DE3029277 A1 DE 3029277A1
Authority
DE
Germany
Prior art keywords
layer
soldering
structure according
metal layers
crni
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803029277
Other languages
English (en)
Other versions
DE3029277C2 (de
Inventor
Jan 8000 München Smola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE3029277A priority Critical patent/DE3029277C2/de
Priority to CH4544/81A priority patent/CH652554A5/de
Publication of DE3029277A1 publication Critical patent/DE3029277A1/de
Application granted granted Critical
Publication of DE3029277C2 publication Critical patent/DE3029277C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H10W70/66
    • H10W70/692
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

  • Aufbau von Metallschichten.
  • Die Erfindung betrifft elektrische Leiterbahnen auf Halbleiterschaltungen tragenden Substraten - insbesondere Leiterbahnen auf großintegrierte'Kodierer-Deko diererbausteine von Fernsprech-Vermittlunssystemen tragenden Al203-Substraten oder Glassubstraten. Diese Leiterbahnen werden später, bevorzugt durch Ätzen mittels Fotolackverfahren,aus den aufgebauten Metallschichten hergestellt und bilden dann Bahnen von mehrschichtigen Metallen. Diese Leiterbahnen sollen sich insbesondere für spätere Verbindungen durch Tauchlöten, Schwalllöten und auch für Reflowlöten eignen.
  • Die Erfindung geht von einem Aufbau von Metallschichten aus, enthaltend eine Pd-Schicht unter einer Au-Schicht, für Leiterbahnen auf einem Halbleiterschaltungen tragenden Substrat. Ein solcher Aufbau hat 7 insbesondere bei tauchlötbaren und reflowlötbaren Leiterbahnen, häufig die Schichtenfolge Au (600 nm), Pd (400 nm), Ti (50 nm), CrNi (100 Q/O) auf z.B. Al203-Substrat oder Glassubstrat, oder z.B. die Schichtenfolge von Au (6000 nm) Pd (200 nm), Ti (75 bis 200 nm), vgl. z.B.
  • - Thin Solid Films 41 (1977)87 - 103 und - in beachtlichen Anzahlen hergestellte, im EMS-Vermittlungssystem bisher benutzte Siemens-Bausteine, Typ S42026B6012.
  • Die Au-Schicht dient bei diesem Stand der Technik, ebenso bei der Erfindung, insbesondere als Leitschicht und QIS Schutzschicht des Pd gegen Oxidieren beim späteren Temperl'sowie als gute Haftgrundierung für Lötmassen wie z.B. Sn. Beim Stand der Technik dient sie außerdem als gute Schicht für Bondverbindungen.
  • Die unter der Au-Schicht liegende Pd-Schicht dient beim Stand der Technik,ebenso bei der Erfindung, zur Yerhin derung, daß die bekanntlich sehr beweglichen Au-Atome in noch tiefere Schichten, z.B. Ti und CrNi, eindiffundieren und damit u.a. die Langzeiteigenschaften dieser noch tieferen Schichten ungünstig beeinflussen. Beim Stand der Technik ~ebenso bei der Erfindung, sind also noch tiefere Schichten häufig vorhanden, wobei alle diese noch tieferen Schichten insbesondere durch eine Ti-Schicht und darunter eine CrNi-Schicht gebildet sein können. Hierbei kann einerseits die Ti-Schicht insbesondere als gute Haftschicht zwischen Pd und CrNi dieneun sowie zum Schutz gegen Unterätzung der CrNi-Schicht beim Wegätzen der außerhalb der Leiterbahnen liegenden Teile dieser CrNi-Schicht. Andererseits kann die CrNi-Schicht bevorzugt unmittelbar auf dem Substrat angebracht sein und bei Bedarf insbesondere zur Bildung von elektrischen Widerständen dienen, indem unter dem Au-Pd-Ti der Leiterbahnen verbleibende CrNi-Reste, wegen der guten Isolatoreigenschaften des Substrats,elektrisch weitgehend vernachlässigbar sind und indem zwischen zwei Leiterbahnen verbleibende, nicht mit weggeätzteCrNi-Schichten bei Bedarf den Widerstand zwischen dieænbeiden Leiterbahnen bildet.
  • Die Erfindung bietet also, ebenso wie der zitierte Stand der Technik, - eine gute Haftgrundlage für späteres Verlöten der, insbesclldere durch Ätzen, aus den Metallschichten gebildeten Leiterbahnen, - eine Unterdrückung der durch Diffusion von Au-Atomen in nochtiefer&i Schichten,ausgelösten Störungen, - damit insbesondere eine lange Lagerfähigkeit der nicht Weiterverarbeiteten Metallschichten auf dem Substrat, - ei#ne gute Haftung zwischen der zum Löten benötigten Au-Schicht und der Pd-Schicht, z.B. um diese Au-Schicht über einer Fd-Ti-#rNi-Schichtu:#g anzubringen.
  • Die Erfindung hat die Aufgabe, im Vergleich zum zitierten Stand der Technik - den bei hohen Stückzahlen, z.B. bei 100 000 Substraten pro Jahr, beachtlich großen Au-Materialaufwand zu verringern und - die Löteigenschaften der Leiterbahnen trotzdem nicht zu beeinträchtigen, insbesondere indem bei Bedarf sogar mehrmalig wiederholtes Löten ohne Ablegieren der Pd-Schicht möglich sein soll.
  • Die Erfindung durchbricht das allgemein verbreitete Vorurteil der Fachwelt, dazu Au-Schichten von mindestens 600 nm verwenden zu müssen. Die Erfindung löst nämlich ihre Aufgabe dadurch, daß die Au-Schicht dünner als 500 nm ist, und zwar bevorzugt nur 50 bis 120 nm dick ist.
  • Diese Au-Schicht wird bevorzugt galvanisch auf der Pd-Schicht, statt durch Aufdampfen, angebracht, um den Au-Materialverbrauch weiter zu verkleinern. Je dünner die Au-Schicht ist, umso mehr Au-Material wird eingespart.
  • Eigene Versuche zeigten, daß Au-Schichtdicken von z.B.
  • 100 nm, also bei nur ca. 15% des hohen bisherigen Au-Aufwandes, für solide, zuverlässige Lötverbindungen, z.B. beim Tauchlöten Schwellöten und Reflowlöten,völlig ausreichend sind. Pro Substrat von- 2 x 2 nek -w#rd#n also z.B. nur noch 5 mg Au statt 30 mg Au verbraucht, was derzeit 0,20 DM Au statt 1,20 DM Au pro Substrat bedeutet. Dies ist überdies in Zukunft umso bedeutsamer, je mehr die Au-Vorräte der Welt zurückgehen und je mehr der Au Bedarf weiterhin steigt, also die schon bisher hohen-Koften für au weiter steigenJfihera Au-Schlchtdicken sind also zwar zum Bonden günstig, aber zum Löten nicht nötig.
  • Versuche zeigten ferner, daß oft auch die Pd-Schicht dann dünner als bisher üblich ohne Störung der Langzeiteigenschaften der noch tieferen Schichten gemacht werden kann, wenn die Au-Schicht besonders dünn ist, z.B.
  • 280 nm Pd bei 100 nm Au. Dadurch wird zusätzlich der Pd-Materialverbrauch erheblich verringert, was ebenfalls hohen Kostenverminderungen entspricht überdies bilden sich im Fotolack über der Au-Schicht umso weniger Versprödungen bzw. Risse beim späteren Ätzen der Pd-Schichtalso beim späteren Herstellen der Leiterbahnen aus den Metallschichten.-je dünner die Pd-Schicht ist, also je kürzer die Einwirkdauer des das Pd lösenden Ätzmittels auf den Fotolack ist. Risse im Fotolack bewirken beim Ätzen Löcher und Unterbrechungen in Pd und Ti bzw.
  • in den Leiterbahnen -also Ausschuß, wobei insbesondere beim Tauchlöten Benetzungsschwierigkeiten bez. Sn entstehen.
  • Die Erfindung wird anhand der Figur weiter erläutert.
  • Sie zeigt das z.B. aus Al203 bestehende Substrat S, auf dem nacheinander angebracht sind - eine CrNi-Schicht, von z.B. 30 nm Dicke bei 100 Q pro (dimensionslosen) Quadrat (z.B. pro - eine Ti-Schicht von 50 nm Dicke, - eine Pd-Schicht von 280 nm Dicke, - eine Au-Schicht von z.B 100 nm Dicke und - zur Ätzung eine schützende Potolackschicht Lack(1,5 ), die jeweils z.B. in bekannter Weise-bei den Metallen insbesondere durch Aufdampfen oder durch Galvanisieren, beim Fotolack insbesondere durch Besprühen, Schleudern und Belichten-angebracht sind.
  • Gute Löteigenschaften trotz Au-Materialverminderung werden dadurch erreicht, daß die Au-Schicht dünner als 500 nm ist, bevorzugt bei den heute üblichen Lötverfahren 50 bis 120 nm dick ist. Wie erläutert, reicht zur Verhinderung der Langzeitveränderungen durch Au-Diffusion die Pd-Schicht dünner als 350 nm zu machen, z.B.
  • 240 bis 310 nm stark zu machen. Die Au-Schicht kann umso dünner gewählt werden, je weniger Wert auf die Vermeidung von degierungen bei mehrmaligem Löten derselben Leiterbahn gelegt wird. Geringe Ausschußquoten trotz hoher Materialeinsparung werden z.B. durch einen Aufbau erreicht, bei dem die Au-Schicht etwa 100 nm und die Pd-Schicht etwa 280 nm dick ist, vgl, die Figur.
  • Unter der Pd-Schicht kann, wie üblich, eine Ti-Schicht, z.B. von 50 nm Dicke, sowie darunter eine CrNi-Schicht, z.B. von 100 Q / Ch Widerstand, als noch tiefere Schichten sein. Es sind aber auch grundsätzlich andersartige tiefere Schichten möglich, ohne die guten Löteigenschaften der besonders dünnen Au- und Pd-Schichten zu beeinträchtigen.
  • Versuche zeigten, daß eine Palladiumoxidschicht (PdO ?) zwischen der Pd-Schicht und der Au-Schicht die guten Eigenschaften der Erfindung, insbesondere die gute Haftung der Au-Schicht auf der Pd-Schicht,nicht beeinträchtigen. Es ist also möglich, die Au-Schicht erst nach einer längeren Lagerung,und zwar an freier Luft, des zunächst oben nur mit (CrNi/Ti-)Pd beschichteten Substrats anzubringen, statt noch im Vakuum sofort noch die Au-Schicht anbringen zu müssen.
  • Weil das sich an Luft bildende Palladiumoxid nicht die Haftung der Au-Schicht auf der Pd-Schicht behindert, ist also z.B. eine spätere, zusätzlich materialsparende galvanische Anbringung der Au-Schicht möglich. Dies erleichtert zudem erheblich die Herstellung des Metallschichtenaufbaus. Ein weiterer besonderer Vorteil der dünnen Palladiuioxid-Schicht ist, daß sie beim Löten, wie Versuche zeigten, die Haftung zwischen der Pd-Schicht und der später dadurch darüberliegenden Lötschicht, bzw.
  • Sn-Schicht, im allgemeinen sogar verbessert, indem die Pd-Schicht beim Löten wegen der Palladiumoxid-Schicht nur noch vergleichsweise langsam ablegiert wird.
  • 8 Patentansprüche 1 Figur

Claims (8)

  1. Patentansprüche.
    Aufbau von Metallschichten, enthaltend eine Pd-Schicht ter einer Au-Schicht, für Leiterbahnen auf einem Halbleiterschaltungen tragenden isolierenden Substrat, insbesondere Au-Pd-Ti-CrNi-Metallschichten auf einem A1203-Substrat oder auf einem Glas-Substrat bei einem Kodierer-Dekodierer-Halbleiterbaustein eines digitalen Fernsprech-Vermittlungs systems, d a d u r c h g e k e n n z e i c h n e t , daß - die Au-Schicht dünner als 500 nm ist.
  2. 2. Aufbau nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß - die Au-Schicht 50 bis 120 nm dick ist.
  3. 3. Aufbau nach Patentanspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß - die Pd-Schicht dünner als 350 nm ist.
  4. 4. Aufbau nach Patentanspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß - die Pd-Schicht 240 bis 310 nm dick ist.
  5. 5. Aufbau nach Patentanspruch 2 und 4, d a d u r c h g e k e n n z e i c h n et, daß - die Au-Schicht etwa 100 nm dick ist und - die Pd-Schicht etwa 280 nm dick ist.
  6. 6. Aufbau nach einem der vorhergehenden PatentansprucheS d a d u r c h g e k e n n z e i c h n e t , daS - eine Palladiumoxid-Schicht zwischen der Pd-Schicht und der Au-Schicht ist.
  7. 7. Aufbau nach einem der vorhergehenden Patentansprüche, d a d u r c h g e k e n n z e i c h n e t , daß - unter der Pd-Schicht eine Ti-Schicht, z.B. von 50 nm Dicke, ist.
  8. 8. Aufbau nach Patentanspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß - unter der Ti-Schicht eine CrNi-Schicht, z.B. von 100 Q/# Widerstand, ist.
DE3029277A 1980-08-01 1980-08-01 Aufbau von Metallschichten Expired DE3029277C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE3029277A DE3029277C2 (de) 1980-08-01 1980-08-01 Aufbau von Metallschichten
CH4544/81A CH652554A5 (en) 1980-08-01 1981-07-10 Conductor track containing metal layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3029277A DE3029277C2 (de) 1980-08-01 1980-08-01 Aufbau von Metallschichten

Publications (2)

Publication Number Publication Date
DE3029277A1 true DE3029277A1 (de) 1982-03-18
DE3029277C2 DE3029277C2 (de) 1983-10-20

Family

ID=6108715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3029277A Expired DE3029277C2 (de) 1980-08-01 1980-08-01 Aufbau von Metallschichten

Country Status (2)

Country Link
CH (1) CH652554A5 (de)
DE (1) DE3029277C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3207659A1 (de) * 1982-03-03 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Duennfilmschaltungen mit durchkontaktierungen
FR2542502A1 (fr) * 1983-03-11 1984-09-14 Nec Corp Substrat ayant au moins une couche conductrice fine de cablage
EP0606813A3 (de) * 1992-12-29 1994-11-09 Ibm Verfahren für Mehrschicht-Metallleiter ohne Korrosion.

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3445982A1 (de) * 1984-12-17 1986-06-19 Siemens AG, 1000 Berlin und 8000 München Glasfaser fuer eine optische leitung der nachrichtentechnik

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2351664A1 (de) * 1972-10-19 1974-05-02 Western Electric Co Verfahren zum behandeln einer duennschicht
DE2554691A1 (de) * 1974-12-10 1976-06-16 Western Electric Co Verfahren zum herstellen elektrischer leiter auf einem isolierenden substrat
DE2549861B2 (de) * 1974-11-06 1977-10-20 Lignes Telegraphiques Et Telephoniques, Paris Verfahren zur anbringung von lokalisierten kontakten auf einer duennschichtschaltung
DE2509912B2 (de) * 1975-03-07 1979-03-29 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Dünnfilmschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2351664A1 (de) * 1972-10-19 1974-05-02 Western Electric Co Verfahren zum behandeln einer duennschicht
DE2549861B2 (de) * 1974-11-06 1977-10-20 Lignes Telegraphiques Et Telephoniques, Paris Verfahren zur anbringung von lokalisierten kontakten auf einer duennschichtschaltung
DE2554691A1 (de) * 1974-12-10 1976-06-16 Western Electric Co Verfahren zum herstellen elektrischer leiter auf einem isolierenden substrat
DE2509912B2 (de) * 1975-03-07 1979-03-29 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Dünnfilmschaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Thin Solid Films", 41 (1977) S. 87-103 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3207659A1 (de) * 1982-03-03 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Duennfilmschaltungen mit durchkontaktierungen
FR2542502A1 (fr) * 1983-03-11 1984-09-14 Nec Corp Substrat ayant au moins une couche conductrice fine de cablage
EP0606813A3 (de) * 1992-12-29 1994-11-09 Ibm Verfahren für Mehrschicht-Metallleiter ohne Korrosion.
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US6203926B1 (en) 1992-12-29 2001-03-20 International Business Machines Corporation Corrosion-free multi-layer conductor

Also Published As

Publication number Publication date
DE3029277C2 (de) 1983-10-20
CH652554A5 (en) 1985-11-15

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE3107943C2 (de)
DE2554691A1 (de) Verfahren zum herstellen elektrischer leiter auf einem isolierenden substrat
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE602004001790T2 (de) Kupferfolie für Chip-on-Film-Verwendung
DE2906813A1 (de) Elektronische duennschichtschaltung
DE2713393A1 (de) Verfahren zum herstellen von gedruckten schaltungen
DE3029277A1 (de) Aufbau von metallschichten
EP0056472B1 (de) Elektronische Dünnschichtschaltung
EP1838897B1 (de) Verfahren zur abscheidung von palladiumschichten und palladiumbad hierfür
DD157989A3 (de) Verfahren zur strukturierten chemisch-reduktiven metallabscheidung
EP0181555A1 (de) Verfahren zum Herstellen elektrischer plasmapolymerer Vielschichtkondensatoren
DE3135720C2 (de) Verfahren zur Herstellung eines Aufbaus von Metallschichten für Dünnschichtleiterbahnen
DE3029382A1 (de) Aufbau von metallschichten und verfahren zur herstellung dieses aufbaus
DE2903428C2 (de) Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
DE2804602A1 (de) Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung
EP1707037B1 (de) Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE2834221C3 (de) Verfahren zur Herstellung von Dünnschichtleiterbahnen
DE3704547A1 (de) Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
DE2730625B2 (de) Verfahren zur Herstellung von stark verzinnten Kupferdrähten
AT398675B (de) Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H05K 3/16

8126 Change of the secondary classification

Ipc: H01L 27/00

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee