DE3017237C2

DE3017237C2 - Schaltungsanordnung zur Taktrückgewinnung mit einer Phasenregelschleife (PLL)

Info

Publication number: DE3017237C2
Application number: DE19803017237
Authority: DE
Inventors: Egon Ing.(Grad.) Douverne; Roland Dipl.-Ing. 7150 Backnang Heer
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1980-05-06
Filing date: 1980-05-06
Publication date: 1985-05-02
Also published as: ATA201881A; BR8102734A; DE3017237A1; AT384132B

Description

dadurch realisieren, daß die Dateneingänge der Flip-Flops statt mit iogisch »1« mit den invertierten Ausgängen verbunden werden (Fig. 1, gestrichelte Verbindung).

Bei dieser Schaltung wird, solange kein Zeichenwechsei des Eingangssignals stattfindet, mindestens in einem der beiden Flip-Flops der Takt geteilt und ein Ausgangssignal mit der halben Taktfrequenz und dem Tastverhältnis 1 :1 abgegeben, dessen Gleichspannungsmittelwert dem Mittelpunkt des Regelbereichs entspricht (F ig. 2, rechter Teil).

Eine andere Ausführung der Erfindung ist in F i g. 3 dargestellt. In diesem Falle wird das Eingangssignal dem Dateneingang eines Flip-FJops und dem einen Eingang eines ersten NAND-Gatters und das invertierte Eingangssignal dem einen Eingang eines zweiten NAND-Gatters zugeführt. Die beiden anderen Eingänge der NAND-Gatter sind mit den Ausgängen Q und Q des Flip-Flops verbunden. Die Ausgänge des ersten und zweiten NAND-Gatters sind mit den beiden Eingängen eines UND-Gatters verbunden. desseK- Ausgangsignal A die gewünschte Abhängigkeit des Gleichspp.nnungsmittclwertes von τ zeigt (F i g. 3). Bei dieser Schaltung kann das regenerierte Eingangssignal Er direkt an einem der Ausgänge des Flip-Flops abgenommen werden.

Damit der Gleichspannungsmittelwert bei fehlendem Zeichenwechsel nicht gegen seinen Maximalwert, sondern gegen einen Mittelwert läuft, ist ein weiterer taktgesteuerter Flip-Flop vorgesehen (gestrichelt in F i g. 3), dessen Rücksetz-Eingang das Signal A zugeführt wird und dessen Ausgang Q mit seinem Dateneingang verbunden ist. Das Signal A' am Ausgang Q dieses Flip-Flops hat dann die gewünschte Eigenschaft (vgl. F i g. 4, rechter Teil). Eine Ausführung mit mehreren taktsynchronen Eingangssignalen E\ und Ei ist in F i g. 5 dargestellt. Dabei ist bei diesem Beispiel vorausgesetzt, daß Zeichenwechsel in den Eingangssignalen immer nur abwechselnd und um jeweils eine Taktperiode verschoben auftreten. Derartige Signale werden z. B. vom Phasendemodulator :ines Übertragungssystems mit Offset-PSK geliefert. Eine andere Ausführung ist in F i g. 6 dargestellt. In diesem Falle wurde jedoch angenommen, daß Zeichen wechsel auch gleichzeitig in beiden Eingangssignalen E\ und Ei auftreten können.

45

Hierzu 3 Blatt Zeichnungen

50

Claims

Patentansprüche:

1. Schaltungsanordnung zur Taktröckgewinnung aus binären Eingangssignalen im NRZ-Format mit einer Phasenregelschleife (PLL), bestehend aus zwei Phasendiskriminatoren mit je einem Flip-Flop, einem Schleifenfilter und einem spannungsgesteuerten Oszillator (VCO), dadurch gekennzeichnet, daß das Eingangssignal im NRZ-Format einerseits direkt dem Setz- oder Rücksetzeingang des einen Flip-Flops und andererseits invertiert dem Setzbzw. Rücksetzeingang des anderen Flip-Flops zugeführt ist, daß die beiden Flip-Flops mit dem von spannungsgesteuerten Oszillator erzeugten Taktsignal flankengetriggert sind, und daß ihre Q-Ausgänge mit Hilfe eines AND- oder NAND-Gatters zusammengeschaltet sind, dessen Ausgang mit dem Eingang des Schleifenfilters verbunden ist.

2. Schaltungsanordnung zur Taktrückgewinnung aus binären cingangssignalen im N RZ-Format mit einer Phasenregelschleife, bestehend aus einem Phasendiskriminator mit einem Flip-Flop, einem Schleifenfilter und einem spannungsgeregelten Oszillator, dadurch gekennzeichnet, daß das Eingangssignal im NRZ-Format einerseits direkt dem Dateneingang des Flip-Flops und zugleich einem ersten NAND-Gatter und andererseits invertiert einem zweiten NAND-Gatter zugeführt ist, daß das Flip-Flop mit dem Taktsignal flankengetriggert ist, daß der Q-Ausgang des F:p-Flops an das erste und der Q-Ausgang an das zweite NAND-Gatter angeschlossen ist und daß die Ausgänge beider Gatter mit Hilfe eines weiteren NAND- oder AND-Gaf-ers zusammengeschaltet sind, dessen Ausgang mit dem Eingang des Schleifenfilters verbunden ist

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß anstelle des AND- oder NAND-Gatters ein NOR- bzw. OR-Gatter 'erwendet ist, dessen Eingänge mit den (^-Ausgängen der Flip-Flops verbunden sind.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltung gleichzeitig als Regenerator verwendet wird, wobei das regenerierte Signal vom invertierten Ausgang (Q₁) oder vom nicht invertierten Ausgang (Q\) des Flip-Flops abgenommen wird (Er).

5. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei mehreren taktsynchronen Eingangssignalen, von denen jedes gemäß Anspruch 1 oder 2 verarbeitet wird, die Ausgangssignale mit einem Additionsglied (F i g. 5) oder einem Gatter (Fig.6)zu einem Summensignal (A")zusammengefaßt sind.

6. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Erzeugung eins Gleichspannungsmittelwertes entsprechend dem Mittelwert des Regelbereiches auch während einer Zeit ohne Zeichenwechsel im Eingangssignal bei einem vom Taktsignal getriggerten Flip-Flop der invertierte Ausgang auf dessen Eingang rückgeführt ist.

7. Schaltungsanordnung nach Anspruch 1 und 6, dadurch gekennzeichnet, daß zur Erzeugung des Gleichspannungsmittclwertes eines oder beide der der Phasendiskriminierung dienenden Flip-Flop mitbenutzt sind.

Die Erfidnung betrifft Schaltungen zur Rückgewinnung des Taktes aus einem binären NRZ-Eingangssignal gemäß den Oberbegriffen der Patentansprüche i und 2. Solche Schaltungen sind z. B. aus der Zeitschrift »Der Elektroniker«, No. 6 (1975) und No. 9 (1976), in einem Aufsatz von Roland Best »Theorie und Anwendung des Phase-locked loops« bekannt Bei binären NRZ-Signaien ist die Taktfrequenz im Signglspektrum nicht enthalten. Das Signal wird daher bei diesen bekannten Schaltungen zunächst umgeformt, z. B. durch nichtlineare Schaltelemente in Verbindung mit zeitbestimmten Schaltelementen (Gleichrichter in Verbindung mit Differenziergliedern oder monostabile Multivibratoren). Aus dem geformten Eingangssignal kann die Taktfrequenz zurückgewonnen werden, entweder durch Filterung oder mit einer Phasenregelschleife in Verbindung mit einem spannungsgesteuerten Oszillator (PLL).

Der Erfindung liegt die Aufgabe zugrunde, Schaltungen anzugeben, die eine Rückgewinnung des Taktes eines NRZ-Signais ermöglichen, ohne zcitbestimmende Elemente wie monostabile Kippschaltungen oder ähnliches zu verwenden.

Die Aufgabe wird gelöst, wie im Anspruch 1 oder 2 beschrieben. Die Unteransprüche geben vorteilhafte Ausgestaltungen wieder.

Die Erfindung wird anhand der F i g. 1 bis 6 beschrieben. In einer Schaltung gemäß Fig. 1 wird das Eingangssignal zunächst verzweigt und in einem Zweig invertiert Ursprüngliches und invertiertes Signal werden den Rücksetz-Eingängen zweier Flip-Flops zugeführt, deren Dateneingänge auf hohem Potential (logisch »1«) liegen und deren Takteingänge vom Taktsignal angesteuert werden. Die invertierenden Ausgänge der bciden Flip-Flops sind mit den beiden Eingängen eines NAN D-Gatters verbunden.

Wie aus Fig.2 ersichtlich, entstehen bei jedem Zeichenwechsel des Eingangssignal» am Ausgang des NAND-Gatters Impulse, derer, Breitt durch die Zeitdifferenz r zwischen Eingangssignalflanke undTaktflankc bestimmt wird. Solange in jedem TaKt ein Zeichcnweehsel des Eingangssignals stattfindet, ist daher die strichpunktiert eingezeichnete Gleichspannungsmittclwert des Ausgangssignals A umgekehrt proportional zu r, einer Zeitspanne, deren Definition aus F i g. 2 ersichtlich ist. Er kann daher zur Steuerung der Frequenz eines Oszillators (VCO) verwendet werden, der die Taktfrequenz erzeugt und von dem über einen nchfolgendcn Impulsformer die Taktimpulse abgeleitet werden. Zur Einstellung des gewünschten Arbeitspunktes von 7-wird der Gleichspannunsmittelwert von A in einem Differenzverstärker mit einer einstellbaren Gleichspannung verglichen. Um die Stabilität der Rcgelschlcife zu gewährleisten, ist eines der bekannten Schleifenfiltcr hinier den Ausgang des NAND-Gatters geschaltet. Es unterdrückt gleichzeitig die Wechselspannungsantcilc von A.

Wenn im Eingangssignal kein Zeichenwechscl stallfindet, läuft der Gleichspannungsmittelwert von Λ gegen seinen Maximalwert. Im praktischen Betrieb entsteht daher ein Regelfehler, der umso größer ist, je weniger Zeichenwechsel stattfinden. Eine Möglichkeit zur Verringerung dieses Regelfehlers besteht darin, daß man durch eine entsprechende Schaltung dafür sorgt.

daß der Gleichspannungsmittelwert bei fehlendem Zeichenwechsel des Eingangssignals nicht gegen den Maximalwert, sondern gegen einen Mittelwert läuft, der etw;i dem normalen Arbeitspunkt entspricht. Dies läßt sich