[go: up one dir, main page]

DE3015887C2 - Serien-Parallel-Signalumsetzer - Google Patents

Serien-Parallel-Signalumsetzer

Info

Publication number
DE3015887C2
DE3015887C2 DE3015887A DE3015887A DE3015887C2 DE 3015887 C2 DE3015887 C2 DE 3015887C2 DE 3015887 A DE3015887 A DE 3015887A DE 3015887 A DE3015887 A DE 3015887A DE 3015887 C2 DE3015887 C2 DE 3015887C2
Authority
DE
Germany
Prior art keywords
signal
address
data
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3015887A
Other languages
English (en)
Other versions
DE3015887A1 (de
Inventor
Hisao Hitachi Hanmura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to DE19803049666 priority Critical patent/DE3049666C2/de
Publication of DE3015887A1 publication Critical patent/DE3015887A1/de
Application granted granted Critical
Publication of DE3015887C2 publication Critical patent/DE3015887C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

Iungseinrichtung mit kleinen Abmessungen herstellen, bei der der Stromverbrauch weniger als nur einige Milliwatt beträgt, wenn man CMOS-ICs verwendet, denn der Flüssigkristall selbst verbraucht kaum elektrische Energie. Bei einem Sichtgerät mit einer großen Zahi von Bildelementen, z. B. einem Bildschirm für ein Fernsehbild, nimmt der Stromverbrauch des Schieberegisterteils der Schaltung einen erheblichen Wert an. Selbst #enn eine Flüssigkristallfläche verwendet wird, äbcischreitet der Energiebedarf des gesamten Sichtgeräts häufig mehrere Watt, woraus sich Schwierigkeiten ergeben können.
Der Erfindung liegt die Aufgabe zugrunde, einen Serien-Parallel-Sgianalumsetzer zu schaffen, bei dem der Energiebedarf erheblich geringer ist ais bei bekannten Umsetzern.
Erfindungsgemäß ist diese Aufgabe bei dem gattungsgemäßen Serien-Parallel-Signalumsetzer durch die im kennzeichnenden Teil des Patentanspruchs 1 beschriebenen Maßnahmen gelöst.
Bevorzugte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Umsetzers sind Gegenstand der Patentansprüche 2 bis 6.
Ausführungsbeispiele der Erfindung werden im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt
F i g. 1 das Blockschaltbild eines bekannten Sichtbzw. Darstellungsgeräts der Matrixbauart, bei dem die Erfindung anwendbar ist,
F i g. 2 eine Darstellung von Signalwellenformen zur Veranschaulichung der Wirkungsweise bestimmter Teile der Schaltung nach F i g. 1,
F i g. 3 das Blockschaltbild einer ersten Ausführungsform des Serien-Parallel-Umsetzers,
Fig.4 in einem Blockschaltbild weitere Einzelheiten des Umsetzers nach F i g. 3,
Fig.5 in einem Blockschaltbild Einzelheiten einer weiteren Ausführungsform eines erfindungsgemäßen Umsetzers und
F i g. 6 in einem Blockschaltbild weitere Einzelheiten eines Teils der Anordnung nach F i g. 5.
Zunächst wird im folgenden anhand von F i g. 1 und 2 eine Darstellungseinrichtung der Matrixbauart beschrieben, bei der sich die Erfindung anwenden läßt.
Gemäß Fig. 1 gehören zu der Dprstellungseinrichtung der Matrixbauart ein Zeitgeber 1, ein Analog-Digital-Wandler 2, ein Zeilenspeicher 3 mit einem Serien-Parallel-Umsetzer, eine Reihenelektroden-Treiberschaltung 4, eine Spaltenelektroden-Treiberschaltung 5 und ein Bildschirm 6.
Der Eingangsklemme der Darstellungseinrichtung kann ein Videosignal V von einem Fernsehempfänger, einem Videobandaufnahmegerät, einer Fernsehkamera oder dergl. aus (nich* dargestellt) zugeführt werden. Der Zeitgeber 1 dient dazu, aus dem Videosignal V ein Synchronsignal zu gewinnen und Steuersignale zu erzeugen, die für den Betrieb der verschiedenen genannten Teile der Schaltung nach Fig.! auf der Basis des Synchronsignals benötigt werden. Zu den Steuersignalen gehören ein Eingabesignal CPSR und ein Verriegelungssignal CPLR, die dem Zeilenspeicher 3 zugeführt werden und deren Wellenform aus F i g. 2 ersichtlich ist.
Das Videosignal V wird ferner einem Analog-Digiial-Wandler 2 zugeführ; und mit einer vorbestimmten Frequenz von z. B. 8 MHz abgefragt, um in ein digitales Videodatensignal DV mit gewöhnlich 4 bis 8 Bits umgewandelt zu werden. Das so gewonnene digitale Videodatensignal DV wird -hm leite speicher 3 ^geführt, in dem Daten baw. !«w-p^ik/fic?: aus dem VsÄiorignal V, die einer einzigen abgetasteten Zeik entsprechen, gespeichert werden. Hierbei sei angenoms ncn daß in Fig.2 eine Periode einer einzelnen abzutastenden Zeile bei der Abtastfrequenz von S fviHz eine Länge von 63,5 Mikrosekunden hai;; eine solche Periode ist in Fig.2 mit \H bezeichnet. Wird die Analog-Digital-Umsetzung mit der genannten Abtastfrequenz vcn 8 MHz durchgeführt, spielen sich während der Zeitspanne 1H insgesamt 508 Abtastvorgänge ab· Mit Ausnahme der Horizontalaustastlücke enthalten somit die darzustellenden Informationen für jede Periode von 1//jeweils η Wörter, wobei π gleich 340 ist. Der Zeilenspeicher 3 hat eine Bitspeicherkapazität entsprechend π χ 1; ihm wird das digitale Videodacensignal D V synchron mit dem Eingabesigna! CPSR nach F i g. 2 eingegeben. Die dem Zeiienspeicher 3 entsprechend einer einzigen abgetasteten Zeile eingegebenen Informationen werden während der >ichsten Periode \n synchron mit dem Verriegeiungrignal CPLR ausgegeben, und sie bilden Bildhelligkeitsregelsignale DYi, DYj usw. DYn, wobei jedes dieser Signale / Bits enthält, die dem Spaltenelektrodentreiber 5 zugeführt werden.
Die Spaltenelektroden-Treiberschaltung 5 gewinnt aus dem Eingangssignal DYjmit /Bits ein Signal zum Betätigen einer zugehörigen Spaltenelektrode Yj Q-1 bis n) der Darstellungseinrichtung 6 zum Regeln der Helligkeit eines durch die Einrichtung 6 erzeugten Bildes.
Die Zeilenelektroden-Treiberschaltung 4 entnimmt
dem Ausgangssigna] des Zeitgebers 1 die Signale, die nach Bedarf Zeilenelektroden Xi (7=1 bis m) der Darstellungseinrichtung 6 zugeführt werden, so daß jeweils die gewählte Zeilenelektrode elektrisch betätigt wird, während die übrigen Zeilenelektroden im abgeschalteten Zustand verbleiben. Die Wahl der Zeilenelektrode wird bei jeder Periode \H geändert, so daß die gesamte Darstellungseinrichtung 6 überstrichen wird.
Fig.3 zeigt in einem Blockschaltbild eine erste Ausführungsform eines Serien-Parallel-Umsetzers 10.
Zu dem Serien-Parallel-Umsetzer i0 gehören ein Adressenzähler 11, ein Adressendecodierer 12 mit einem unteren Adressendecodiererteil 14 und einem oberen Adressendecodiererteil 15 sowie ein Speicherzellenteil 13.
Der Adressendecodierer 12 und der Speicherzellenteil 13 sind als Halbleiterspeicher mit Direktzugriff ausgebildet.
Das erwähnte Eingabesignal CPSR wird den Eingängen de:· Adressenzählers 11 in Form von 9 Bits CN 1 bis CN9 zugeführt, woraufhin der Adressenzähler Adressensignale A 1 bis A y erzeugt, von denen jedss 9 Bits enthält. Die Anzahl der für den Adressenzähler 11 benötigten Bits ist allgemein durch den Ausdruck log? η gegeben. Bei dem hier beschriebenen Ausführungsbeispiel werden für den Adressenzähler 119 Bits unter der Annahme benötigt, daß, wie erwähnt, η gleich 340 ist.
Der Speicherzellenteil 13 enthält einzelne Speicherzellen, die eine Ix n-Matrix mit der erwähnten Speicherkapazität !/.!den. Un1 den verschiedenen Speicherzellen Infwί'.αίionen einzugeben, kai," man entsprechende Kombination von Spaltentreiborsign-ilen DD verw. nden, deren Anzahl dem Ausdruck /P~n entspricht, <vobei die gleiche Anzahl von Signalen bei den Zeilentreibersignalen DIl crwendet wird.
Um die vorstehend beschriebenen Treibersignale zu erhalten, werden dem oberen Adressendecodiererteil 15 des Adressendecodierers 12 die höherwertigen bzw. oberen Adressensignale A4 bis A9 zugeführt, die decodiert werden, um die Spaltentreibersignale zu erzeugen, deren Anzahl durch den Ausdruck {ΓΠχ gegeben ist, während dem unteren Adressendecodiererteil 14 des Adressendecodierers 12 die niederwertigeren bzw. unteren Adressensignale A 1 bis A 3 zugeführt werden,um die Zeilentreibersignale DDzu gewinnen.
Die Ausgangssignale des Speicherzellenteils 13 bilden Helligkeits-Befehls- oder -Steuersignale DKl bis DYn, wobei jedes Signal DYj, wie erwähnt, I Bits enthält.
Fig.4 zeigt als Ausführungsbeispiel weitere Einzelheiten eines Teils der Anordnung nach Fig.3. Um das is Verständnis der Erfindung zu erleichtern, sei angenommen, daß /=4 ist, während n = 64 ist. Somit setzt sich
I=^o- A^ro.t.nclnnnj o.,c & Bile A 1 kit A C IOt, — C*A\
zusammen, von denen die vier höchstwertigen Bits A 3 bis A 6 den Eingängen des oberen Adressendecodiererteils 15 zugeführt werden, der dann die Eingangsadressenbitsignale decodiert, um eines der 16 Spaltentreibersignale DWl bis DW16 auf den logischen Wert 1 einzustellen, während die übrigen Spaltentreibersignale auf den logischen Wert 0 eingestellt werden.
Die beiden niedrigstwertigen Bits A 1 und A 2 des Adressensignals werden dem unteren Adressendecodiererteil 14 zugeführt, der dann eines der vier Zeilentreibersignale DU bis DL 4 auf den logischen Wert I einstellt während alle übrigen Zeilentreibersignale auf den logischen Wert 0 eingestellt werden.
An jedem der Kreuzungs- oder Schnittpunkte zwischen den Spaltentreibersignalen DHi (i=\ bis 16) und den Zeilentreibersignalen DDj(J= 1 bis 4) sind eine 4-Bit-Speicherzelle MGj und ein Verriegerungskippglied LRij vorhanden, dem 4 Bits des Verriegelungsregisters 20 zugewiesen sind.
Das Spaltentreibersignal DW 1 wird den Schreibfreigabegattern WY der Speicherzellen MCl1I bzw. MC1.2 bzw. MC13 bzw. MC1.4 zugeführt, während das Zeilentreibersignal DL 1 den Schreibfreigabegattern WX der Speicherzellen MC 1,1 bzw. MC2.1 usw. bis MC 16,1 zugeführt wird.
Das vier Bits enthaltende Datensignal DV wird den Dateneingabeklemmen U sämtlicher Speicherzellen MCy zugeführt.
jeder der Speicherzellen MGj können die Daten an der betreffenden Dateneingangsklemme D nur dann eingegeben werden, wenn die Ausgangssignale der beiden zugehörige.■■ Schreibfreigabegatter WTund WX so den logischen Wert 1 haben. Anderenfalls wird das Eingeben von Daten gesperrt so daß der Zustand der Speicherzelle unverändert bleibt Hat z.B. DWl den logischen Wert 1, während DL 1 ebenfalls den logischen Wert 1 hat. kann das laufende 4-Bit-Datensignal D Vder Speicherzelle MCI1I eingegeben werden.
Der Adressenzähler 11 dient zum Zählen der Eingabesignale CPSR. Die beiden niedrigstwertigen Bits A 1 und A 2 werden bei jeder Zuführung des Eingabesignals CPSR nacheinander auf 0;0 bzw. Ifi bzw. 0;1 bzw. I;1 aktualisiert, und dieser Aktualisierungszyklus wird wiederholt
Die Bitinhalte 0;0 bzw. 1Λ bzw. 0;l bzw. 1;1 des unteren Adressendecodiererteils 14 entsprechen den logischen Werten 1 der Spaltentreibersignale DL1, DL 2, DL 3 und DL 4.
Die Höherwertigen Bits Λ 3 bis Λ 6 werden jeweils um 1 vergrößert wenn die Aktualisierung der niederwertigeren Bits wiederholt wird, so daß das Spaltentreibersignal DWI mit dem logischen Wert 1 erzeugt wird, wenn die höherwertigen Bits A 3, A 4, A 5 und A 6 sämtlich den logischen Wert 0 haben, während das Spaltentreibersignal DW16 auf den logischen Wert 1 gebracht ist, wenn für die Bits A 3, A 4, A 5 und A 6 in jedem Fall die logische 1 gilt. Auf diese Weise wird jedesmal beim Zuführen des Eingabesignals CPSR das 4-Bit-Datensignal DVnacheinander den Speicherzellen MC 1,1 bzw. MC 13 bzw. MC 1,4 bzw. MC2.1 usw. bis MC 16,1 bzw. MC16.2 bzw. MC 163 und schließlich MC 16,4 eingegeben.
In F i g. 4 bezeichnet TPein Zeitsteuersignal, mit dem das Schreibsignal CPSR synchronisiert ist und das dazu dient, den Zeitpunkt zu bestimmen, in dem das Spaltentreibersignal DL und das Zeilentreibersignal DW durch den unteren Adressendecodierer 14 bzw. den
gleichzeitig wird hierdurch die Impulsbreite dieser Treibersignale bestimmt.
Gemäß der anhand von F i g. 4 gegebenen Beschreibung werden die Daten den einzelnen 4-Bit-Speicherzellen einzeln nacheinander eingegeben.
F i g. 5 zeigt als Blockschaltbild eine weitere Ausführungsform eines Sericn-Parallel-Umsetzers.die sich von derjenigen nach Fig.4 dadurch unterscheidet, daß ein Demulti;„«2xer 16 vorhanden ist und daß die Speicherzelle MCij nur eine Schreibfreigabeklemme W auf weist.
Dem Demultiplexer 16 werden die Zeilentreibersignale DLI bis DL 4 und das 4 3it-Datensignal DV zugeführt so daß entsprechende 4-Bit-Datensignale DD 1 bis DD4 für die Zeile erzeugt werden, die einem der Treibersignale DL 1 bis DL 4 entspricht Hat z. B. das Zeilentreibersigna! DL 1 den logischer. \V*ti 1, wird das Datensigna! DV für eine Uatensignalleitung DD 1 erzeugt, während alle übrigen Datensignalleitungen DD 2 bis DD4 unbenutzt bleiben bzw. sich im zurückgesetzten Zustand befinden.
Hat das Zeilentreibersignal DL 2 den logischen Wert 1, wird das Datensignal DV entsprechend der zugehörigen Datensignalleitung DD2 zugeführt, während sich alle übrigen Datensignalleitungen DD1, DD 3 und DD4 im zurückgesetzten Zustand befinden.
Den Speicherzellen MCy (>= 1 bis 16, j= I bis 4) werden die Daten eingegeben, die in dem Zeitpunkt verfügbar sind, in welchem die Datensignalleitung DDj durch das Spa'ic^treibersignai DW/ mit den logischen Wert 1 gewählt wird.
Da die Datensignalleitungen DD1 bis DD 4 nacheinander im Verlauf sich wiederholender Zyklen gewählt werden, werden die Datensignale den Speicherzellen MC1.1, MCl ,2 usw. bis MC163 und dann der Speicherzelle MC 16,4 auf ähnliche Weise eingegeben, wie es bezüglich der Anordnung nach F i g. 4 beschrieben wurde.
F i g. 6 zeigt weitere Einzelheiten einer typischen Schaltung der Speicherzelle MC 1,1 nach F i g. 5.
Gemäß F i g. 6 setzt sich die Speicherzelle MCl1I aus Einzelbit-Speicherzellen MCl1Il bis MCI,14 zusammen, die den Bitleitungen DD11 bis DD14 entsprechen.
Nimmt das Zeilentreibersignal DL 1 den logischen Wert 1 an, erscheint das Datensignal DV in den Bitleitungen DDIl bis DD14, und es wird in den Speicherzellen MC 1.11 bis MCi A4 gespeichert wenn das Spaltentreibersignal DWl den logischen Wert 1 hat
Der Inhalt der einzelnen Speicherzellen AfC 1,11 bis MC 1,14 wird als 4-Bit-HeIligkeitsregelsignaI DYi weiterverwendet
Im folgenden wird der Energieverbrauch einer Vorrichtung mit der Schaltung nach F i g. 3 mit dem Energieverbrauch eines Schieberegisters bekannter Art verglichen.
Der Energieverbrauch P einer Speicheranordnung, bei der das bekannte Schieberegister verwendet wird, läßt sich wie folgt ausdrücken:
doch wird das Kippglied CN 2 für das zweite Bit insgesamt π/2-mal betätigt, das Kippglied CN 3 für das dritte Bit wird insgesamt π/4-mal betätigt usw., und schließlich wird das Kippglied CN9 für das letzte Bit nur zweimal betätigt. Somit wird der Energieverbrauch Pcn des Adressenzählers 11 durch die nachstehende Gleichung ausgedrückt:
P~ EFNZH= EMI H
Hierin bezeichnet
(1)
to
Pcn = E (n + ^ + ^ + ... + l\lH~lEn/H
E die für eine einmalige Betätigung eines einzelnen Kippgliedes benötigte Energie,
H die Abtastperiode von 63,5 Mikrosekunden für eine einzelne Zeile,
F die Anzahl der während einer einzigen Abtastperiode (\H)=n durchgeführten Eingabevorgänge und
N die Bitzahi von Kippgiiedern. die bei einem einzelnen Eingabevorgang in Tätigkeit treten.
Bei der erfindungsgemäßen Vorrichtung nach F i g. 3 kann man den Adressenzähler 11 so ausbilden, daß er nur ein Fassungsvermögen von 9 Bits hat, wenn η = 340 (allgemein gesprochen, benötigt man Iog2 π Bits). Zwar wird das erste Bit-Kippglied CNi während einer einzelnen Abtastperiode 1H insgesamt n-mal betätigt.
P = Pch+Pdc+Pmc = 2EnO +VIn)ZH -* P = I
Der Adressendecodierer 12 setzt sich aus logischen Gattern zusammen, bei denen die Anzahl der Ausgänge durch den Ausdruck 2y// · η gegeben ist, wobei sich während der Periode IW jedes Ausgangssignal n-mal ändert. Somit kann man den Energieverbrauch Poe des Adressendecodierers wie folgt ausdrucken:
Pnr=2En\/l ■ n/H (3)
Bei dem Speicherzellenteil 13 werden bei einem einzigen Eingabevorgang nur / Bits gehandhabt. Somit läßt sich der Energieverbrauch Pmc des Speicherzellenteils 13 wie folgt ausdrucken:
PMC~ Eln/H (4)
Somit läßt sich der gesamte Energieverbrauch Pn des Zcilenspeichers nach F i g. 3 wie folgt ausdrücken:
Ver&reicht man den Energieverlbrauch des erfindungsgemäßen Umsetzers entsprechend der Gleichung (5) mit dem Energieverbrauch P0 des bekannten Schieberegisters nach der Gleichung (1) unter der Annahme, daß / = 4 und η = 340, erhält man die nachstehende Gleichung:
3EnQ+Vl n/H) = 2(3+vT») _ J_ EIn2ZH In 17
P0 _ En(I + 1 + 2VFn)IH P EIn2ZH
2 + 1 + 2-/Fn _ In
Somit ermöglicht es der erfindungsgemäße Aufbau des Zeilenspeichers, den Energieverbrauch um einen Faktor in der Größenordnung von 10 oder mehr im Vergleich zu dem bekannten Schieberegister zu verringern.
Hierzu 5 Blatt Zeichnungen

Claims (1)

  1. wobei das Ausgangssignal des Demultiplexers das in
    Patentansprüche: dem betreffenden Zeitpunkt einzugebende digitale
    Signal liefert
    1. Serien-Pandlel-Signalumsetzer zum Speichern 5. Serien-Parallel-Signalumsetzer nach Anspruch eines seriell eingegebenen digitalen Eingangssignals 5 4, dadurch gekennzeichnet, daß jede Speicherzelle in einer vorbestimmten Anzahl von Elementen und eine Schreibfreigabe-Gatterklemme (W) aufweist, zum gleichzeitigen Ausgeben der gespeicherten der das Ausgangssignal des oberen Adressendeco-Daten als paralleles digitales Ausgangssignal, g e - diereis (15) zugeführt wird, ferner eine Dateneingakennzeichnet durch einen Adressenzähler beklemme (D), der das Ausgangssigna! des Demulti-(11) zum Zählen von Zeitsteuerimpulsen für die to plexers (16) zugeführt wird, sowie eine Datenausga-Steuerung der Eingabevorgänge bezüglich des beklemme (Q).
    seriellen digitalen Signals derart, daß Adressensigna- 6. Serien-Parallel-Signalumsetzer nach Anspruch
    le (A 1 bis A 9) erzeugt werden, sowie einen Speicher 5, dadurch gekennzeichnet, daß Datenausgabeklem-
    (13) mit mehreren Speicherzellen, die sich durch die men (Q) der einzelnen Speicherzellen an Datenein-
    Adressensignale bezeichnen lassen, wobei das 15 gabeklemmen (D) von Kippgliedern (LR 1,1 bis
    digitale Signal nacheinander nur den Speicherzellen LR 16,4) angeschlossen sind, die den Speicherzellen
    eingegeben wird, deren Adressen durch die Adres- entsprechen und ein Verriegelungsregister bilden,
    sensignale bezeichnet sind, während der Ausgabe- und daß der Inhalt sämtlicher Speichei-zellen in
    Vorgang so durchgeführt wird, daß der in sämtlichen Abhängigkeit von einem Verriegelungssignal gleich-
    Speicherzdlen gespeicherte Inhalt gleichzeitig par- 20 zeitig den entsprechenden Kippgliedern zugeführt
    ailei ausgegeben wird. wird, wobei das parallel ausgegebene digitale Signs!
    Z Serien-Parallel-Signalumsetzer nach Anspruch von den Ausgangsklemmen (Q) der Kippglieder
    1, dadurch gekennzeichnet, daß sich der Speicher abgegeben wird. (13) aus eine matrixähnliche Abordnung bildenden
    Speicherzellen zusammensetzt, daß ein oberer 25
    Adressendecodierer (15) zucr Decodieren der durch den Adressenzähler (11) erzeugten höherwertigen
    Adressenbit vorhanden ist, daß ein unterer Adres- Die Erfindung bezieht sich auf einem Serien-Parallel-
    senzähler (14) zum Decodieren der durch den Signalumsetzer im Oberbegriff des Patentanspruchs 1 Adressenzähler erzeugten niederwertigeren Adres- 30 beschriebenen An gemäß US-PS38 86 403. senbits ve· handen ist und daß die Wahl der Bei Sichtgeräten dient gewöhnlich ein Zeilenspeicher
    Speicherzelle, bei der ein Eingabevorgang durchge- dazu, jeweils eine darzustellende Datenzeile zu speiführt werden soll, in Abhängigkeit sowohl von dem ehern. Bei einem solchen Zeilenspeicher benötigt man oberen als auch von dem unteren Adressenzähler einen Serien-Parallel-Umsetzer, der dazu dient, ein ihm bewirkt wird. 35 seriell zugeführtes digitales Eingangssignal als Ganzes
    3. Serien-Parallel-Signalumsetzer nach Anspruch in ein entsprechendes digitales Ausgangssignal zu
    2, dadurch gekennzeichnet, daß jeder Speicherzelle verwandeln, das in paralleler Form ausgegeben wird. (MC\,\ bis MCiBA) eine erste Schreibfreigabe- Als Serien-Parallel-Umsetzer wird z. B. ein Schiebe-Gatterklemme (WYQ) aufweist, der das Ausgangs- register verwendet, wie es z. B. fc: Fig.6 der US-PS signal des oberen Adressenzählers (15) zugeführt « 38 86 403 dargestellt ist. In einem solchen Schieberegiwird, ferner eine zweite Schreibfreigabe-Gatter- ster wird ein seriell eingegebenes digitales Signal durch klemme (WX), der das Ausgangssignal des unteren wiederholtes Verschieben des Eingangssignals gespei-Adressencodierers (14) zugeführt wird, eine Daten- chert. Nachdem in dem Schieberegister ein digitales eingabeklemme, der die zu speichernden Daten Signal von vorbestimmter Länge gespeichert worden eingegeben werden, sowie eine Datenausgabeklem- 45 ist, wird jeweils der gesamte gespeicherte Inhalt in me, wobei Daten, die der Dateneingabeklemme einem Zeitpunkt in einen Zwischenspeicher überführt, zugeführt werden, der Speicherzelle eingegeben der Bitstellen aufweist, die denen des Schieberegisters werden können, wenn ein Schreibfreigabesignal entsprechen. Der dem Zwischenspeicher eingegebene sowohl der ersten als auch der zweiten Schreibfrei- Inhalt bildet somit ein parallel auszugebendes digitales
    S gabe-Gatterklemme zugeführt wird. 50 Signal, das aus einem seriell eingegebenen digitalen
    ;J 4. Serien-Parallel-Signalumsetzer nach Anspruch Signal abgeleitet worden ist.
    i| l, dadurch gekennzeichnet, daß zu dem Speicher (13) Das Schieberegister und der Zwischenspeicher
    mehrere eine X'-V-Matrixanordnung bildende werden gewöhnlich als CMOS-IC, d.h. als komplemen-
    % Speicherzellen gehören, daß ein oberer Adressende- tärer integrierter Metalloxid-Halbleiterschaltkreis, aus-
    !·; codierer (15) zum Decodieren der durch den 55 gebildet, da der Stromverbrauch bei solchen Schaltkrei-
    .;' Adressenzähler (11) erzeugten höherwertigen sen relativ gering ist. Tatsächlich ist der Stromverbrauch
    I; Adressenbits zum Wählen jeweils einer V-Leitung eines CMOS-IC außerordentlich gering, solange keine
    vorhanden ist, ferner ein unterer Adressenzähler (14) Schaltvorgänge durchgeführt werden. Andererseits
    zum Decodieren von durch den Adressenzähler verbrauchen CMOS-ICs natürlich eine gewisse Menge
    ■3 erzeugten niederwertigeren Adressenbits sowie ein «> an elektrischer Energie, sobald sich ein Schaltvorgang
    Demultiplexer (16) zum Bestimmen der X-Leitung, abspielt. Bei dem Schieberegister, bei dem die Signale
    der das serielle digitale Signal in Abhängigkeit vom oder Daten nacheinander verschoben werden, muß der
    Ausgangssignal des unteren Adressendecodierers Schaltvorgang natürlich mit einer relativ hohen
    zugeführt werden soll, wobei die Wahl der Frequenz durchgeführt werden. Wenn ein aus
    Speicherzelle, bei der der Eingabevorgang durchge- 65 CMOS-ICs aufgebautes Schieberegister eine große
    führt werden soll, in Abhängigkeit von den Speicherkapazität erhalten soll, können sich aus dem
    Ausgangssignalen des oberen Adressendecodierers Energieverbrauch Schwierigkeiten ergeben.
    und des Demultiplexers durchgeführt wird und Beispielsweise kann man eine Flüssigkristall-Darstel-
DE3015887A 1979-04-25 1980-04-24 Serien-Parallel-Signalumsetzer Expired DE3015887C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803049666 DE3049666C2 (de) 1979-04-25 1980-04-24 Zeilenspeicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5033179A JPS55143652A (en) 1979-04-25 1979-04-25 Series-parallel signal converter

Publications (2)

Publication Number Publication Date
DE3015887A1 DE3015887A1 (de) 1980-11-06
DE3015887C2 true DE3015887C2 (de) 1982-11-25

Family

ID=12855920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3015887A Expired DE3015887C2 (de) 1979-04-25 1980-04-24 Serien-Parallel-Signalumsetzer

Country Status (4)

Country Link
US (1) US4369504A (de)
JP (1) JPS55143652A (de)
DE (1) DE3015887C2 (de)
GB (1) GB2051443B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160727A (ja) * 1984-02-01 1985-08-22 Hitachi Micro Comput Eng Ltd 直並列変換回路およびこれを用いた表示駆動装置
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
JPS61214694A (ja) * 1985-03-18 1986-09-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション データ伝送のスイッチング装置
US4879551A (en) * 1985-04-26 1989-11-07 International Business Machines Corporation Switching array with concurrent marking capability
NL8600848A (nl) * 1986-04-03 1987-11-02 Philips Nv Geheugen met gelijktijdig adresseerbare geheugenelementen.
US4882686A (en) * 1987-06-22 1989-11-21 Eastman Kodak Company Printing apparatus with improved data formatting circuitry
EP0424554A1 (de) * 1989-10-23 1991-05-02 Siemens Aktiengesellschaft Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer
JPH04188243A (ja) * 1990-11-21 1992-07-06 Nippon Steel Corp 記憶装置
US5388064A (en) * 1991-11-26 1995-02-07 Information Storage Devices, Inc. Programmable non-volatile analog voltage source devices and methods
US5644757A (en) * 1995-06-12 1997-07-01 United Microelectronics Corporation Apparatus for storing data into a digital-to-analog converter built-in to a microcontroller
US5926120A (en) * 1996-03-28 1999-07-20 National Semiconductor Corporation Multi-channel parallel to serial and serial to parallel conversion using a RAM array
US6573901B1 (en) * 2000-09-25 2003-06-03 Seiko Epson Corporation Video display controller with improved half-frame buffer
US7209108B2 (en) * 2001-11-30 2007-04-24 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Differential drive circuit and method for generating an a.c. differential drive signal
ITVA20020016A1 (it) * 2002-02-21 2003-08-21 St Microelectronics Srl Metodo di scrittura di un insieme di bytes di dati in una memoria standard e relativo dispositivo di memoria
JP4034172B2 (ja) * 2002-11-20 2008-01-16 Ｎｅｃエレクトロニクス株式会社 エンコーダ、デコーダおよびデータ転送装置
JP4807938B2 (ja) * 2004-05-14 2011-11-02 ルネサスエレクトロニクス株式会社 コントローラドライバ及び表示装置
KR20140082173A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 어드레스 카운팅 회로 및 이를 이용한 반도체 장치
CN111161690B (zh) * 2020-03-06 2021-03-23 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627924A (en) 1969-05-16 1971-12-14 Energy Conversion Devices Inc Flat screen television system
US4092734A (en) * 1971-12-14 1978-05-30 Texas Instruments Incorporated Analogue memory
JPS5238693B2 (de) * 1971-12-30 1977-09-30
JPS5412294B2 (de) 1974-06-28 1979-05-22
US3953837A (en) * 1974-11-27 1976-04-27 Texas Instruments Incorporated Dual serial-parallel-serial analog memory
NL7603056A (nl) 1976-03-24 1977-09-27 Philips Nv Televisieweergeefinrichting.
JPS53105317A (en) 1977-02-25 1978-09-13 Hitachi Ltd Luminance adjusting circuit
GB2006569A (en) 1977-10-07 1979-05-02 Hitachi Ltd A flat panel image display system

Also Published As

Publication number Publication date
DE3015887A1 (de) 1980-11-06
JPS55143652A (en) 1980-11-10
US4369504A (en) 1983-01-18
JPS6326897B2 (de) 1988-06-01
GB2051443B (en) 1982-11-24
GB2051443A (en) 1981-01-14

Similar Documents

Publication Publication Date Title
DE3015887C2 (de) Serien-Parallel-Signalumsetzer
DE3230679C2 (de) Bildzeilen-Zwischenspeicher-Vorrichtung
DE2703578C2 (de) Videodatenspeicher
DE2536616C3 (de) Schaltungsanordnung zur Verbindung einer eine Eingabetastatur und eine Anzeigeeinrichtung enthaltenden Engabe/Ausgabe-Einrichtung über eine Busleitung mit einem zu einem Mikrorechner gehörenden Mikroprozessor
DE2905990C2 (de)
DE69315029T2 (de) Anzeigevorrichtungen mit aktiver Matrix und Verfahren zu ihrer Ansteuerung
DE2459106A1 (de) Anordnung zur erzeugung von graphischen symbolen auf einer kathodenstrahlroehre und bei dieser anordnung verwendbarer zeichensymbolgenerator
DE2023693A1 (de)
DE69012246T2 (de) Anzeigevorrichtung.
DE2845290A1 (de) Datensichtgeraet
DE2920230C2 (de) Digitaler Vektorengenerator für graphische Sichtgeräte
DE2833850A1 (de) Verzoegerungsschaltung
DE2129427A1 (de) Anzeigevorrichtung mit einer Kathodenstrahlroehre
DE3823921A1 (de) Verfahren und geraet zum speichern digitaler videosignale
DE68917670T2 (de) Teletext-Decodierer.
DE4009823C2 (de)
DE3545157A1 (de) Verfahren und schaltungsanordnung zur aufloesungsumwandlung von binaeren pseudo-halbtonbildern
DE2625840A1 (de) Radaranzeigesystem
DE69500308T2 (de) Verfahren zum Erkennung einer Videonorm und Schaltung zur Durchführung dieses Verfahrens
DE2741161A1 (de) Anzeige-system
DE2625467A1 (de) Steuerschaltung fuer ein datensichtgeraet
DE2935192C3 (de) Matrixsteuerschaltung für einen Oszillographenwiedergabeschirm mit einem Flüssigkristall
DE2419733A1 (de) Schaltungsanordnung zur wiedergabe von mehrstelligen binaer-zahlen codierten daten als alphanumerische zeichen in form einer 7x5-matrix
DE3729494C2 (de)
DE2114296B2 (de) Einrichtung zum Umsetzen von Fernsehsignalen einer Zeilennorm in eine andere Zeilennorm

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3049666

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3049666

D2 Grant after examination
AH Division in

Ref country code: DE

Ref document number: 3049666

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee