DE3002199C2

DE3002199C2 - Komparator

Info

Publication number: DE3002199C2
Application number: DE3002199A
Authority: DE
Inventors: Makoto Hitachi Aihara; Kazuo Ibaraki Kato; Kiyoshi Kodaira Matsubara; Nobuaki Miyakawa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-01-26
Filing date: 1980-01-22
Publication date: 1981-10-08
Also published as: JPS55100741A; US4454500A; DE3002199A1

Description

Die Erfindung bezieht sich auf einen Komparator der im Oberbegriff des Patentanspruchs 1 beschriebenen, aus der GB-PS 10 72l>76 bekannten Art.

Bei dem bekannten Komparator v/ird die Schwellenspannung an sämtlichen Eingängen gemeinsam festgelegt. Darüber hinaus ist bei dem bekannten Komparator am Eingang des Verstärkers ein Spannungsteiler notwendig, so daß die Signalquelle durch die Eingangsimpedanz beeinflußt und eine genaue Messung erschwert wird.

Der Erfindung liegt daher die Aufgabe zugrunde, einen mit mehreren Eingängen versehenen Komparator zu schaffen, der bei individueller Einstellbarkei: der Schwellenspannung an den einzelnen Eingängen eine möglichst genaue Messung ermöglich

Diese Aufgabe wird bei dem gattungsgemäßen Komparator erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 beschriebenen Maßnahmen gelöst.
Bei dem erfindungsgemäßen Komparator ist am Eingang des Verstärkers (Vergleichsschaltung) kein Spannungsteiler erforderlich, so daß die Eingangsimpedanz ausreichend hoch sein und ohne Störung der Signalquelle eine genaue Messung erreicht werden kann. Dabei sind üie Schwellenspannungen an den einzelnen Eingängen unabhängig voneinander einstellbar.

Bevorzugte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Komparator sind Gegenstand der Patentansprüche 2 bis 7.

Anhand der in der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung näher erläutert. Es zeigt

F i g. 1 das Blockschaltbild eines ersten Ausführungsbeispiels eines mehrere Eingänge aufweisenden Korn- parators,

Fig.2 in einem Zeitabiaufdiagramm verschiedene Signalverläufe zur Erläuterung der Arbeitsweise der Schaltung der F i g. 3 und

Fig. 3 das Blockschaltbild einer zweiten Ausführungsform eines mehrere Eingänge aufweisenden Komparators.

Der Komparator gemäß F i g. I besteht aus einer eine hohe Eingangsimpedanz aufweisenden Vergleichsschal-

tung 10t mit Differenzeingang, einem Multiplexer 300 und einem Digital/Analog-Wandler 400. Die Vergleichsschaltung 101 ist mit ihrem positiven Eingang an eine gemeinsame Ausgangsklemme 330 des Multiplexers 300 angeschlossen. Der negative Eingang der Vergleichsschaltung 101 ist mit einer Ausgangsklemme 4SO des D/A-Wandlers 400 verbunden. Die Eingänge 311, 312 und 313 des Multiplexers 300 sind an die Signalquellen 111, 112 bzw. 113 angeschlossen. Zwischen die Eingangsklemmen 311 bis 313 und den gemeinsamen Ausgang 330 sind elektronische Schalter 301, 302 bzw. 303 geschaltet Die Schalter 301 bis 303 werden durch Steuersignale ein- und ausgeschaltet, die deren Steueranschlüssen 321 bis 323 zugeführt werden. Die Steuersignale werden durch einen Adressendecoder 350 erzeugt Der Ausgang 150 der Vergleichsschaltung 101 ist mit einem Sperregister 201 eines Bits verbunden, das auf ein einer Klemme 215 zugeführtes Sperr- oder Haltesignal anspricht und das Ausgangssignal der Vergleichsschaltung 101 speichert und das Ergebnis des Vergleichs an einer Ausgangskiemme 21 ί erzeugt.

Ein Digitalsignal wird über eine Datenschiene 550 von einem Mikroprozessor 800 einem Datenrogister 500 zugeführt, so daß eine Digitaleinstellung von M Bit, die im Datenregister 500 eingestellt wurde, über eine Datenschiene 510 dem D/A-Wandler 400 zugeführt wird. Einer Klemme 450 des D/A-Wandlers 400 wird ein Bezugsignal zugeführt, das von einer nicht gezeigten Bezugsignalquelle erzeugt wird. Ein Adressen: egister 370 wird mit den Signalquellen 111 bis 113 entsprechenden Adressendaten eingestellt, die vom Mikroprozessor 800 über die Datenschiene 550 dem Adressenregister 370 zugeführt werden. Das Adressenregister 370 liefert die darin eingestellten Adressendaten über eine Datenschiene 360 zum Adressendecoder 350 des Multiplexers 300. Ein Register-Wähldecoder 580 spricht auf ein diesem über eine Adressenschiene 570 vom Mikroprozessor 800 zugeführtes Signal an und wählt das Datenregister 500, das Adressenregister 370 oder dergleichen.

Der gemäß Fig. 1 aufgebaute Komparator arbeitet folgendermaßen: Vor der Wahl einer zu vergleichenden Signalquelle, beispielsweise der Signalquelle 111, stellt der Mikroprozessor 800 einen Digitalwert der Schwellenspannung der Signalquelle 111 über die Datenschiene 550 im Datenregister 500 ein. Der DM-Wandler 400 wandelt das ihm über die Schiene 510 zugeführte Digitalsignal in ein entsprechendes Analogsignal um und stellt dieses am Ausgang 410 als Schwellenspannung zum Vergleich bereit. Dann setzt der Mikroprozessor 800 über die Datenschiene 550 der Signalquelle 101 entsprechende Adressendaten ins Adressenregister 370. Der Adressendecoder 350 decodiert das über die Schiene 360 kommende Adressensignal und erzeugt ein Steuersignal, das dem Eingang 321 des elektronischen Schalters 201 zugeführt wird. Nach Empfang des Steuersignals schaltet der elektronische Schalter 301 ein, so daß die Spannung der Signalquelle 111 der Vergleichsschaltung 101 zugeführt wird. Zu der Zeit, zu der die Eingangsspannung der Vergleichsschaltung 101 eingestellt und ihr Ausgangssignal gebildet ist, wird der Klemme 215 des Sperregisters 201 ein Sperr- oder Haltesignal zugeführt. Infolgedessen erscheint das in der Vergleichsschaltung 101 gebildete Ergebnis des Vergleichs mit der Signalquelle 111 am Ausgang 211. Das Vergleichsergebnis wird über die Datenschiene 550 in den Mikroprozessor 80S eingegeben. Die Folge der Vergleichsprozcdur der Signalquelle 111 wird den restlichen Signalquellen 112 und 113 entsprechend zugeführt.

Fig.2 zeigt eine Gruppe von Zeitablaufdiagrammen

zur Erläuterung der Folge der oben beschriebenen

Vergleichsprozedur, In F i g. 2 sind die Signale mit den

entsprechenden Zahlen der Teile und Anschlüsse der

Schaltung der Fig. 1 bezeichnet

Wie beschrieben, wird bei der Ausführungsform der F i g. 1 der Spannungsvergleich mehrerer Signalquellen

ίο im Zeitteilverfahren durchgeführt, wobei eine Kombination aus einzelnen Vergleichsschaltungen 101 und eines einzelnen D/G-Wandlers 400 zur Erzeugung der Schwellenspannung benutzt wird. Daher kann die in der Vergleichsschaltung 101 und im D/A-Wandler 400

is auftretende Verschiebung und/oder Drift auf verhältnismäßig geringe Werte verringert werden, so daß der Fehler jeder Vergleichsstufe und der durch diese Änderungen auftretende Einfluß vernachlässigbar sind und der Vergleich mit verhältnismäßig hoher Genauig keit ausgeführt wird. Gegenüber dere- iierkömmlichen, mehrere Eingänge aufweisenden Komparitor, bei dem die Eingangsspannungen durch einen mit einem Multiplexer versehenen A/D-Wandler in entsprechende Digitalwerte umgewandelt werden, ist der erfindungs gemäße Komparator hinsichtlich der Arbeitsgeschwin digkeit so beträchtlich verbessert, daß im Betrieb des Komparators auftretende Signaländerungen unbeachtet bleiben können und eine hohe Vergleichsgenauigkeit erreicht wird.

F i g. 3 zeigt eine abgewandelte Ausführungsform des mehrere Eingänge aufweisenden Komparators, bei dem dieser zusätzlich eine A/D-Umwandlung vollzieht. Gemäß F i g. 3, die dem Schaltbild der F i g. 1 ähnelt, enthält der Komparator eine Vergleichsschaltung 101, einen an den positiven Eingang der Vergleichsschaltung 101 angeschlossenen Multiplexer 300 und einen an den negativen Eingang der Vergleichsschaltung 101 angeschlossenen D/A-Wandler 400. Der Auögang der Vergleichsschaltung 101 ist auf eine Bit-Beurteilungs-Si gnalleitung 780 eines aufeinanderfolgende Annäherun gen ausführenden Registers 200 und über einen Zweirichtungsschalter 610 an ein Ein-Bit-Register 201 angeschlossen. Der Steuereingang des Zweirichtungsschalters 610 ist über eine Leitung 635 mit einem Sperregister 630 verbunden. Der D/A-Wandler 400 ist mit seinem Eingang an einen Zweirichtungsschalter 620 angeschlossen, dessen einer Eingang an eine Ausgangsschiene 640 des Zählregisters 700 und dessen anderer Eingang mit einer Ausgangsschiene 510 eines Datenre-

gisters 500 verbunden ist. Ähnlich wie beim Schalter 610 ist der Steuereingang des Schalters 620 mit dem Sperregister 630 über die Schalteingabe-Signalleitung 635 verbunden.

Das in diesem Ausführungsbeispiel drei Bits aufwei-

sende Zählregister 700 kann aus einem bekannten logischen Register zur Ausführung einer A/D-Umwandlung bestehen. Es enthält einen Fortschaltabschnitt, der auf ein einer externen Klemme 711 zugeführtes Taktsignal und ein e.iier weiteren externen Klemme 712 zugeführtes Startsignal anspricht und ein Signal sequentiell durch Flip-Flops 721, 722, 723 und 7?.4 im Register selbst, Flip-Flops 741, 742 und 743 zur Steuerung von Gewichtsschaltern der jeweiligen Bits im D/A-Wandler 400 und Torschaltungen 731, 732 und 733 zur Rücksetzung der Gewichtssteuerungs-Flip-Flops 741 bis 743 durch ein Signal von einer Signalleitung 780 verschiebt, der ein beurteiltes oder geprüftes Signal jedes Bits vom Schalter 611 auf das Ausgangssignal des

Komparator zugeführt wird. Der Komparator der Fig. 3 arbeitet in zweierlei Weise, nämlich als Komparator und als A/D- Wandler.

Im Komparatorbetrieb führt der Mikroprozessor 800 über eine Adressenschiene 570 einem Registerwählregister 580 ein Wählsignal zu, wodurch die Register 370, 500 und 630 gewählt werden. Darauf wird über eine Datenschiene 550 im Register 630 ein Schallsignal gesetzt, so daß der Schalter 610 den Ausgang 150 der Vergleichsschaltung 101 mit dem Register 201 und der Schalter 620 das Datenregister 500 mit dem D/A-Wandler 400 verbindet. Darauf setzt der Mikroprozessor 800 im Adressenregister 370 ein dem Multiplexer 300 entsprechendes Adressensignal. Gleichzeitig setzt er ein Digitalsignal zur Erzeugung einer dem Adressensignal im Datenregister 500 entsprechenden Schwellenspannung. Da der Schalter 620 das Datenregister 500 mit dem D/A-Wandler 400 verbindet, erzeugt dieser eine dem im Daienregister 5ÖÖ gesetzten Üigitaisignal entsprechende Analogspannung. Hierdurch wird wie im Fall der F i g. 3 die Schwellenspannung für die Vergleichsschaltung 101 bereitgestellt.

Wie im Fall der F i g. I spricht der Multiplexer 300 auf das im Adressenregister 370 gesetzte Adressensignal an und wählt eine der Signalquellen und verbindet die gewählte mit der Vergleichsschaltung 101. Da der Schalter 610 den Ausgang 150 der Vergleichsschaltung 101 mit dem Register 201 verbindet, werden die Vergleichscrgebnisse der Vergleichsscli.iltung 101 über das Register 201 und die Datenschiene 550 ebenso wie im Fall der Fig. I in den Mikroprozessor 800 eingegeben.

Ähnlich wird eine der Signalquellen gewählt und mit ihrem zugehörigen Be/ugswert verglichen: das Ergebnis des Vergleichs wird in den Mikroprozessor 800 eingegeben.

Irn A/D-Wandlerbetrieb setzt der Mikroprozessor 800ein Registerwählsignal im Registerwähldecoder 500. und zwar über die Adressenschiene 570 Es werden das Adressenregister 370 und das Register 630 gew ählt. Der Mikroprozessor 800 setzt dann eine Adresse des zu wählenden Multiplexers 300 über die Datenschiene 550 in das Adressenregister 370. setzt ein Schaltsignal für die A/D-Umwandlung im Register 630 und führt ein Startsignal für die A/D-Umwandlung der Klemme 712 des Zählregisters 700 zu. Infolgedessen verbindet der Schalter 610 den Ausgang 150 der Vergleichsschaltung 101 mit der Signalleitung 780 und der Schalter 620 verbindet die Ausgangsschiene 640 des Zählregisters 700 mit dem D/A-Wandler 400. Wenn das Zählregister 700 zur A/D-Urp'vandlung bereit ist. setzt es zunächst synchron mit einem dem Anschluß 711 zugeführten Taktsignal das Flip-Flop 721 und das Flip-Flop 741 des höchsten Bit (MSB) auf 1.

Der Inhalt 100 der Flip-Flops 741 bis 743 wird über die Ausgangsschiene 640 und den Schalte·· 620 dem D/A-Wandler 400 zugeführt, der eine dem Inhalt 100 entsprechende Analogspannung als Schwellenspannung für die Vergleichsschaltung 101 erzeugt, die ihrerseits mit der der A/D-Umwandlung in der Vergleichsschaltung 101 zu unterziehenden F.ingangsspannung verglichen wird. Das Vergleichscrgebnis wird der Bit-Beurteilungssignalleitiing 780 über den Schalter 610 zugeführt.

Darauf werden das Folge-Flip-Flop 722 und das Flip-Flop 742 auf I gesetzt. Zu dieser Zeit befindet sich. wenn im vorausgehenden Vergleichsschritl Vi > Vr war. die Bit-Beurteilungs-Signalleitung 780 auf I und damit der Ausgang der Torschaltung 731 auf 0 und das MSB-Flip-Flop 741 auf 1. War umgekehrt während der vorausgehenden Verglcichsoperation Vi<Vr. so befindet sich die Signalleilung 780 auf dem Pegel 0. das Ausgangssignal der Torschalung 731 ist I und das Flip-Flop 741 ist auf 0 zurückgesetzt. Entsprechend ist bei Vi>Vr die nachfolgende Schwellenspannung eine dem Wert 110 entsprechende Analogspannung, bei Vi<Vr eine 010 entsprechende Analogspanming. Darauffolgend wird eine ähnliche Prozedur wiederholt. so daß die Flip-Flops 723 und 724 aufeinanderfolgend auf I und schließlich das Flip-Flop 743 der niedrigsten Stelle (1.SB) auf den richtigen Pegel gesetzt wird. Zu dieser Zeit zeigt der Inhalt der Flip-Flops 741 bis 743 das Ergebnis der A/D-Umwandlung an und wird über die Ausgangsschiene 640 und die Datenschienc 550 in den Mikroprozessor eingegeben. Darauf setzt der Mikroprozessor 800 eine neue Adresse in das Adressenregister 37--.· und erzeugt ein Startsignal für die A-D-Um-Wandlung für das Zählregister 700. so daß dieses neue Eingangsspannungen einer A/D Umwandlung unterzieht.

Der Komparator der Fig. 3 kann also den Span nungsvergleich und die A/D-Umwandliing für die jeweiligen Eiingangssignalquellcn oder die gleiche Eingangssignalquelle über eine entsprechende Schaltoperation ausführen.

Wie beschrieben, muß der herkömmliche Komparator im Vcrgleichsbetrieb den Eingangsspannungsvergleich nach Durchführung der A/D-Umwandlung vollziehen. Bei dem erfindungsgemäßen Komparator wird die zeitraubende A/D-Umwandlung im Vergleichsbetrieb weeeelassen und nur bei Bedarf durcheeführi Daher wird die Signalverarbeitungsgeschwindigkeit beträchtlich verbessert.

Das aufeinanderfolgende Annäherungen durchführende Register, das bei der Ausführungsform der F ι g. 3 /ur A/D-Umwandlung benutzt wird, kann durch einen Naehlaufzähler ersetzt werden. Hierbei werden bei Vi>Vr als Ergebnis des Vergleichs die Daten im Register um I erhöht und bei Vi<Vr um I erniedrigt Die Prozedur wird w iederholt. bis abwechselnd + ί und — 1 erzeugt werden: darauf wird der Inhalt des Registers in den Mikroprozessor eingegeben. Der Komparator mit Nachlaufzähler eignet sich gut für den Fall, daß bereits von vornherein bekannt ist. daß die Eingangssignalschwelle eine analoge Signalgröße abgibt, die nur einer geringen Änderung unterliegt.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Komparator mit mehreren Eingängen, bei dem ein Multiplexer mehrere Eingangsspannungen im Zeitmultiplexverfahren aufnimmt und im Zeitmultiplexverfahren einem der zwei Eingänge einer Vergleichsschaltung zuführt, an deren zweitem Eingang eine vorbestimmte Spannung anliegt, gekennzeichnet durch einen Digital-/Analog-Wandler (400) zur Erzeugung einer dem zweiten Eingang der Vergleichsschaltung (101) zuzuführenden Schwellenspannung.

2. Komparator nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang (150) der Vergleichsschaltung (101) über ein Ausgangsregister (201) und eine Datenschiene (550) an einen Mikroprozessor (800) angeschlossen ist, daß der Multiplexer (300) über ein Adressenregister (J70) und die Datenschiene an den Mikroprozessor angeschlossen ist, daß der Digital/Analog-Wandler (400) über ein Datenregister (500) und die Datenschiene an den Mikroprozessor angeschlossen ist, und daß die Vergleichsschaltung, der Multiplexer und der Digital/Analog-Wandler vom Mikroprozessor steuerbar sind und die Vergleichsergebnisse vom Mikroprozessor ausgelesen werden.

3. Komparator nach Anspruch 1, gekennzeichnet durch ein Zählregister (700) zur Analog/Digital-Umwandlung mit einer Bit-Beurteilungs-Signalleitung und einer ar. eine Datenschiene angeschlossenen Ausgangsschiene, durch ein Ausgangsregister zur Erzeugung des Ergebnisses der Vergleichs der Vergleichsschaltung (101), durch eine mit ihrem Eingang an den Ausgang der ", ergleichsschaltung (101) angeschlossene erste Schalteinrichtung (610) mit zwei Eingängen, die auf ein externes Schalt-Befehlssignal anspricht und festlegt, ob der Ausgang der Vergleichsschaltung mit der Bit-Beurteilungs-Signalleitung zur Analog/Digital-Umwandlung über einen der Ausgänge derselben oder mit dem Ausgangsregister zur Erzeugung des Vergleichsergebnisses über den anderen Ausgang verbunden ist, und durch eine mit ihrem Ausgang an den Digital/Analog-Wandler (400) angeschlossene zweite Schalteinrichtung (620) mit zwei Eingängen, zur Bestimmung, ob ein digitales Ausgangssignal über einen ihrer beiden Eingänge von der Ausgangsschiene für die Analog/Digital-Urnwandlung dem Digital/ Analog-Wandler zugeführt ist oder über den zweiten Eingang von einer Schiene, der ein Digitalsignal für die Vergleichsoperation zugeführt wird.

4. Komparator nach Anspruch 3, dadurch gekennzeichnet, daß das Zählregister (700) zur Analog/Digttal'Umwandlung über die Datenschiene (550) an einen Mikroprozessor (800) angeschlossen ist und von diesem zur Durchführung der Analog/Digital-Umwandlung ein Startsignal empfängt, wobei das Ergebnis der Analog/Digital-Umwandlung vom Mikroprozessor ausgelesen wird.

5. Komparator nach Anspruch 4, dadurch gekennzeichnet, daß die erste und die zweite Schalteinrichtung (610, 620) über eine gemeinsame Schaltsignalleitung (635) an ein Register (630) zur Schaltsteuerung angeschlossen sind, das über die Datenschiene (550) vom Mikroprozessor (800) gesteuert ist.

6, Komparator nach Anspruch 4, dadurch gekennzeichnet, daß das Ausgangsregister über die Datenschiene (550) an den Mikroprozessor (800) angeschlossen ist, daß der Digital/Analog-Wandler (400) über die zweite Schalteinrichtung (620), das Datenregister (500) und die Datenschiene mit dem Mikroprozessor verbunden ist, und daß der Multiplexer (300) über das Adressenregister und die Datenschiene mit dem Mikroprozessor verbunden ist, so daß das Ausgangsregister, der Digital/Analog-Wandler und der Multiplexer durch den Mikroprozessor gesteuert werden und die Vergleichsergebnisse vom Mikroprozessor ausgelesen werden.

7. Komparator nach Anspruch 2 oder 6, dadurch gekennzeichnet, daß der Multiplexer (300) mehrere elektronische Schalter (301 bis 303), denen die Eingangsspannungen zugeführt sind, und einen Adressendecoder (350) bzw. ein Adressettregister (370) zum Ein- und Ausschalten der elektronischen Schalter enthält