DE3001588C2

DE3001588C2 -

Info

Publication number: DE3001588C2
Application number: DE3001588A
Authority: DE
Inventors: James J. Hogan; Charles O. Lambert; Gene A. Akron Ohio Us Wallace
Original assignee: Goodyear Aerospace Corp
Current assignee: Lockheed Martin Tactical Systems Inc
Priority date: 1980-01-15
Filing date: 1980-01-15
Publication date: 1987-08-13
Also published as: FR2474722A1; FR2474722B1; DE3001588A1

Description

Die Erfindung betrifft einen digitalen Video-Korrelator zum Vergleich eines aktuellen Bildes mit einem Bezugsbild gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a digital video correlator for Comparison of a current image with a reference image according to the preamble of claim 1.

Bei optischen Bildkorrelatoren kann ein aktuelles Bild mit einem Bezugsbild in solcher Weise korreliert werden, daß ein den Korrelationsgrad zwischen diesen anzeigendes Ausgangssignal erzeugt wird. Solche optischen Bildkorrelatoren werden im allgemeinen in Führungsanlagen für Flugzeuge, Geschosse oder dergleichen verwendet. Es wird beispielsweise hierzu verwiesen auf die US-Patentschriften 37 23 717, 37 51 705, 37 48 042, 43 96 290, 35 14 535, 35 64 126 und 36 09 762. Diesen optischen Bildkorrelatoren ist gemeinsam, daß eine Fotokathode empfangenes Licht in einen entsprechenden Elektronenstrahl umsetzt, der durch eine Vakuumröhre zwecks Speicherung auf einem Speichergitter beschleunigt wird. Der Elektronenstrahl wird auf das Speichergitter mittels einer elektromagnetischen Spule fokussiert. Ein Sammelschirm ist nahe dem Gitter vorgesehen, um von diesem Sekundäremissionen aufzunehmen. Bei einem auf diese Weise gespeicherten Bezugsbild kann ein aktuelles Bild in Elektronenstrahlen umgesetzt und auf das Speichergitter gerichtet werden. Dieser Elektronenstrahl wird ebenfalls mittels elektromagnetischer Ablenkung so nutiert, daß das aktuelle Bild über das am Speichergitter gehaltene Bezugsbild nutiert wird. Durch das Gitter hindurchtretende Elektronen werden an einer Anode erfaßt, die ein Ausgangsstromsignal erzeugt, das in direkter Beziehung zum Ausmaß der Korrelation zwischen dem zugeführten aktuellen Bild und dem am Speichergitter gehaltenen Bezugsbild steht. With optical image correlators, a current image can also be used a reference image can be correlated in such a way that a the degree of correlation between these output signals is produced. Such optical image correlators are generally in guidance systems for aircraft, projectiles or the like is used. For example, it will refer to US Pat. Nos. 37 23 717, 37 51 705, 37 48 042, 43 96 290, 35 14 535, 35 64 126 and 36 09 762. These optical image correlators have in common that a light received into a corresponding photocathode Electron beam converts through a vacuum tube Storage on a storage grid is accelerated. The Electron beam is applied to the storage grid by means of a focused electromagnetic coil. Is a collective umbrella close to the grid provided by this secondary emissions to record. With a reference image stored in this way can convert a current image into electron beams and aimed at the storage grid. This electron beam is also by means of electromagnetic deflection nutated so that the current image over that on the storage grid held reference image is nutated. Through the grid electrons passing through are detected at an anode, which produces an output current signal that is directly related to the extent of the correlation between the fed current image and the reference image held on the storage grid stands.

Wenn auch diese optischen Bildkorrelatoren zufriedenstellend arbeiten, so treten doch wesentliche Nachteile auf, insbesondere solche, die durch die Verwendung von Vakuumröhren entstehen. Die Ungenauigkeiten aufgrund der Benutzung von elektromagnetischen Spulen zur Nutation und Fokussierung sind nur äußerst schwierig und sehr kostspielig zu überwinden. Ferner sind diese Systeme hinsichtlich Beschädigungen durch Rütteln und Vibrationen aus der betrieblichen Umgebung anfällig. Ferner sind durch die Verwendung lediglich analoger Technik bedingte Ungenauigkeiten inhärent gegeben.Although these optical image correlators are satisfactory work, there are significant disadvantages, especially those caused by the use of vacuum tubes arise. The inaccuracies due to the use of electromagnetic coils for nutation and focusing are extremely difficult and very expensive to overcome. Furthermore, these systems are damaged due to vibrations and vibrations from the operational environment susceptible. Furthermore, by using only analog Inaccuracies inherent in technology are inherent.

Es ist versucht worden, die Probleme durch einen digitalen Video-Korrelator der eingangs genannten Art zu überwinden. Ein solcher digitaler Video-Korrelator ist aus der US-PS 38 28 122 bekannt. Der bekannte digitale Video-Korrelator ist jedoch lediglich als Spurverfolger gedacht und daher lediglich im Hinblick auf diesen Zweck speziell ausgebildet, weshalb er nur für diesen speziellen vergleichsweise seltenen Anwendungsfall verwendbar ist.An attempt has been made to solve the problems through a digital one To overcome video correlator of the type mentioned. Such a digital video correlator is from the US PS 38 28 122 known. The well-known digital video correlator is however only intended as a tracker and therefore specially trained for this purpose only, which is why he's comparative only to this particular one rare use case.

Einen anderen speziellen digitalen Video-Korrelator zeigt die DE-AS 28 46 627, bei dem ebenfalls eine Verfolgungsfuntkion von Interesse ist, also die Erzeugung einer Kreuzkorrelationsfunktion zwischen einem gespeicherten Bezugsbild und einem gerade beobachteten aktuellen Bild.Another special digital video correlator is shown DE-AS 28 46 627, in which also a pursuit function of interest is the generation of a cross-correlation function between a stored reference image and a current picture just observed.

Demgegenüber ist es Aufgabe der Erfindung, einen digitalen Video-Korrelator der eingangs genannten Art so auszubilden, daß er für unterschiedliche Arten von Korrelationsfunktionen geeignet ist. In contrast, it is an object of the invention, a digital To design video correlators of the type mentioned at the beginning that he's for different types of correlation functions suitable is.

Die Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.The task is characterized by the characterizing features of the claim 1 solved.

Dabei geht die Erfindung von dem Grundgedanken aus sowohl die Daten des aktuellen Bildes als auch die Daten des Bezugsbildes zu digitalisieren und diese digitalisierten Daten miteinander mit Hilfe von Verknüpfungsschaltungen in selektiver an die Art der zu wählenden Korrelationsfunktion angepaßter Weise zu vergleichen. Auf diese Art und Weise ist der erfindungsgemäße Video-Korrelator für z. B. die normalisierte Korrelation, die Zweipegel-Korrelation, die Mehrpegel-Korrelation und auch die MAD-Korrelation in einfacher Weise anpaßbar. Dabei werden die digitaliserten Daten in Echtzeit verarbeitet und dadurch die Nachteile bei optischen Bildkorrelatoren vermieden. Dadurch werden auch mechanische Beeinträchtigungen vermieden. Der erfindungsgemäße Video-Korrelator weist einfachen Aufbau auf, ist im Betrieb zuverlässig und darüber hinaus kostengünstig, wobei einfach verfügbare Bauelemente verwendet werden können.The invention is based on the basic idea of both the data of the current image as well as the data of the reference image digitize and digitize this data with each other with the help of logic circuits in selective adapted to the type of correlation function to be selected Way to compare. That is the way video correlator according to the invention for z. B. the normalized Correlation, the two-level correlation, the multi-level correlation and also the MAD correlation can be easily adapted. The digitized data is in real time processed and thereby the disadvantages of optical image correlators avoided. This also makes mechanical Avoided impairments. The video correlator according to the invention has a simple structure, is in operation reliable and, moreover, inexpensive, being simple available components can be used.

Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet.The invention is characterized by the features of the subclaims trained.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigtThe invention is illustrated in the drawing Exemplary embodiments explained in more detail. It shows

Fig. 1 ein Blockschaltbild eines digitalen Video-Korrelators gem. der Erfindung, Fig. 1 is a block diagram of a digital video correlator acc. the invention,

Fig. 2 einen bei der vorliegenden Erfindung verwendbaren Digitalisierer als binär arbeitenden Video-Prozessor, Fig. 2 is a usable in the present invention as binary digitizer operating video processor,

Fig. 3 schematisch die Zuordnung zwischen dem ersten Schieberegister als dynamischen Speicher und den anderen Schieberegistern in Verbindung mit der Verknüpfungsschaltung gem. der vorliegenden Erfindung, Fig. 3 shows schematically the assignment between the first shift register as a dynamic memory and the other shift registers in connection with the logic circuit according to. the present invention,

Fig. 4 den grundsätzlichen Aufbau einer Logikschaltung für ein Videodatenbit (Fig. 4A) und die Wahrheitstabelle deren Arbeitsweise (Fig. 4B), Fig. 4 shows the basic construction of a logic circuit for a Videodatenbit (Fig. 4A) and the truth table whose operation (Fig. 4B)

Fig. 5 ein Funktions-Blockschaltbild der Beziehung der Schieberegister und der Logikschaltung gem. Fig. 4, Fig. 5 is a functional block diagram of the relationship of the shift register and the logic circuit according to. Fig. 4,

Fig. 6 ein Blockschaltbild eines digitalen Video-Korrelators der gemäß der Mehrpegel-Differenzkorrelation arbeitet, Fig. 6 is a block diagram of a digital video correlator operates in accordance with the multi-level difference correlation,

Fig. 7 ein Blockschaltbild eines digitalen Video-Korrelators, der gemäß der Mehrpegel-Produktkorrelation arbeitet. Fig. 7 is a block diagram of a digital video correlator that operates according to the multi-level product correlation.

Ein digitaler Video-Korrelator 10 besitzt gemäß Fig. 1 eine Videoquelle 12 geeigneter Art wie einen Fernseh-Rasterabtaster, ein Radargerät oder dergleichen, die analoge Videodaten an einen Videoprozessor 14 als Digitalisierer abgibt. Der Videoprozessor 14, der weiter unten näher erläutert wird, digitalisiert die Daten so, daß analoge Pegel unter, über oder innerhalb bestimmter Pegel jeweils durch feste Ausgangszustände bezeichnet sind. Die Digitalsierung des analogen Signals kann unter Verwendung einer bekannten Anordnung in der anhand Fig. 2 zu erläuternden Weise erfolgen. Allgemein wird ein laufender Durchschnittswert des ankommenden aktuellen Bildes gehalten und stetig fortgeschrieben. Es werden diskrete Bildelemente oder Pixel digitalisiert und durch mindestens einen Pegel digitaler Daten in Übereinstimmung mit der jeweiligen Pixel-Beziehung zum laufenden Durchschnittwert des ankommenden aktuellen Bildes wiedergegeben. Das Ausgangssignal des Videoprozessors 14 wird einem dynamischen Speicher 16 als erstem Schieberegister zugeführt, der mehrere Teil-Schieberegister enthält, die mehrere Datenbits zu einem parallel arbeitenden zweipegeligen Korrelator 20 parallel verschieben. Der Korrelator 20 wird auch von einer zweipegeligen oder digitalen Bezugssignalquelle 18 versorgt, die ebenfalls digitalisierte Daten eines Bezugsbildes pixelweise hält. Zwischen dem Korrelator 20, der Bezugssignalquelle 18 und dem Videoprozessor 14 befindet sich ein Schalter 21, der steuert, ob der Bezugswert für die Korrelation von dem aktuellen Bild, von der Videoquelle 12, die durch den Videoprozessor 14 digitalisiert ist, oder von der digitalen Bezugssignalquelle 18 zugeführt wird. Auch die Bezugssignalquelle 18 kann aus mehreren Teil-Schieberegistern bestehen oder kann durch ein Magnetband gebildet sein, die darauf sequentiell digitalisierte Daten der Pixel eines Bezugsbildes enthält. Bilddaten können auch von dem Korrelator 20 zur Bezugssignalquelle 18 zwecks Speicherung über die Verbindungsleitung 19 zugeführt werden. According to FIG. 1, a digital video correlator 10 has a video source 12 of a suitable type such as a television raster scanner, a radar device or the like, which outputs analog video data to a video processor 14 as a digitizer. The video processor 14 , which is explained in more detail below, digitizes the data in such a way that analog levels below, above or within certain levels are each denoted by fixed output states. The digitization of the analog signal can be carried out using a known arrangement in the manner to be explained with reference to FIG. 2. In general, a running average value of the incoming current picture is kept and continuously updated. Discrete picture elements or pixels are digitized and reproduced by at least one level of digital data in accordance with the respective pixel relationship to the current average value of the incoming current picture. The output signal of the video processor 14 is fed to a dynamic memory 16 as the first shift register, which contains a plurality of partial shift registers which shift a plurality of data bits in parallel to a two-level correlator 20 operating in parallel. Correlator 20 is also supplied by a two-level or digital reference signal source 18 , which also holds digitized data of a reference image pixel by pixel. Between the correlator 20 , the reference signal source 18 and the video processor 14 there is a switch 21 which controls whether the reference value for the correlation from the current image, from the video source 12 , which is digitized by the video processor 14 , or from the digital reference signal source 18 is supplied. The reference signal source 18 can also consist of several partial shift registers or can be formed by a magnetic tape which thereon contains sequentially digitized data of the pixels of a reference image. Image data can also be supplied from the correlator 20 to the reference signal source 18 for the purpose of storage via the connecting line 19 .

Wie sich das aus folgendem ergibt, vergleicht der Korrelator 20 das aktuelle Bild vom dynamischen Speicher 16 mit dem Bezugsbild, das entweder von der Bezugssignalquelle 18 oder dem Videoprozessor 14 zugeführt ist. Auf jeden Fall erfolgen die digitalen Korrelationen pixelweise mittels dem Korrelator 20, wobei jede Pixel-Korrelation ein Ausgangssignal fester Amplitude erzeugt. Das Korrelations-Ausgangssignal für jedes Bezugsbild-Pixel bei Vergleich mit jedem einem aktuellen Bild zugeordneten Pixel wird mittels eines weiter unten erläuterten Augenblickswert-Summierschalters 52 summiert und einer Spurverfolgungs-Abtastspeicherpositionslogik 22 zugeführt. Diese weist einen Standard-Abtastspeicher 27 (S/H) auf, der die Ausgangssignale maximaler Amplitude des Korrelators 20 erfaßt und aufzeichnet, wie das dargestellt ist. Die Logik 22 enthält ferner einen Zähler 25, der von einer Taktgeberschaltung 23 gespeist ist, die auch den dynamischen Speicher 16 steuert. Der Zähler 25 ist seinerseits mit einem Register 29 verbunden, das von dem Abtastspeicher 27 freigegeben wird. Wenn der Abtastspeicher 27 einen neuerlichen hohen Pegel vom Korrelator 20 und dem Augenblickswert-Summierschalter 52 erfaßt, wird das Register 29 freigegeben zum Empfang des Zählerstandes vom Zähler 25, wodurch darin die Positionsadresse des höchsten Korrelationsgrades gehalten wird, die durch den Korrelator 20 erzielt ist. Der Abtastspeicher 27 kann auch einen Vergleicher 31 speisen, der feststellt, ob der höchste Grad der Korrelation, der vom Korrelator 20 erreicht ist, tatsächlich eine Anzeige einer Übereinstimmung zwischen dem Bezugsbild und dem aktuellen Bild darstellt oder nicht.As follows from the following, the correlator 20 compares the current image from the dynamic memory 16 with the reference image, which is supplied either from the reference signal source 18 or the video processor 14 . In any case, the digital correlations take place pixel by pixel using the correlator 20 , each pixel correlation generating an output signal of a fixed amplitude. The correlation output signal for each reference image pixel when compared to each pixel associated with a current image is summed by means of an instantaneous value summing switch 52, discussed below, and applied to a tracking scan memory position logic 22 . This has a standard sample memory 27 (S / H), which detects and records the maximum amplitude output signals of the correlator 20 , as shown. The logic 22 further includes a counter 25 , which is fed by a clock circuit 23 , which also controls the dynamic memory 16 . The counter 25 is in turn connected to a register 29 which is released by the sample memory 27 . When the scan memory 27 detects a renewed high level from the correlator 20 and the current-value Summierschalter 52, the register 29 is enabled for receiving the count from the counter 25, which is the position address of the highest degree of correlation is maintained, which is achieved by the correlator 20th The scan memory 27 may also feed a comparator 31 which determines whether or not the highest level of correlation achieved by the correlator 20 is actually an indication of a match between the reference image and the current image.

Gemäß Fig. 2 enthält der Videoprozessor 14 ein Null-Mittelwert-Filter 24, das das mehrpegelige analoge Videoeingangssignal Ai von der Videoquelle 12 empfängt. Das Filter 24 erzeugt einen laufenden Mittelwert des Eingangssignals Ai über die Zeitkonstante des Filters 24, wobei dieser Mittelwert mit i bezeichnet ist, derart, daß das Ausgangssignal des als Hochpaßfilter ausgebildeten Filters 24 das Null-Mittelwert-Videosignal Ai-i ist. Eine Schaltung 26 erzeugt die Standardabweichung von dem Eingangsvideosignal durch Summieren des Absolutwertes von Ai-i über die Zeitkonstante des Filters 24. Diese Standardabweichung wird Verstärkungssteuerschaltungen 28, 30 zugeführt, die vorgewählte Verstärkungsfaktoren K 1 bzw. K 2 besitzen. Die verstärkten Ausgangssignale der Steuerschaltungen 28, 30 werden Vergleichern 32 bzw. 34 zugeführt, die an ihrem jeweils anderen Eingang das Null-Mittelwert-Videosignal Ai-i vom Hochpaßfilter 24 empfangen.Referring to FIG. 2, the video processor 14 includes a zero-mean filter 24 which receives the multi-level analog video input signal Ai from the video source 12. The filter 24 generates a running mean value of the input signal Ai over the time constant of the filter 24 , this mean value being denoted by i , such that the output signal of the filter 24 designed as a high-pass filter is the zero mean value video signal Ai-i . A circuit 26 generates the standard deviation from the input video signal by summing the absolute value of Ai-i over the time constant of the filter 24 . This standard deviation is fed to gain control circuits 28, 30 which have preselected gain factors K 1 and K 2, respectively. The amplified output signals of the control circuits 28, 30 are fed to comparators 32 and 34 , respectively, which receive the zero-mean video signal Ai-i from the high-pass filter 24 at their respective other inputs.

Wie sich aus folgendem ergibt, arbeitet der Korrelator 20 aufgrund von Videodaten in binärer Form, wobei die Video-Daten in zweipegeligen oder mehrpegeligem Format vorliegen können. Im Videoprozessor 14 gemäß Fig. 2 erzeugt der Vergleicher 32 ein positives Ausgangssignal nur dann, wenn das Null-Mittelwert-Videosignal Ai-i größer als das K 1fache der Standardabweichung ist und erzeugt der Vergleicher 34 ein positives Ausgangssignal nur, wenn dieses Signal niedriger als das -K 2fache der Standardabweichung ist. Daher kann die Schaltung gemäß Fig. 2 ein analoges Eingangssignal im Hinblick auf 3 Pegel charakterisieren zwecks 3-Pegel-Korrelation, die weiter unten erläutert wird. Eine solche Charakteristisierung kann in binäre Form über UND-Glieder 13, 15 umgesetzt werden. Bei durch das Taktsignal freigegebenem UND-Glied definiert jeder Taktimpuls ein Pixel, wobei das Ausgangssignal des UND-Glieds 13 beispielsweise das niedrigstwertige Bit des binären Wertes des Pixels abgibt und das UND-Glied 15 dessen höchstwertiges Bit. As follows from the following, correlator 20 operates in binary form based on video data, which video data may be in two-level or multi-level format. In the video processor 14 of FIG. 2, the comparator 32 generates a positive output signal only if the zero-mean video signal Ai-i is greater than K 1 times the standard deviation and the comparator 34 only generates a positive output signal if this signal is lower than that - K is 2 times the standard deviation. Therefore, the circuit an analog input signal with respect to level can 3 in FIG. 2 in order to characterize the 3-level correlation, which will be explained below. Such a characterization can be implemented in binary form via AND gates 13, 15 . When the AND gate is enabled by the clock signal, each clock pulse defines a pixel, the output signal of the AND gate 13 emitting, for example, the least significant bit of the binary value of the pixel and the AND gate 15 of its most significant bit.

Für Zweipegel-Korrelation muß die Schaltung gemäß Fig. 2 lediglich geringfügig geändert werden, derart, das gilt K 1 = Null und K 2 = -∞. In diesem Fall ist das Ausgangssignal P _2i des UND-Glieds 15 stets eine logische Null (höchstwertiges Bit) und ist das Ausgangssignal P _1i eine logische Eins, wenn Ai größer als Ai ist und sonst eine logische Null. In einem solchen Fall ist ein einziges Bit der binären Daten, P _1i, für jedes Pixel erforderlich.For two-level correlation, the circuit shown in FIG. 2 only needs to be changed slightly, such that K 1 = zero and K 2 = -∞. In this case, the output signal P _{2 i of} the AND gate 15 is always a logic zero (most significant bit) and the output signal P _{1 i is} a logic one if Ai is greater than Ai and otherwise a logic zero. In such a case, a single bit of binary data, P _{1 i} , is required for each pixel.

Wenn ein Infrarotsensor (IR) zum Erhalten des Videodatensignals des aktuellen Bildes für den digitalen Video-Korrelator 10 verwendet wird, ist es erwünscht, daß der Videoprozessor 14 für Kontrastumkehrungen unempfindlich ist. Da IR-Fühler temperaturempfindlich sind, kann eine Kontrastumkehr bei einer Änderung in der Umgebungstemperatur bei Regen oder dergleichen auftreten. Durch Zufuhr der Ausgangssignale der UND-Glieder 13, 15 zu einem Exklusiv-ODER-Glied 17 (EOR), das in Strichlinien dargestellt ist, kann die Schaltung gemäß Fig. 2 in der zweipegeligen Betriebsart arbeiten ohne Beeinflussung durch Kontrastumkehr. In diesem Fall ist das Ausgangssignal des EOR-Glieds 17 eine logische Null, wenn Ai-i zwischen dem K 1fachen der Standardabweichung und dem -K 2fachen der Standardabweichung liegt und ist sonst eine logische Eins.If an infrared sensor (IR) is used to obtain the video data signal of the current image for the digital video correlator 10 , it is desirable that the video processor 14 be insensitive to contrast inversions. Since IR sensors are temperature sensitive, a contrast reversal can occur with a change in the ambient temperature when it rains or the like. By supplying the output signals of the AND gates 13, 15 to an exclusive OR gate 17 (EOR), which is shown in broken lines, the circuit according to FIG. 2 can operate in the two-level operating mode without being influenced by contrast reversal. In this case, the output signal of the EOR gate 17 is a logic zero if Ai-i is between K 1 times the standard deviation and - K 2 times the standard deviation and is otherwise a logic one.

Vor einer ausführlichen Untersuchung der Schaltung des digitalen Video-Korrelators 10 werden zunächst allgemein durchführbare Korrelationsfunktionen erläutert. Bei Arbeiten mit binären Datenbits wird gemäß der vorliegenden Erfindung grundsätzlich gemäß folgender Zweipegel-Funktion gearbeitet: Before a detailed examination of the circuitry of the digital video correlator 10 , correlation functions which can generally be carried out are first explained. When working with binary data bits, the present invention basically works according to the following two-level function:

Equation 1

Darin sind Φ eine Korrelationsfunktion, Ai das i-te von n Bits von A, Bi das i-te von n Bits von B und Ci das i-te Bit einer Maskierungs- oder Verknüpfungsfunktion als Bewertungsfunktion, die jedem der Bits von A und B zugeordnet ist. Die Gleichung 1 besagt lediglich, daß die Korrelationsfunktion für n Datenbits des Feldes oder Vollbildes A bei Vergleich mit n Datenbits des Feldes oder Vollbildes B auf bit-weiser Basis wie durch den Wert von C gewählt gleich ist der Summe über n des A-Feldes und des B-Feldes, die mit dem C-Feld logisch UND-verknüpft ist.Therein Φ are a correlation function, Ai the i- th of n bits of A, Bi the i- th of n bits of B and Ci the i- th bit of a masking or linking function as an evaluation function, which each of the bits of A and B assigned. Equation 1 merely states that the correlation function for n data bits of the field or frame A when compared with n data bits of the field or frame B on a bit-by-bit basis as selected by the value of C is equal to the sum over n of the A field and of the B field, which is logically AND-linked with the C field.

Die Korrelationsfunktion für die mittlere absolute Differenz (MAD) ist durch die folgende Gleichung (2) definiert:The correlation function for the mean absolute difference (MAD) is defined by the following equation (2):

Equation 2

Wenn das C-Feld oder die C-Anordnung die Freigabefunktion aufweist, die bestimmt, welche Bits der A- und B-Felder zu korrelieren sind, ist die mittlere absolute Differenz (MAD) in einfacher Weise durch die Gleichung (2) bestimmt durch Teilen der Gleichung (1) durch die Summe von Ci über das Feld von n Bits. Es zeigt sich, daß die Summe Ci aus der Gleichung (1) dadurch erhalten werden kann, daß entweder das Feld A oder das Feld B vollständig auf Einsen gesetzt ist, während das andere Feld vollständig auf Nullen gesetzt ist und daß dann die Korrelationsfunktion gemäß Gleichung (1) durchgeführt wird.If the C field or C array has the enable function that determines which bits of the A and B fields to correlate, the mean absolute difference (MAD) is easily determined by equation (2) by dividing of equation (1) by the sum of Ci over the field of n bits. It can be seen that the sum Ci from equation (1) can be obtained by either setting field A or field B completely to ones, while the other field is set completely to zeros, and then the correlation function according to the equation (1) is carried out.

Unter Verwendung der Felder A, B und C kann eine Summation entsprechend der Produktkorrelation durchgeführt werden unter Verwendung der Korrelationsfunktion gemäß Gleichung (1) durch Setzen des B-Feldes auf Null, wodurch eine Produktkorrelation Φ _P gemäß der folgenden Gleichung (3) erhalten wird:Using fields A, B and C , a summation corresponding to the product correlation can be carried out using the correlation function according to equation (1) by setting the B field to zero, whereby a product correlation Φ _{P is obtained} according to the following equation (3):

Equation 3

Die Aperturkorrelation Φ _A kann aus der Korrelationsfunktion gemäß Gleichung (1) dadurch erhalten werden, daß die B-Anordnung auf Nullen und die C-Anordnung auf Einsen gesetzt werden, wie das in der folgenden Gleichung (4) dargestellt ist:The aperture correlation Φ _A can be obtained from the correlation function according to equation (1) by setting the B arrangement to zeros and the C arrangement to ones, as shown in the following equation (4):

Equation 4

Wenn die Aperturkorrelationsfunktion Φ _A und die Produktkorrelationsfunktion Φ _P bekannt sind, kann ein aperturnormalisiertes Produkt gemäß der folgenden Gleichung (5) erhalten werden:If the aperture correlation function Φ _A and the product correlation function Φ _{P are} known, an aperture normalized product can be obtained according to the following equation (5):

Equation 5

Die hier erwähnte Korrelation kann somit so ausgeführt werden, daß der obige Algorithmus mit mehrpegeligen Eingangssignalen A, B und C durchgeführt werden kann, durch entsprechendes Codieren, Teilen und Bit-Verschachteln der Daten. Dies ergibt sich auch aus der folgenden Erläuterung. Beispielsweise wird im Fall einer Zweibit/Dreipegel-MAD die Gleichung (2) zu:The correlation mentioned here can thus be carried out in such a way that the above algorithm can be carried out with multi-level input signals A, B and C by coding, dividing and bit-interleaving the data accordingly. This also follows from the following explanation. For example, in the case of a two-bit / three-level MAD, equation (2) becomes:

Equation 6

wobei Ai 2 und Bi 2 die höchstwertigen Bits der Elemente Ai bzw. Bi sind, während Ai 1 und Bi 1 deren niedrigstwertige Bits sind. Die Gleichung (6) ist aus der Gleichung (2) abgeleitet, wenn die Daten entsprechend der folgenden Tabelle codiert sind:where Ai 2 and Bi 2 are the most significant bits of the elements Ai and Bi , respectively, while Ai 1 and Bi 1 are their least significant bits. Equation (6) is derived from equation (2) when the data is encoded according to the following table:

Tabelle 1 Table 1

Die Tabelle 1 zeigt die Korrelationsbeziehungen zwischen Daten A und Daten B für insgesamt fünf Pegel. Wenn A und B aus fünf-Pegel-Daten bestehen, ist die Korrelationsfunktion Φ durch die gesamte Tabelle definiert. Wenn A und B aus vier-Pegel-Daten bestehen, wird der Teil der Tabelle 1 verwendet, der Werte A und B von -1 bis +2 umfaßt, wobei A und B jeweils aus drei (binären) Bits bestehen. Bei drei-Pegel-Korrelation legt der dies umfassende Abschnitt der Tabelle 1 im Bereich, in dem A und B zwischen +1 und -1 liegen und aus zwei (binären) Datenbits bestehen. Schließlich reduziert sich wie ausgeführt, für die zwei-Pegel-Korrelation die Tabelle 1 darauf, wo A und B entweder Null oder Eins sind un durch ein einziges Datenbit ausgedrückt sind.Table 1 shows the correlation relationships between data A and data B for a total of five levels. If A and B consist of five-level data, the correlation function Φ is defined by the entire table. If A and B consist of four-level data, the part of Table 1 is used which comprises values A and B from -1 to +2, where A and B each consist of three (binary) bits. In the case of a three-level correlation, the comprehensive section of Table 1 places the area in which A and B lie between +1 and -1 and consist of two (binary) data bits. Finally, as stated, for the two level correlation, Table 1 reduces to where A and B are either zero or one and are expressed by a single data bit.

Es zeigt sich, daß eine Mehrpegel-Korrelation von zwei-Bit-Daten in der gleichen Weise wie die ein-Bit-Korrelation erhalten werden kann, wobei lediglich der Bedarf von Hardware ansteigt. Wenn die zu korrellierenden Elemente durch binäre Elemente von jeweils Q Bits wiedergegeben sind, beträgt die Anzahl der möglichen Korrelationspegel Q + 1, wenn A und B codiert sind, um die Gleichung (1) für Mehrpegel-Anwendung zu erfüllen.It turns out that a multi-level correlation of two-bit data can be obtained in the same way as the one-bit correlation, only increasing the need for hardware. When the elements to be correlated are represented by binary elements of Q bits each, the number of possible correlation levels is Q + 1 when A and B are encoded to satisfy equation (1) for multi-level application.

Die Summe von Produkten für eine Korrelation mit einem zwei-Bit-Eingangssignal auf A und C (B) ist zu Null gemacht) ergibt sich aus der Gleichung (7):The sum of products for a correlation with a two-bit input signal on A and C (B) is made zero) results from equation (7):

Equation 7

Die Wahrheitstabelle für diese Korrealtion ist in der Tabelle 2 dargestellt:The truth table for this correlation is shown in Table 2:

Tabelle 2 Table 2

Für den vorstehenden Fall einer Produkt-Korrelation eines Zwei-Bit-Eingangssignals ergibt sich die Aperturfunktion Φ _A aus Gleichung (4) zur Gleichung (8):For the above case of a product correlation of a two-bit input signal, the aperture function Φ _A results from equation (4) to equation (8):

Equation 8

Eine mehrpegelige Produktkorrelation, die über die Apertur für ein zwei-Bit-Eingangssignal normalisiert ist, kann daher durch Teilen der Gleichung (7) durch die Gleichung (8) erhalten werden, wie das in Gleichung (5) definiert ist.A multi-level product correlation that is based on the aperture normalized for a two-bit input signal can therefore by dividing equation (7) by equation (8) are obtained as defined in equation (5).

Es zeigt sich, daß das C-Feld auch als Maskierungs- oder Freigabefeld verwendet werden kann, um die mit der Korrelationstechnik zu verarbeitenden Daten zu definieren. Es zeigt sich ferner, daß die Produktkorrelation in einfacher Weise erweitert werden kann, um mehrere Pegel (oder Stellen) zu umfassen, nämlich durch einfaches Duplizieren der für das zwei-Pegel-System erforderlichen Ausrüstung. Beispielsweise ist bei dem Korrelator 10 gemäß Fig. 1 für eine mehrpegelige Produktkorrelation die Anzahl der notwendigen Korrelatoren Q², wobei Q die Anzahl der Bits jedes zu korrelierenden Datenelements ist. Die Anzahl der erreichten Pegel beträgt ₂Q.It turns out that the C field can also be used as a masking or release field to define the data to be processed with the correlation technique. It also shows that the product correlation can be easily expanded to include multiple levels (or digits) by simply duplicating the equipment required for the two-level system. For example, in the correlator 10 according to FIG. 1, for a multi-level product correlation, the number of correlators required is Q 2, where Q is the number of bits of each data element to be correlated. The number of levels reached is ₂ Q.

Unter Berücksichtigung dieser allgemeinen Lehre wird nun anhand Fig. 3 ein besonderes Ausführungsbeispiel der Erfindung dargestellt. Der dynamische Speicher 16 weist N Teil-Schieberegister mit jeweils M Bits auf, wobei die Schieberegister so miteinander verbunden sind, daß die Daten unter Steuerung durch die Impulse eines Taktsignals 1 von der Taktgeberschaltung 23 hindurchschieben. Taking this general teaching into account, a special exemplary embodiment of the invention is now illustrated with reference to FIG. 3. The dynamic memory 16 has N partial shift registers, each with M bits, the shift registers being connected to one another in such a way that the data is shifted by the clock circuit 23 under the control of the pulses of a clock signal 1.

Die dem dynamischen Speicher 16 zugeführten Daten enthalten die digitalisierten Pixel Pi vom Videoprozessor 14 gemäß Fig. 1. Der Korrelator 20 weist als zweites, drittes und viertes Schieberegister drei Sätze von N Teil-Schieberegistern mit jeweils N Bits auf für den Empfang und das Speichern der digitalisierten Daten der Bezugsbild-Pixel Ri, der digitalisierten Daten der Pixel Pi des aktuellen Bildes und einer Steuermaske. Die Teil-Schieberegister der drei Sätze sind mit A, B bzw. C bezeichnet in Übereinstimmung mit den oben angeführten Gleichungen bzw. Algorithmen.The data supplied to the dynamic memory 16 contain the digitized pixels Pi from the video processor 14 according to FIG. 1. The correlator 20 has, as second, third and fourth shift registers, three sets of N partial shift registers, each with N bits, for the reception and storage of the digitized data of the reference image pixels Ri , the digitized data of the pixels Pi of the current image and a control mask. The partial shift registers of the three sets are labeled A, B and C , respectively, in accordance with the equations or algorithms listed above.

Die A-Schieberegister des Korrelators 20 sind über ein Daten-Verknüpfungsglied 36 versorgt, das in an sich bekannter Weise eines von vier Eingangssignalen zu seinem Ausgang unter Steuerung über Adressleitungen übertragen kann. Wie in Fig. 3 dargestgellt, kann das Daten-Verknüpfungsglied 36 den A-Schieberegistern entweder eine logische 1 von der +V-Quelle, eine logische 0 von der Massesignal-Quelle, das Pixel Ri des digitalisierten Bezugsbildes von der Bezugssignalquelle 18 oder ein maskiertes Bezugsbild zuführen, das über ein UND-Glied 44 zugeführt ist, das Eingangssignale von einem Maskengenerator 42 und der Bezugssignalquelle 18 empfängt. Die über das Daten-Verknüpfungsglied 36 zugeführten Datenbits werden von dem A-Schieberegsiter bitweise unter Steuerung durch ein Taktsignal 2 von der Taktgeberschaltung 23 empfangen, wobei die Daten seriell durch die N A-Schieberegister verschoben werden, bis das gesamte zweite Schieberegister geladen ist.The A shift registers of the correlator 20 are supplied via a data link 36 which, in a manner known per se, can transmit one of four input signals to its output under control via address lines. As shown in FIG. 3, the data combiner 36 may assign to the A shift registers either a logic 1 from the + V source, a logic 0 from the ground signal source, the pixel Ri of the digitized reference image from the reference signal source 18, or a masked one Feed reference image, which is fed via an AND gate 44 , which receives input signals from a mask generator 42 and the reference signal source 18 . The supplied via the data-link member 36 data bits are received from the A -Schieberegsiter bit under control of a clock signal 2 from the clock circuit 23, wherein the data is serially shifted by the N A -Schieberegister is loaded until all the second shift register.

Die B-Schieberegister des Korrelators 20 empfangen Daten über Daten-Verknüpfungsglieder 38, die den die A-Schieberegister versorgenden Daten-Verknüpfungsgliedern 36 ähnlich sind. Die für die B-Schieberegister verfügbaren Datenquellen sind logische Einsen von der +V-Quelle, logische Nullen von der Massesignal-Quelle und die digitalisierten Daten-Bits entsprechen den Pixel des aktuellen Bildes wie diese vom Videoprozessor 14 zugeführt sind und innerhalb der N (M × 1)-Teil-Schieberegister des dynamischen Speichers 16 enthalten sind. Es zeigt sich, daß die Video-Daten des aktuellen Bildes in die Teil-Schieberegister des dynamischen Speichers 16 unter Steuerung durch das Taktsignal 1 geschoben werden und daß dies seriell erfolgt. Wenn jedoch diese Daten des aktuellen Bildes in den Korrelator 20 zu verschieben sind und insbesondere dessen B-Schieberegister, erfolgt dieses in paralleler Weise wobei jedes der N Teil-Schieberegister des dynamischen Speichers 16 über ein zugeordnetes Daten-Verknüpfungsglied 38 ein zugeordnetes B-Schieberegister des Korrelators 20 versorgt, und zwar ebenfalls unter Steuerung durch das Taktsignal 1.The B shift registers of the correlator 20 receive data via data links 38 which are similar to the data link 36 supplying the A shift registers. The data sources available for the B shift registers are logical ones from the + V source, logical zeros from the ground signal source and the digitized data bits correspond to the pixels of the current image as supplied by the video processor 14 and within the N (M × 1) part shift registers of the dynamic memory 16 are included. It can be seen that the video data of the current image are shifted into the partial shift registers of the dynamic memory 16 under the control of the clock signal 1 and that this is done serially. If, however, these data of the current image are to be shifted into the correlator 20 and in particular its B shift register, this takes place in a parallel manner, wherein each of the N partial shift registers of the dynamic memory 16 has an associated B shift register of the via a data link 38 Correlator 20 supplied, also under the control of the clock signal 1.

Die C-Schieberegister des Korrelators 20 sind über Daten-Verknüpfungsglieder 40 mit entweder einer von der +V-Quelle zugeführten logischen 1, einer vom Maskengenerator 42 zugeführten Maske oder vom dynamischen Speicher 16 zugeführten Daten des aktuellen Bildes versorgt. Wenn die C-Schieberegister lediglich eine Maske vom Maskengenerator 42 empfangen sollen, kann dies seriell unter Steuerung durch ein Taktsignal 2 erfolgen, wobei das Ausgangssignal des C-Registers N am Eingang des C-Schieberegisters (N-1) über das Daten-Verknüpfungsglied 40 liegt. Die C-Schieberegister können auch parallel geladen werden, wie durch Laden aller logischen Einsen über das +V-Eingangssignal oder das Laden der Daten des aktuellen Bildes vom dynamischen Speicher 16 und über zugeordnete UND-Glieder 44 unter Steuerung durch das Taktsignal 1. The C shift registers of the correlator 20 are supplied via data logic elements 40 with either a logic 1 supplied by the + V source, a mask supplied by the mask generator 42 or data of the current image supplied by the dynamic memory 16 . If the C shift registers are only to receive a mask from the mask generator 42 , this can be done serially under the control of a clock signal 2 , the output signal of the C register N at the input of the C shift register (N -1) via the data logic element 40 lies. The C shift registers can also be loaded in parallel, such as by loading all logical ones via the + V input signal or loading the data of the current image from the dynamic memory 16 and via associated AND gates 44 under the control of the clock signal 1.

Entsprechende Bits jedes der A-, B- und C-Schieberegister des Korrelators 20 werden in mehreren Korrelator-Logikschaltungen 46 gemäß Fig. 4A verknüpft. Ein Exklusiv-ODER-Glied 48 (EOR) empfängt ein Eingangssignal von einem Bit des A-Schieberegisters und einem entsprechenden Bit des B-Schieberegisters. Das Ausgangssignal des EOR-Gliedes 48 ist einem Standard-UND-Glied 50 zugeführt, das als Verknüpfungseingangssignal das entsprechende Bit von dem C-Schieberegister empfängt. Die Logikschaltung 46 führt folglich die Boolesche Gleichung (A⊕B) C durch, wie sich das aus der Wahrheitstabelle gemäß Fig. 4B ergibt. Aus der Wahrheitstabelle gemäß Fig. 4B ergibt sich, daß dann, wenn die einander entsprechenden A- und B-Bits gleich sind, das Ausgangssignal Φ auf logischer Null ist, während es bei Disparität oder Ungleichheit zwischen den beiden Bits eine logische Eins ist. Wenn das C-Eingangssignal eine logische Null ist, ist Φ ebenfalls eine logische Null unabhängig von der Korrelation oder der Disparität zwischen den entsprechenden A- und B-Bits.Corresponding bits of each of the A , B and C shift registers of correlator 20 are combined in a plurality of correlator logic circuits 46 as shown in FIG. 4A. An exclusive-OR gate 48 (EOR) receives an input signal from a bit of the A shift register and a corresponding bit of the B shift register. The output signal of the EOR gate 48 is fed to a standard AND gate 50 , which receives the corresponding bit from the C shift register as a logic input signal. The logic circuit 46 consequently performs the Boolean equation (A ⊕ B) C , as can be seen from the truth table in FIG. 4B. . From the truth table of FIG 4B shows that, when the mutually corresponding A - and B bits are the same, the output signal Φ at a logical zero, while it is a logical one at disparity or inequality between the two bits. If the C input signal is a logic zero, Φ is also a logic zero regardless of the correlation or disparity between the corresponding A and B bits.

Es kann auch eine komplementäre Logik verwendet werden, um eine gewünschte Korrelation zu erhalten, die mit der erläuterten Lehre in Übereinstimmung ist. Eine solche komplementäre Logik stellt im wesentlichen lediglich eine Variation des Grundaufbaus des dargestellten Ausführungsbeispiels dar.Complementary logic can also be used to to obtain a desired correlation that with the explained Teaching is in agreement. Such a complementary Logic is essentially just a variation the basic structure of the illustrated embodiment.

Die Verbindung der Einzelbit-Korrelationsschaltungen, der Logikschaltungen 46, mit den A-, B- und C-Schieberegistern ist in Fig. 5 dargestellt, wobei deren Ausgangssignale zur Versorgung eines Augenblickswerts-Summierschalters 52 oder jeder anderen geeigneten Summierschaltung angeschlossen sind, die in der Lage ist, die Anhäufung von Korrelationen zwischen entsprechenden Bits der A-, B- und C-Schieberegister anzuzeigen. Wenn eine als Einzelbit-Korrelator ausgebildete Logikschaltung 46 jedem der N² Bits der A-, B- und C-Schieberegister zugeordnet ist, ergibt sich, daß der Augenblickswert-Summierschalter 52 N² Signale empfängt, die zur Bestimmung des Ausmaßes der Korrelation zwischen den Daten in den A- und B-Schieberegistern bei Maskierung durch das C-Schieberegister summiert werden. Aus der Wahrheitstabelle gemäß Fig. 4B ergibt sich, daß das Ausgangssignal des Augenblickswert-Summierschalters 52 bei einer Maximalzahl von Korrelationen minimal wird und bei einer Minimalzahl von Korrelationen maximal wird. Das heißt, daß Korrelations-Ausgangssignal vom Summierschalter 52 wird ein negativwerdender Impuls, wobei dieser Impuls einen minimalen Pegel am Punkt höchster Korrelation erreicht. Dieses Ausgangssignal wird durch den Abtastspeicher 27 der Schaltungsanordnung gemäß Fig. 1 erfaßt.The connection of the single bit correlation circuits, logic circuits 46 , to the A , B and C shift registers is shown in Fig. 5, the output signals of which are connected to supply an instantaneous summing switch 52 or any other suitable summing circuit used in the It is able to indicate the accumulation of correlations between corresponding bits of the A , B and C shift registers. If designed as a single-bit correlator logic circuit 46 to each of the N ² bits of the A - B - is assigned and C -Schieberegister, it follows that the instantaneous value Summierschalter 52 N ² receives signals to determine the extent of correlation between the Data in the A and B shift registers are summed when masked by the C shift register. From the truth table of FIG. 4B shows that the output of the current-value Summierschalters 52 becomes minimum at a maximum number of correlations and becomes maximum at a minimum number of correlations. That is, the correlation output from the summing switch 52 becomes a negative pulse, which pulse reaches a minimum level at the highest correlation point. This output signal is detected by the sample memory 27 of the circuit arrangement according to FIG. 1.

Gemäß Fig. 3 kann ein Zähler 41 vorgesehen sein, um den Augenblickwert-Speicherschalter 52 nur freizugeben, wenn der dynamische Speicher 16 die B- oder C-Schieberegister mit Daten vom aktuellen Bild aufgefüllt hat, um so die erwünschte Korrelationsfunktion zu erreichen. Bei der Schaltung gemäß Fig. 3 sind N (M + 1) Impulse des Taktsignals 1 erforderlich, um den dynamischen Speicher 16 und entweder B- oder C-Schieberegister zu laden, weshalb der Zähler 41 die Freigabe des Summierschalters 52 zu diesem Zeitpunkt bewirken kann. Der Zähler 41 kann jedoch decodiert werden, um den Summierschalter 52 zu jedem gewünschten Zeitpunkt freizugeben abhängig von der von dem Videokorrelator 10 zu erfüllenden Funktion. According to FIG. 3, a counter 41 can be provided in order to release the instantaneous value storage switch 52 only when the dynamic storage 16 has filled the B or C shift registers with data from the current image, in order to achieve the desired correlation function. . In the circuit of Figure 3, N (M + 1) pulses of the clock signal 1 is necessary to the dynamic memory 16 and either B - to load or C -Schieberegister, which is why the counter 41 can cause the release of the Summierschalters 52 at this time . However, counter 41 may be decoded to enable summing switch 52 at any desired time depending on the function to be performed by video correlator 10 .

Die vorliegende Erfindung wird bei Spurverfolgungs- oder Leit- und bei Führungsanlagen verwendet, bei denen ein aktuelles Bild mit einem Bezugsbild verglichen wird, wobei das Ausmaß der Korrelation zwischen diesen eine Anzeige dafür ist, ob das System bzw. der Video-Korrelator auf ein Ziel arbeitet oder nicht. Wie bei der Erläuterung der Logikschaltung 46 gemäß Fig. 4A erläutert, führen die C-Schieberegister ein Freigabeeingangssignal dem UND-Glied 50 zu und dienen daher als Maske mit Bezug auf die Arbeitsweise des Einzelbit-Korrelators entsprechend der Logikschaltung 46. Die in dem C-Schieberegister enthaltene Maske wählt durch Freigabe der verschiedenen Einzelbit-Korrelations-Logikschaltungen 46 denjenigen Teil des Bezugsbildes, der mit dem aktuellen Bild zu vergleichen ist und bewirkt daher auch das Ausgangssignal des Korrelators. Das Schieberegister C erreicht dann eine adaptive Apertur, derart, daß bei kleiner werdendem Sehfeld des aktuellen Bildes wie dann, wenn eine den Video-Korrelator 10 verwendende Rakete oder dergleichen sich dem Ziel nähert, der Teil des Bezugsbildes, der für die Spurverfolgung notwendig ist in ähnlicher Weise kleiner wird, wobei die Maske zum Isolieren dieses Teiles des Bezugsbildes dient, der während der Annäherung wichtig wird. Simultan mit der Annäherung kann eine unterschiedliche Teilung der Bilder erforderlich sein, da das Sehfeld kleiner wird und das aktuelle Ziel größer wird. In ähnlicher Weise kann das tatsächliche Bezugsbild selbst verändert werden durch Neuladen über das Daten-Verknüpfungsglied 36 in die A-Schieberegister. Ganz allgemein erreicht die Maske, die in dem C-Schieberegister gehalten werden kann, daß der Korrelator auf das Ziel ausgerichtet (auf Null) in dem Bezugsbild gehalten wird, wenn die Annäherung erfolgt. The present invention is used in tracking or guidance and guidance systems where a current image is compared to a reference image, the extent of the correlation between which is an indication of whether the system or video correlator is on a target works or not. As explained in the explanation of the logic circuit 46 according to FIG. 4A, the C shift registers supply an enable input signal to the AND gate 50 and therefore serve as a mask with reference to the mode of operation of the single-bit correlator corresponding to the logic circuit 46 . By releasing the various single-bit correlation logic circuits 46 , the mask contained in the C shift register selects that part of the reference image which is to be compared with the current image and therefore also effects the output signal of the correlator. The shift register C then reaches an adaptive aperture such that as the field of view of the current image becomes smaller, such as when a missile or the like using the video correlator 10 approaches the target, that part of the reference image which is necessary for tracking in FIG similarly becomes smaller, the mask being used to isolate that part of the reference image which becomes important during the approximation. Simultaneously with the approach, a different division of the images may be required, since the field of view becomes smaller and the current target becomes larger. Similarly, the actual reference image itself can be changed by reloading into the A shift registers via the data link 36 . In general, the mask that can be held in the C shift register will cause the correlator to be aligned with the target (at zero) in the reference image when the approach is made.

Ausgehend von dieser Maskierungstechnik und in weiterer Anwendung der Schaltungsanordnung gemäß den Fig. 3 und 4 erfolgt nun die gerätemäßige Verwirklichung der weiter oben erwähnten Algorithmen auf der Grundlage der vorliegenden Erfindung. Ausgehend von Gleichung (1) zeigt sich, daß eine Absolutdifferenz-Korrelation in einfacher Weise dadurch erhalten werden kann, daß beispielsweise ein Bezugsbild in das A-Schieberegister von der Bezugssignalquelle 18 über das Daten-Verküpfungsglied 36 geladen wird. Simultan mit dem Laden des Bezugsbildes kann eine Maske von dem Maskengenerator 42 über das Daten-Verknüpfungsglied 40 und in das C-Register geladen werden. Bei so gespeicherten Bezugsbild und Maske kann das Taktsignal 1 den dynamischen Speicher 16 vom Videoprozessor 14 seriell laden. Gleichzeitig mit dem seriellen Laden und Verschieben der Daten innerhalb des dynamischen Speichers 16 wird das aktuelle Bild parallel über die Daten-Verknüpfungsglieder 38 und in das B-Schieberegister des Korrelators 20 verschoben. Nach N (M + 1) Impulsen des Taktsignals 1 sind der dynamische Speicher 16 und das B-Schieberegister des Korrelators 20 vollständig geladen und kann der Zähler 41, der zum Erfassen dieser Situation decodiert ist, den Augenblickswert-Summierschalter 52 freigeben. Bei jedem folgenden Impuls des Taktsignals 1 wird das vollständige im dynamischen Speicher 16 gehaltene Bezugsbild seriell um ein Pixel verschoben und wird das in den B-Schieberegistern des Korrelators 20 enthaltene aktuelle Bild in ähnlicher Weise parallel verschoben. Daher wird, da das Taktsignal 1 weiterläuft, das aktuelle Bild, das von dem Prozessor 14 ständig zugeführt wird, über jede denkbare Position innerhalb der B-Schieberegister verschoben. Bei jeder Verschiebung erfolgt eine bitweise Korrelation über die Einzelbit-Korrelations-Logikschaltung 46, wobei die ausgangsseitige Korrelationsfunktion durch den Augenblickswert-Summierschalter 52 erfaßt wird. Daraus folgt, daß eine Absolutdifferenz-Korrealtion zwischen einem aktuellen Bild und einem Bezugsbild unter Verwendung der Schaltungsanordnung gemäß Fig. 3 erreicht werden kann. Der Augenblickswert-Summierschalter 52 kann ein Ausgangssignal an den Abtastspeicher 57 abgeben, um die beste Anpassung bzw. Übereinstimmung zu bestimmen.On the basis of this masking technique and in a further application of the circuit arrangement according to FIGS . 3 and 4, the algorithms mentioned above are now implemented on the basis of the present invention. Starting from equation (1), it can be seen that an absolute difference correlation can be obtained in a simple manner by, for example, loading a reference image into the A shift register from the reference signal source 18 via the data link 36 . Simultaneously with the loading of the reference image, a mask can be loaded from the mask generator 42 via the data link 40 and into the C register. With the reference image and mask stored in this way, the clock signal 1 can load the dynamic memory 16 serially from the video processor 14 . Simultaneously with the serial loading and shifting of the data within the dynamic memory 16 , the current image is shifted in parallel via the data links 38 and into the B shift register of the correlator 20 . After N (M + 1) pulses of the clock signal 1, the dynamic memory 16 and the B shift register of the correlator 20 are fully loaded and the counter 41 , which is decoded to detect this situation, can release the instantaneous value summing switch 52 . With each subsequent pulse of the clock signal 1, the complete reference image held in the dynamic memory 16 is shifted serially by one pixel and the current image contained in the B shift registers of the correlator 20 is similarly shifted in parallel. Therefore, since the clock signal 1 continues, the current image, which is constantly supplied by the processor 14 , is shifted over every conceivable position within the B shift register. With each shift, a bit-wise correlation takes place via the single-bit correlation logic circuit 46 , the output-side correlation function being detected by the instantaneous value summing switch 52 . It follows that an absolute difference correlation between a current image and a reference image can be achieved using the circuit arrangement according to FIG. 3. The instantaneous value summing switch 52 can provide an output signal to the sample memory 57 to determine the best match.

Unter Verwendung der Schaltungsanordnung kann auch eine mittlere Absolutdifferenz-Korrelation, kurz MAD-Korrelation, gemäß Gleichung (2) durchgeführt werden. In diesem Fall werden die Maskenfunktion in das C-Register von dem Maskengenerator 42 geladen, die A-Schieberegister alle mit Einsen und die B-Schieberegister alle mit Nullen geladen, oder umgekehrt, wobei dann die MAD-Korrelationsfunktioin Φ gemäß Gleichung (1) erzeugbar ist. Das Ausgangssignal des Augenblickswert-Summierschalters 52 ist dann äquivalent dem Nenner der Gleichung (2), der Summe der Maskenbits, die im C-Schieberegister gehalten sind. Dieser Wert kann in dem Pufferregister 33 gemäß Fig. 1 gehalten werden. Das A-Schieberegister kann dann mit dem Bezugsbild und das B-Schieberegister mit dem aktuellen Bild in der erläuterten Weise gefüllt werden und die Arbeitsweise, die für den Algorithmus gemäß Gleichung (1) erforderlich ist, kann dann durchgeführt werden, wobei dies dann den Zähler der Gleichung (2) erreicht. Das Ausgangssignal des Pufferregisters 33 kann dann als Nenner dem Teiler 35 zugeführt werden, wobei simultan die Korrelationen des Korrelators 20 bei jedem Impuls des Taktsignals 1 als Nenner zugeführt sind. Die MAD-Korrelation gemäß Gleichung (2) wird dann mit Verschieben des aktuellen Bildes durch den Korrelator 20 durchgeführt.Using the circuit arrangement, a mean absolute difference correlation, or MAD correlation for short, can be carried out in accordance with equation (2). In this case, the mask function is loaded into the C register by the mask generator 42 , the A shift registers are all loaded with ones and the B shift registers are all loaded with zeros, or vice versa, in which case the MAD correlation function Φ can be generated in accordance with equation (1) is. The output signal of the instantaneous value summing switch 52 is then equivalent to the denominator of equation (2), the sum of the mask bits which are held in the C shift register. This value can be held in the buffer register 33 according to FIG. 1. The A shift register can then be filled with the reference image and the B shift register with the current image in the manner explained and the mode of operation required for the algorithm according to equation (1) can then be carried out, this being the counter of equation (2) is reached. The output signal of the buffer register 33 can then be supplied as a denominator to the divider 35 , the correlations of the correlator 20 being supplied simultaneously as a denominator for each pulse of the clock signal 1. The MAD correlation according to equation (2) is then carried out by the correlator 20 shifting the current image.

Die aperturnormalisierte Produktkorrelation gemäß Gleichung (5) kann durch Laden eines maskierten Bezugsbildes in das A-Schieberegister über das UND-Glied 44 und das Daten-Verknüpfungsglied 36 erfolgen, derart, daß das A-Schieberegister das durch die Maskenfunktion maskierte Bezugsbild enthält. Dann können logische Nullen in die B-Schieberegister über die Daten-Verknüpfungsglieder 38 geladen werden. Zu dieser Zeit wird das aktuelle Bild über die Daten-Verknüpfungsglieder 40 durch die C-Schieberegister verschoben. Zähler für den Algorithmus gemäß Gleichung (5) werden auf diese Weise unter Steuerung durch das Taktsignal 1 erhalten. Vor dem Verschieben des aktuellen Bildes durch das C-Schieberegister kann das C-Schieberegister vollständig mit Einsen geladen werden, wobei die B-Schieberegister vollständig mit Nullen geladen sind, um den Algorithmus gemäß Gleichung (4) zu erhalten, der der Nenner der Gleichung (5) ist. Durch Speichern dieses Ergebnisses im Pufferregister 33 als Nenner für den Teiler 35 und durch dann Zuführen der sequentiell erhaltenen Zähler in der erläuterten Weise zu dem Teiler 35 wird der Algorithmus der Gleichung (5) erfüllt, nämlich eine aperturnormalisierte Produktkorrelation zwischen dem aktuellen Bild und dem Bezugsbild erzielt.The aperture normalized product correlation according to equation (5) can be carried out by loading a masked reference image into the A shift register via the AND gate 44 and the data link 36 such that the A shift register contains the reference image masked by the mask function. Then logical zeros can be loaded into the B shift registers via the data links 38 . At this time, the current image is shifted over the data links 40 by the C shift registers. Counters for the algorithm according to equation (5) are obtained in this way under the control of the clock signal 1. Before shifting the current image through the C shift register, the C shift register can be completely loaded with ones, the B shift register being completely loaded with zeros to obtain the algorithm according to equation (4), which is the denominator of the equation ( 5) is. By storing this result in the buffer register 33 as a denominator for the divider 35 and then feeding the sequentially obtained numerators to the divider 35 in the manner explained, the algorithm of equation (5) is fulfilled, namely an aperture-normalized product correlation between the current image and the reference image achieved.

Die mehrpegelige MAD-Korrelation gemäß Gleichung (6) und Tabelle 1 kann unter Verwendung der Schaltungsanordnung gemäß Fig. 6 durchgeführt werden. Es zeigt sich, daß der Korrelator 20 gemäß Fig. 1 für eine solche Korrelation insoweit erweitert ausgebildet ist, als jedes digitalisiertes Pixel mehrere Bits binärer Daten zur Darstellung ihres Wertes benötigt und daher für den dreipegeligen Korrelator gemäß Fig. 7, der bezüglich einer gleichen Anzahl von Pixel wie in Fig. 1 dargestellt arbeitet, die Größe der A-, B- und C-Schieberegister verdoppelt ist. In ähnlicher Weise sind doppelt so viele Einzelbit-Korrelatoren C 1, C 2 erforderlich, die bezüglich entsprechender Bits der Daten des Bezugsbildes und des aktuellen Bildes arbeiten, wobei die Einzelbit-Korrelatoren jeweils ähnlich der Logikschaltung 46 gemäß Fig. 4 sind. Die gesamte Korrelationsfunktion Φ _MAD zwischen entsprechenden Pixel des Bezugsbildes und des aktuellen Bildes ist die Summe der Ausgangssignale der Einzelbit-Korrelatoren C 1, C 2, wie das in Tabelle 1 dargestellt ist. Wieder können alle Korrelatorelemente oder Logikschaltungen 46 eine einzige Summierschaltung oder einen einzigen Summierschalter 52 speisen, wobei im übrigen der Video-Korrelator wie der gemäß Fig. 1 arbeitet.The multi-level MAD correlation according to equation (6) and table 1 can be carried out using the circuit arrangement according to FIG. 6. It can be seen that the correlator 20 according to FIG. 1 is expanded for such a correlation insofar as each digitized pixel requires several bits of binary data to represent its value and therefore for the three-level correlator according to FIG. 7, which has an equal number of pixels as shown in Fig. 1, the size of the A , B and C shift registers is doubled. Similarly, twice as many single bit correlators C 1, C 2 are required to operate on corresponding bits of the data of the reference picture and the current picture, the single bit correlators each being similar to the logic circuit 46 of FIG. 4. The entire correlation function Φ _MAD between corresponding pixels of the reference image and the current image is the sum of the output signals of the single-bit correlators C 1, C 2, as shown in Table 1. Again, all the correlator elements or logic circuits 46 can feed a single summing circuit or a single summing switch 52 , the video correlator operating in the rest as shown in FIG. 1.

Mit Ausnahme der Erhöhung der Größe der Schaltung wird die Korrelationsfunktion gemäß Gleichung (6) in der gleichen Weise erhalten wie die gemäß Gleichung (2). Der Nenner kann durch Setzen des A-Schieberegisters auf logische Einsen und des B-Schieberegisters auf logische Nullen und Durchführen der Korrelationsfunktion gemäß Gleichung (1) erhalten werden. Das Ergebnis kann dann im Pufferregister 33 zur Zufuhr zum Teiler 35 gespeichert werden. Ein neuer Zähler kann dann dem Teiler 35 bei jedem Impuls des Taktsignals 1 zugeführt werden, wenn das aktuelle Bild schrittweise über das Bezugsbild geführt wird.Except for increasing the size of the circuit, the correlation function according to equation (6) is obtained in the same manner as that according to equation (2). The denominator can be obtained by setting the A shift register to logic ones and the B shift register to logic zeros and performing the correlation function according to equation (1). The result can then be stored in buffer register 33 for delivery to divider 35 . A new counter can then be fed to the divider 35 with each pulse of the clock signal 1 if the current image is passed step by step over the reference image.

Abhängig von der Art der erforderlichen Daten und/oder des betrachteten Zielbereiches oder des verwendeten Bezugsbildes kann es erwünscht sein, die Korrelationsfunktion als mehrpegelige Produktkorrelation durchzuführen. Die aperturnormalisierte mehrpegelige Produktkorrelation gemäß den Gleichungen (7) und (8) und gemäß Tabelle 2 kann mittels einer Schaltung durchgeführt werden, wie sie in Fig. 7 dargestellt ist. Wieder ist eine Verdoppelung der Einzelbit-Korrelatoren bzw. Logikschaltungen 46 C 1 bis C 4) erforderlich. Wie sich aus Tabelle 2 ergibt, sind Multiplizierer 54 bis 60 erforderlich, um die Werte der Ausgangssignale der Einzelbit-Korrelatoren C 1 bis C 4 (bzw. Logikschaltungen 46) zu gewichten. Um die Korrelationsfunktion Φ _A der Gleichung (8) zu erhalten, ist das B-Schieberegister mit Nullen geladen, ist das C-Schieberegister mit Einsen geladen und wird das A-Schieberegister mit maskierten Bezugsbild-Daten von Maskenregister 42, UND-Glied 44 und Daten-Verknüpfungsglied 36 geladen. Das Ausgangssignal des Augenblickswert-Summierschalters 52 beträgt dann 2Φ _A, das dann einem Teiler zugeführt wird, und um einen Faktor 2 untersetzt wird, oder in Form des erhaltenen Wertes gespeichert wird, insoweit dieser Wert als Nenner für alle Korrelationen verwendet wird, die durchzuführen sind, wenn das aktuelle Bild durch das C-Schieberegister verschoben wird. Auf jeden Fall wird ein Faktor Φ _A als Nenner für den Teiler 35 im Pufferregister 33 gespeichert. Das aktuelle Bild wird unter Steuerung durch das Taktsignal 1 durch die C-Schieberegister verschoben, wobei die Korrelation in der erwähnten Weise über Einzelbit-Korrelatoren C 1 bis C 4 (bzw. Logikschaltungen 46) durchgeführt werden und deren Ausgangssignale durch die Multiplizierer 54 bis 60 (K 1 bis K 4) gemäß Tabelle 2 gewichtet werden. Die Augenblickswert-Summierschaltung 52 empfängt die Ausgangssignale der gewichteten Werte von den Multiplizierern 54 bis 60 und arbeitet in üblicher Weise, um aufeinanderfolgend erhaltene Korrelationsausgangssignale Φ _P abnehmenden Wertes dem Teiler 35 (als Zähler) zuzuführen. Hier wird die normalisierte mehrpegelige Produktkorrelation durch Teilen von Φ _P durch Φ _A gemäß Gleichung (5) erhalten. Die übrige Schaltung des Video-Korrelators 10 arbeitet in der weiter oben erläuterten Weise, derart, daß eine Bestimmung dahingehend erfolgen kann, wo die Lageadresse hinsichtlich der besten erreichten Korrelation ist.Depending on the type of data required and / or the target area under consideration or the reference image used, it may be desirable to carry out the correlation function as a multi-level product correlation. The aperture normalized multi-level product correlation according to equations (7) and (8) and according to table 2 can be carried out by means of a circuit as shown in FIG. 7. Again, a doubling of the single bit correlators or logic circuits 46 C 1 to C 4) is required. As can be seen from Table 2, multipliers 54 to 60 are required in order to weight the values of the output signals of the single-bit correlators C 1 to C 4 (or logic circuits 46 ). In order to obtain the correlation function Φ _A of equation (8), the B shift register is loaded with zeros, the C shift register is loaded with ones and the A shift register is filled with masked reference image data from mask register 42 , AND gate 44 and Data link 36 loaded. The output signal of the instantaneous value summing switch 52 is then 2 Φ _A , which is then fed to a divider and is reduced by a factor of 2, or is stored in the form of the value obtained, insofar as this value is used as a denominator for all correlations to be carried out when the current image is shifted by the C shift register. In any case, a factor Φ _{A is} stored as a denominator for the divisor 35 in the buffer register 33 . The current image is shifted under the control of the clock signal 1 by the C shift registers, the correlation in the manner mentioned being carried out via single-bit correlators C 1 to C 4 (or logic circuits 46 ) and their output signals by the multipliers 54 to 60 (K 1 to K 4) are weighted according to Table 2. The instantaneous value summing circuit 52 receives the output signals of the weighted values from the multipliers 54 to 60 and operates in the usual way to supply successively obtained correlation output signals Φ _{P of} decreasing value to the divider 35 (as a counter). Here the normalized multi-level product correlation is obtained by dividing Φ _P by Φ _A according to equation (5). The remaining circuitry of the video correlator 10 operates in the manner explained above, in such a way that a determination can be made as to where the position address is with regard to the best correlation achieved.

Unter Verwendung von integrierten Großschaltkreisen (LSI) konnte ein dualer 128-Bit-Korrelator auf einem einzigen Chip hergestellt werden. Ein solcher Chip enthält A-, B- und C-Schieberegister mit jeweils 128 Bit und 128 Einzelbit-Korrelationsschaltungen entsprechend der Logikschaltung 46 gemäß Fig. 4A. Mittels dieses integrierten Großschaltkreises konnte ein Video-Korrelator in einer kompakten und vergleichsweise leichtgewichteten Einheit untergebracht werden, wobei er trotzdem die erforderliche Genauigkeit und Zuverlässigkeit erreicht.Using integrated large circuit (LSI), a dual 128-bit correlator could be built on a single chip. Such a chip contains A , B and C shift registers each with 128 bits and 128 single bit correlation circuits corresponding to the logic circuit 46 according to FIG. 4A. Using this integrated large circuit, a video correlator could be accommodated in a compact and comparatively light-weight unit, while still achieving the required accuracy and reliability.

Claims

1. digital video correlator for comparing a current image with a reference image,
with a digitizer ( 14 ) for dividing the current image and the reference image into pixels and for digitizing the pixels into binary data bits, and
having a first shift register ( 16 ) connected to the digitizer for receiving the binary data bits of the digitized pixels of the current image in a sequential order, characterized by a correlator ( 20 ) connected to the digitizer ( 14 ) and the first shift register ( 16 ), which receives and stores the digitized pixels (R _i ) of the reference image and which receives the digitized pixels (P _i ) of the current image from the first shift register ( 16 ),
with a second, a third and a fourth shift register (A, B, C) , of which the bits assigned to one another are each connected to a logic circuit ( 46 ) which generates a correlation signal ( Φ _i ), which is an exclusive-OR operation the mutually assigned bits from the second and third shift registers (A, B) and an AND operation of the exclusively OR-linked signal with the associated bit of the fourth shift register (C) , and
with a logic circuit, ( 36, 38, 40 ), which is connected between the first shift register ( 16 ) and the second, third and fourth shift registers (A, B, C) and selectable input signals (P _i , R _i , -) to the the latter shift registers (A, B, C) linked, which can be selected according to the correlation function

a) the binary "1", the binary "0", the pixels (R _i ) of the reference image or the pixels of an evaluation function can be read into the second shift register (A) ,
b) the binary "1", the binary "0" or pixels (P _i ) of the current image can be read into the third shift register (B) , and
c) the binary "1", the pixels P _{i of} the current image or the pixels of the evaluation function can be read into the fourth shift register (C) .

2. Digital video correlator according to claim 1, characterized, that the evaluation function represents a mask function.

3. Digital video correlator according to claim 1 or 2, characterized by a summing circuit ( 52 ) which sums the correlation signals ( Φ _i ).

4. Digital video correlator according to claim 3, characterized by one of the summing circuit ( 52 ) downstream sample memory ( 27 ) which holds the largest output signal from the summing circuit ( 52 ).

5. Digital video correlator according to claim 4, characterized by a register ( 29 ) in operative connection with the sample memory ( 27 ) which stores the counter reading which corresponds to the value of the largest output signal from the summing circuit ( 52 ).

6. Digital video correlator according to one of claims 1 to 5, characterized in that it according to correlated, with Φ = absolute difference correlation function, Ai = i th of n bits of the second shift register (A) , Bi = i th of n bits of the third shift register (B) , Ci = i th of n bits of the fourth shift register (C) , the reference image being stored in the second shift register (A) , the current image in the third shift register (B) and the evaluation function being displaceably stored in the third shift register.

7. Digital video correlator according to one of claims 1 to 5, characterized in that it according to correlated, with Φ _MAD = mean absolute difference correlation function, Ai = i -th of n bits of the second shift register (A) , Bi = i -th of n bits of the third shift register (B) , Ci = i -th of n bits of the fourth shift register (C) , the reference image being stored in the second shift register (A) , the current image in the third shift register (B) and the evaluation function being displaceably stored in the shift register (C) and
whereby for the determination of the denominator all Ai or Bi are set to 1 and all Bi or Ai to 0 and the correlation result is stored in a buffer memory ( 33 ) and, in accordance with the determination of the numerator, its correlation result with that of the denominator is divided ( 35 ) is supplied.

8. Digital video correlator according to one of claims 1 to 5, characterized in that it according to correlated, with Φ _N = aperture-normalized product correlation function, Φ _P = product correlation function, Φ _A = aperture correlation function, Ai = i th of n bits of the second shift register (A) , Bi = 0, Ci = i th of n bits of the fourth shift register (C) , all Ci having been set to zero in advance for the determination of the denominator and the correlation result being stored in a buffer memory ( 33 ) and, in accordance with the determination of the numerator, its correlation result with that of the denominator one Divider ( 35 ) is supplied.

9. Digital video correlator according to one of claims 6 to 8, characterized in that for a k- level correlation (k -1) logic circuits ( 46; C 1, C 2, C 3, C 4) as single bit correlators are provided, the output signals of which are fed to a summing circuit ( 52 ).