DE3000872A1 - Multiprozessorsystem - Google Patents

Description

naghgereichtJ 3 Ü O U 8 7

SCHiFF v.^r :.·..:? GIRFHL SCHUsiS-L-H_ri-F I-''· · 'λ>.Ν~ΉΔΙ ¹S ΓΙ.'-JCK

Die Erfindung betrifft eine Multiprozessoranordnung für Automationssysteme und den wissenschaftlichen Gerätebau.

Bekannt ist eine Mikroprozessoranordnung mit einem Mikroprozessor/ einem Programm- und einem Operationsspeicher, die miteinander auch durch Interfaceketten verbunden sind, und eine Einheit für die Erzeugung von Datenverarbeitungs-Stroben, ein Register für die Vorgabe von Datenverarbeitungs-Befehlen mit dem Datenverarbeitungs-Leitweg enthalten. Die Datenübertragung zwischen dem Leitweg und dem Speicher der Anorndung ist durch einen 3K-8-bit-Speicher organisiert, •wobei TK einen 24-bit-Speicher darstellt. Diese Speicherdatei wird vom Mikroprozessor als 8-bit-Datei benutzt; der Leitweg operiert direkt mit 24-bit-Worten.

Eine solche Lösung trägt zum schnellen Datenaustausch zwischen den Modulen und dem Mikroprozessor bei, erschwert jedoch wesentlich die Verarbeitung im Echtzeitbetrieb, da die Zeit für das Erhalten einer Eingabe/Ausgabe-Variablen mehrfach verlängert wird. Die Speicherbenutzung ist uneffektiv, da beim Datenaustausch nicht immer 24-bit-Worte verwendet werden.

Die übliche Lösung bei den meisten bekannten Ausführungen ist der Einsatz von 3x8 logischen Ventilen, durch die der Austausch über den Leitweg erfolgt. In Bezug auf die effektive Zeit für die Durchführung der Eingabe/Ausgabe-Operationen ist diese Lösung langsamer, wird jedoch trotzdem vorgezogen, da es alle Möglichkeiten für eine schnelle Verarbeitung im Echtzeitbetrieb liefert.

O 2 O O 3O / O7 4 9

BAD OR/G/NAL

·: Hin= v.fONI.H J₃ fr* I.Hl. S,r ;.,.-->· 1,'-J-T f >i..|Mc,HMJS PINCK

Nachteile der bekannten Mikroprozossoranordnung sind:
die Zeit für die Organisation eines Zyklus ist üang, die
Stationsprioritäten sind konstant festgelegt, die
Unterbrechungsanforderungen werden programmverarbeitet, wodurch der Zyklus zusätzlich verzögert wird, die spezifischen Betriebsarten sind progrcamorganisiert, wobei die Datendateienübertragung prograirunorganisiert ist.

7-iufg&be der Erfindung ist es, eine Multiprozessoranordnung im Datenverarbeitungs-System zu schaffen, bei der den einzelnen Prozessoren spezialisierte Funktionen zukommen, wodurch eine höhere Operationsgeschwindigkeit erreicht wird.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Multiprozessoranordnung, die einen Steuermikroprozessor mit
einem Speicher enthält, die je zweiseitig mit dem Mikroprozessor-Leitweg verbunden sind. Der Steuerprozessor des
Datenkanals steht mit einem Programmspeicher, einem Multiplexer, Adressen eines Adressenregisters des Programmspeichers, einem Stationsregister, einem Prozessor für die Unterbrechungsverarbeitung, einem Datenadressenregister,
einem Datenregister und dem Mikroprozessor-Leitweg in Verbindung. Der Multiplexer ist an dem Mikroprozessor-Leitweg und an das Adressenregister des Programmspeichers gekoppelt und der Programmspeicher seinerseits mit dem Mikroprozessor-Leitweg, mit dem Stationsregister, mit dem Multiplexer und dem Datenadressenregister. Das Adressenregister des Programmspeichers ist mit dem Mikroprozessor-Leitweg gekoppelt, wobei das Stationsregister auch mit dem Datenverarbeitungs-Leitweg verbunden ist, und der Prozessor für die Unterbechungsverarbeitung, das Datenadressenregister und der Datenregister auch mit dem Mikroprozessor-Leitweg und dem Datenverarbeitungs-Lei tweg in Verbindung stehen.

Die Vorteile der Multiprozessoranordnung sind:

schneller Datenaustausch zwischen den verschiedenen Daten-

03003G/O7 49

BAD ORIGINAL

SCHIFF V. FONJHR L. Tt-:.."HL !->. ;'-!T fl, HOPF H f3i j:Ni'jHiUS C¹NrK

3 U Ü Ü 0 7

verarbeitungs-Modulen und der Multiprozessoranordnung, Realisierung der spezifischen Funktionen eines Spektralanölysators durch geringe Zusatzmittel, Prograirüiivorgdbe der Prioritäten der Modul-Unterbrechungsanforderungen und dynamische Änderung ihrer Prioritäten und Bedienungsprogra;iuiie.

Die Erfindung wird anhand der beiliegenden, die Blockschaltung der Multiprozessoranordnung darstellenden Abbildung näher erläutert.

Erfindungsgemäß besteht die Multiprozessoranordnung aus einem Steuermikroprozessor 1 mit Speicher 2, von denen ein jeder zweiseitig mit dem Mikroprozessor-Leitweg 3 gekoppelt ist. Der Steuerprozessor des Datenkanals 4 ist in Verbindung mit einem Programmspeicher 5, einem Multiplexer 6, einem Adressenregister 7, einem Stationsregister 8, einem Prozessor 9 für die Unterbrechungsverarbeitung, einem Datenadressenregister 10, einem Datenregister 11, dem Mikroprozessor-Leitweg 3 und einem Datenverarbeitungs-Leitweg 12, wobei der Programmspeicher 5 seinerseits mit dem Mikroprozessor-Leitweg 3, mit dem Stationsregister 8, mit dem Multiplexer 6 und mit dem Datenadressenregister 10 verbunden ist; der Multiplexer 6 ist mit dem Mikroprozessor-Leitweg 3 und dem Adressenregister des Programmspeichers 7 gekoppelt, wobei das Adressenregister des Programmspeichers 7 mit dem Mikroprozessor-Leitweg 3 verbunden ist; das Stationsregister 8 ist an einem Datenverarbeitungs-Leitweg 12 angeschlossen; der Prozessor 9 für die Unterbrechungsverarbeitung, das Datenadressenregister 10 und das Datenregister 11 sind sind ferner an den Mikroprozessor-Leitweg 3 und an den Datenverarbeitungs-Leitweg 12 angeschlossen.

Der Steuermikroprozessor 1 und der Speicher 2 stellen eine vollendete Mikrorechnerkonfiguration mit weiten Rechen- und Programmöglichkeiten dar. Zum Speicher 2 besteht auch vom Steuerprozessor des Datenkanals 4 Zugriff. Mit dem Speicher funktionieren beide Prozessoren im Zeitteilbetrieb. Zum Pro-

030030/0749

bäetöriginal

NACHGEREiCHT

3ÜÜU8 7 2

Ir-F ν.ί-ϋ-.i-ri bTkuHL Srn"!'1'-l..HOt'r f ·.-·.'-.'". \ΐ- It i ,NCK

5 besteht sowohl vom Mikroprozessor 1, d.h. in diesem Fa]Ie stellt er einen Teil seines eigenen Speichers dar, als auch vom Steuerprozessor des Datenkanals Zugriff. Der Steuermikroprozessor 1 ist imstande, im Programmspeicher aufzuzeichnen und zu lesen; der Steuerprozessor des Datenkanals 4 kann vom Programmspeicher nur lesen. Der Programmspeicher 5 wird mittels des Multiplexers 6 von einem der beiden Prozessoren adressiert und gewählt. Das Stationsregister

8 bestimmt das Modul, an das sich der Steuerprozessor des Datenkanals 4 wendet.

Der Prozessor 9 für die Unterbrechungsverarbeitung bearbeitet asynchron alle von den Modulen durch einen Datenverarbeitungs-Lei tweg 12 in der Anordnung eintretende Anforderungen und gibt im Steuermultiprozessor ein Unterbrechungssignal und die Anfangsadresse des Bedienungsprogramms ein. Das Datenadressenregister adressiert die Zellen des Speichers 2, in dem die vom Datenregister 11 eingegebenen Daten aufgezeichnet oder die im Datenregister 11 aufgezeichneten Daten gelesen werden. Die Daten aus dem Datenregister 11 werden über den Datenverarbeitungs-Leitweg 12 von den verschiedenen Modulen der Anordnung ein- oder ausgegeben.

Der Steuermikroprozessor 2 und sein Betriebssystem geben das Betriebsprogramm des Steuerprozessors des Datenkanals 4 und des Programmspeichers 5 ein. Der Prozessor 9 für die Unterbrechung sve rarbe i tung erhält alle Anforderungen (insgesamt 23) von den Modulen über einen Datenverarbeitungs-Leitweg In seinem Speicher sind im voraus vom Steuermikroprozessor die Prioritäten aller Anforderungen gespeichert. Der Prozessor

9 für die Unterbrechungsverarbeitung sondert von den verschiedenen Anforderungen die Anforderung mit der höchsten Priorität aus und gibt ein Unterbrechungssignal in den Steuermikroprozessor 1 ein. Falls der Steuerprozessor des Datenkanals 4 in diesem Augenblick ein bestimmtes Programm ausführt, wird vom Steuermikroprozessor 1 die Unterbrechungsanforderung bearbeitet, und das Endsignal des Programms vom

030030/0749

BAD ORIGINAL

■λ· : HIr ■-' ν. Π..·.". ^ _>I.-<|;HL SCHUHI-I. HOPF Γ r.'-.Hi-'b KlNCK

Steuerprozessor des Datenkanals 4 abgewartet, wonach er in den Steuerprozessor des Datenkanals ein Signal für den Eeginn der Verarbeitung der neuen Anforderung eingibt, wobei gleichzeitig auch die Anfangsadresse des Programms eingegeben wird. Der Steuerprozessor des Datenkanals 4 beginnt in natürlicher Reihenfolge die Ausführung des im Programmspeicher aufgezeichneten Programms, Das Befehlsformat ist für das Datenverarbeitungs-System ausgelegt, d.h. es enthält Daten über die Art der Datenverarbeitungs-Operation (Standard EUR 4 6ΟΟ) und über die Modulnummer, mit dem der Betrieb der Anordnung erfolgt.

Der Betrieb (STOP, ADRESSENSUCHEN₇ WIEDERHOLUNG, BLOCKÜBERTRAGUNG) umfaßt die Anfangsadresse der Speicherzelle, in der die Daten aufgezeichnet und gelesen werden, die Länge der zu übertragenden Datendatei, oder die Abschlußbedirgingen bei machen Betriebsarten. Jeder Befehl wird in nachstehender Reihenfolge ausgeführt: Nach Ablesen des Befehls vom Programmspeicher 5 wird vom Steuerprozessor des Datenkanals 4 die Datenverarbeitungs-Funktion F unter Registeradresse oder Moduleinheit gespeichert, die Modulnummer N wird in das Stationsregister 8 zur Decodierung, und beim Befehl "Lesen" oder "Aufzeichnung" auch die Zellenadresse vom Speicher in das Datenadressenregister eingegeben. In Abhängigkeit vom Befehl (Befehl "Lesen") erzeugt der Steuerprozessor des Datenkanals eine Reihenfolge von Operationen - Lesen vom Speicher 2 nach Anfangsadresse im Datenadressenregister 10 und Aufzeichnung im Datenregister 11, Adresseninkrementierung, Lesen und Aufzeichnung des neuen Bytes vom Speicher, erneutes Inkrementieren und wiederum Lesen und Aufzeichnung. Das ist auf die Länge eines Mikroprozessorwortes von einem Byte, 8 bits zurückzuführen, wobei das Datenverarbeitungs-Wort 2 4 bits aufweist. Nach dieser Vorbereitung erzeugt der Steuerprozessor des Datenkanals 4 die Datenverarbeitungs-Operation, d.h. in den Datenverarbeitungs-Leitweg 12 werden die Nummer des Bedienung an-

Ö3Ö030/0749

BAD ORIGINAL

SzC₁-HrF v.HQNER STR¹THL SCHDRH -HCI'!- r |!--M,-,H.'.US Fl^-Ji-K ~/"~

fordernd fin Moduls und in Binärcodierung die Funktion und die Adresse einer Einheit des Moduls eingegeben. Fa]Is der Befehl in einem gegebenen Betrieb ausgeführt wird, wird diese Reihenfolge so oft wiederholt, bis die Abschlußbedirtungen erfüllt sind. Währenddessen verarbeitet der Prozessor 9 für die Unterbrechungsverarbeitung ständig die Anforderungen und gibt die entsprechenden Daten in den Steuerprozessor 1 ein.

Ö30030/O7A9 BAD ORIGINAL^

Claims (1)

1. 30ÜÜÖ7

   SCHIFF ν. KU NH R STRKHL SCHIJBEL-HOPF EBRINGHAUS I-INCK

   MARlAHiLFPLATZ 2 A 3, MUMCHEN 9O RLbSE: POSTFACH &ö O1 (SO, D-BOCiO MÜNCHEN 95

   Al SO F^Orr^S'ONAL REPHr-¹JtN¹ATiVrS BEFORE THE ΕϋΛΟί'£ΛΝ K¹AT-TNT Of¹FiCE

   KARL LUDWIG SCHIFF (IP«: i ''TB)

   DIPL- CHEM. DR. AuEXtNDt^ ν FUME. R

   DIPL. IhJG. PETER STPEHL

   DIPL CHEM. DR. URSULA F-CHlH'FL-HOPF

   DIPL. IMG. BIETER FH^:e:NGW4US

   CR IMG DIcTER PlMCK

   TELEX 5-S3E6E· ΑυΡΟ D -P 30 00 8/2. J TElEsRäMME AUROMAHCPA7 MJNCH!

   BAZA ZA AVTOFaATIZACIA NA ^ ^_{11 WQQ}

   NAUCHNIA EXPERIMENT

   DE/rö DEA-19883

   MULTIPROZESSORANORDNUNG

   Patentanspruch

   Multiprozessoranordnung, mit einem Steuermikroprozessor mit Speicher, die je beidseitig mit einem Mikroprozessor-Leitweg gekoppelt sind, dadurch gekennzeichnet, daß ein Steuerprozessor des Datenkanals <4) mit einem Programmspeicher (5), einem Multiplexer (6), Adressen eines Adressenregisters (7) des Programmspeichers (5), einem Stationsregister (8), einem Prozessor (9) für die Unterbrechungsverarbeitung, einem Datenadressenregister (10) einem Datenregister (11) und mit dem Mikroprozessor-Leitweg

   (3) verbunden ist, wobei der Programmspeicher (5) seinerseits mit dem Mikroprozessor-Leitweg (3), dem Stationsregister (8), dem Multiplexer (6) und dem Datenadressenregister

   (10) gekoppelt ist, und der Multiplexer (6) an den Mikro-

   030030/0749

   -.Cl-ririFL-HOPF ry..-.iNGHAIIS h.NCK

   prozessor-Leitweg und das Adressenregister des Programmspeichers (7) angeschlossen ist, daß das letztere mit dem Mikroprozessor-Leitweg (3) verbunden ist, daß das Stationsregister (8) an einen Datenverarbeitungs-Leitweg (12) angeschlossen ist, und daß der Prozessor (9) für die Unterbrechungsverarbeitung, das Datenadressenregister (10) und das Dctenregister (11) mit dem Mikroprozessor-Leitweg (3) und dem Datenverarbeitungs-Leitweg (12) in Verbindung stehen.

   03 Q"Q 30/0749 BAD ORIGINAL