DE3044582C2

DE3044582C2 - Digitaler Verstärker, insbesondere zur Verwendung in einer digitalen Fernsprech-Teilnehmerschaltung

Info

Publication number: DE3044582C2
Application number: DE3044582A
Authority: DE
Inventors: Bhagwati Prasad Shelton Conn. Agrawal; Kishan Fairfield Conn. Shenoi
Original assignee: International Standard Electric Corp
Current assignee: Alcatel Lucent NV
Priority date: 1979-11-28
Filing date: 1980-11-26
Publication date: 1986-10-23
Also published as: IT8026299A0; CA1158790A; GB2064242B; AU538239B2; FR2471093B1; ES497281A0; GB2064242A; IT1193564B; DE3044582A1; US4272648A; JPS5690636A; NL8006260A; JPS5942502B2; SE8008240L; ES8106386A1; AU6462680A; SE448928B; FR2471093A1; BE886388A

Description

Die Erfindung betrifft einen digitalen Verstärker nach dem Oberbegriff des Patentanspruchs 1.

in Nachrichtenubertragungssystemen, beispielsweise in Fernsprech-Vermittlungssystemen benötigt man eine Verstärkungsreglung. Eine Verstärkungsreglung erfolgt in einer Schaltung, die zu einem Teilnehmer oder zu einer Fernleitung gehört, um diese Schaltung entsprechend den vom Benutzer gestellten Forderungen optimal einzustellen.

Grundsätzlich hängt die Meinung des Teilnehmers über die Güte der Übertragung in einem Fernsprechsystem von vielen Faktoren ab. Solche Faktoren sind der empfangene Schalldruck, der vom Wirkungsgrad des Senders und des Empfängers usd von den zwischen diesen auftretenden elektrischen Verlusten abhängt, das Frequenzverhalten des Netzwerks hinsichtlich der Bandbreite und der Amplituden- und Laufzeitverzerrung, das Geräusch hinsichtlich seiner Stärke und seines Charakters, das Echo hinsichtlich seiner Größe und seiner Laufzeit Im allgemeinen sollte das Übertragungssystem flexibel und so ausgelegt sein, daß es dem Benutzer die beste und zuverlässigste Übertragung und den besten und zuverlässigsten Empfang ermöglicht, soweit dies in Übereinstimmung mit seinen Erwartungen die durch die Technologie gegebenen Grenzen erlauben.

In dieser Hinsicht ist eine Verstärkungsregelung in einer Fernsprech-Teilnehmerschaltung ein erwünschtes Merkmal, da es zu einer größeren Flexibilität der Arbeitsweise führt, so daß solche Erwartungen eines Teilnehmers sich erfüllen lassen. Eine Verstärkungsregelung kann in einer Teilnehmerschaltung zur Pegeleinstellung verwendet werden und kann ebenso durch geeignete Einstellung eine Verbesserung von bestimmten Arten von Interferenzen bewirken. Somit lassen sich unerwünschte, durch Echos und »Pfeifen« entstehende Effekte verbessern oder reduzieren, wenn in der Teilnehmerschaltung eine Verstärkungsregelung stattfindet Solche Effekte werden normalerweise vollständig oder teilweise durch eine Impedanzfehlanpassung verursacht.

Im Zusammenhang mit dem Oberbegriff des Patentanspruchs 1 wird auf folgenden Stand der Technik verwiesen:
Aus der US-PS 40 34 196 ist es bekannt, ein durch Multiplikation eines Worts mit einem Faktor gebildetes Produktwort auf so viele Bits zu reduzieren, wie das Wort vor der Multiplikation hatte. Im Unterschied zum Gegenstand der vorliegenden Erfindung geschieht diese Multiplikation und Bitzahlreduzierung nicht bei einem digitalen Verstärker, sondern in einem rekursiven digitalen Filter in dessen Rückkopplungsschleife. Weitere Unterschiede sind, daß das zu multiplizierende Wort nicht ein Wort des Eingangssignals, sondern ein Wort des gefilterten Ausgangsignals ist, daß der Faktor kein Verstärkungsfaktor, sondern ein Filierkoeffizient mit einem Betrag kleiner als 1 ist und daß im allgemeinen ein Summenwort aus mehreren Produkten dsn Wortlängenreduzierer zugeführt wird und nur im seltenen Falle eines einzigen Filterkoeffizienten ein Produktwort.

so Beim Entwurf eines Fernsprechvermittlungssystems und bei einem Nachrichtenübertragungssystem ist der Entwurf und die Realisierung einer Teilnehmerschaltung eine in erster Linie zu betrachtende Aufgabe. Jeder Teilnehmer in einem Fernsprechsystem hat eine eigene Teilnehmerschaltung, so daß jegliches zusätzliche Schaltungsteil in einer Teilnehmerschaltung die Kosten des gesamten Systems bedeutend erhöht. Man kann sich vorstellen, daß ein einzelnes Vermittlungssystem beispielsweise 100 000 Teilnehmer und damit auch 100 000 Teilnehmerschaltungen hat, verglichen mit gemeinsamen Steuerungsbauteilen wie der Netzwerksteuerung, dem Koppelfeld usw.

Die in einer Teilnehmerschaltung erwünschte Verstärkungsregelung muß daher so kostengünstig wie nur möglich realisiert werden und muß selbstverständlich die oben angegebenen Vorteile haben. Die Verstärkungsregelung kann sowohl im analogen als auch im digitalen Weg eines Vermittlungssystems erfolgen, und

für beide Möglichkeiten sind Schaltungen bekannt In dem nachstehend beschriebenen System sendet und empfängt der Teilnehmer ein analoges Signal, jedoch ist das in der Teilnehmerschaltung zur Übertragung und zum Empfang über das Koppelfeld bearbeitete Signal ein digitales Signal. Würde man die Verstärkungsregelung auf das Analogsignal anwenden, so würde man die Anzahl der Bauteile der Teilnehmerschaltung wesentlich vergrößern. Weiterhin verlangt eine analoge Verstärkungsregelung angepaßte Bauelemente mit hoher Präzision, die teuer sind. Wenn die Bauelemente nicht angepaßt sind, erreicht man keine Feinaufiösung (0,1 dB oder besser) so daß viele der Vorteile einer Verstärkungsregelung ausbleiben.

Es ist daher die Aufgabe der Erfindung, eine Verstärkungsregelung für eine Fernsprech-Teilnehmerschaltung anzugeben, die ein digitales Signal verarbeitet, einfache Bauelemente enthält und dabei eine hohe Genauigkeit und Auflösung über einen effektiven Regelbereich gewährleistet.

Die nachstehend zu beschreibende digitale Realisierung erlaubt eine Schaltungsrealisierung in integrierter Schaltungstechnik, so daß die Verstärkungsregelung und andere Schaltungsteile sich in Form von integrierten Schaltungen herstellen lassen, die eine Vielzahl von digitalen Schaltungen aufnehmen können.

Die Augabe wird mit den im Patentanspruch 1 angegebenen Mitteln gelöst, Weiterbildungen ergeben sich aus den Unteransprüchen.

Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer digitalen Teilnehmerschaltung, die sich in einem digitalen Fernsprech-Vermittlungssystem verwenden läßt,

F i g. 2 ein vereinfachtes Blockschaltbild eines digitalen Verstärkers nach dem Stand der Technik,

Fig.3 ein vereinfachtes Blockschaltbild des erfindungsgemäßen digitalen Verstärkers,

F i g. 4 ein Blockschaltbild, in dem die zur parallelen Arbeitsweise des digitalen Verstärkers notwendigen Schaltungsteile dargestellt sind und

F i g. 5 ein einfaches Blockschaltbild zur Erläuterung der Arbeitsweise und der Anordnung eines digitalen Verstärkers einer digitalen Fernsprech-Teilnehmerschaltung.

Die Fig.] zeigt ein vereinfachtes Schaltbild eines Fernsprech-Übertragungssystems mit digitalen und analogen Signalwegen

Im wesentlichen ist ein einzelner Teilnehmer A über ein digitales Koppelfeld 10 mit einem anderen Teilnehmer B verbunden. Jeder Teilnehmer, wie zum Beispiel A, hat eine eigene Teilnehmerschaltung 20, die mit seinem Teilnehmerapparat verbunden ist und den Nachrichtenaustausch zwischen den Teilnehmern ermöglicht. Obwohl in der F i g. 1 die Teilnehmer A und B mit Teilnehmerapparten 21 und 22 verbunden sind, können diese Teilnehmer auch Fernvermittlungsplätze sein, die zur Verbindung mit anderen Fernvermittlungsstellen dienen und als solche auch eine Teilnehmerschaltung, wie zum Beispiel die gezeigte Teilnehmerschaltung 20, benötigen. Zur Vereinfachung der Erläuterung ist nur die Teilnehmerschaltung 20 für den Teilnehmer A gezeigt, jedoch hat der Teilnehmer B eine identische Teilnehmerschaltung 2OB, ebenso wie die Vielzahl der zusätzlichen, nicht gezeigten Teilnehmer.

Ein Beispiel einer digitalen Teilnehmerschaltung ist aus der DE-OS 28 08 737 bekannt. Wie noch erläutert wird, ist in solchen Teilnehmerschaltungen der erfindungsgemäße digitale Verstärker verwendbar, da dort digitale Signale verarbeitet werden.

Der dem Teilnehmer A zugeordnete Teilnehmerapparat 21 ist über eine aus der a-Ader und der 6-Ader bestehende Analogleitung an eine Zweidraht-Vierdraht-Gabelschaltung 16 angeschlossen. Die Gabelschaltung 16 ist ein wohlbekanntes Bauteil und verbindet im wesentlichen die analoge Zweidrahtleitung mit einer Vierdrahtleitung. Daher hat sie einen Ausgang,

ίο der mit einer als Sendeleitung bezeichneten Zweidrahtleitung verbunden ist, und einen Ausgang, der mit einer als Empfangsleitung bezeichneten Zweidrahtleitung verbunden ist Eine Beschreibung von geeigneten Gabelschaltungen und deren Arbeitsweise läßt sich entnehmen aus »REFERENCE DATE FOR RADIO ENGINEERS, Sixth Edition (1975), Howard W. Sams, Seiten 35-16 bis 35-20.

Die Sendeleitung verbindet den Ein- und Ausgang der Gabelschaltung 16 mit dem Eingang eines Analogfilters

18. Das von der Gabelschaltung 16 zum Filter 18 gelangende Signal ist nämlich ein analoges Signal. Der Ausgang des Analogfilters 18 ist mit dem Eingang eines Analog-Digital-Wandlers 19 verbunden. Dieser kann ein Pulscodemodulator (PCM) sein, der die analogen Ausgangssignale des Analogfilters 18 abtastet und digitalisiert und an seinem Ausgang ein digitales Signal liefert. Außer der Pulscodemodulation sind auch andere Verfahren der Analog-Digital-Wandlung anwendbar. Das am Ausgang des Analog-Digital-Wandlers 19 erscheinende digitale Signal wird dem Eingang eines Dezimators 23 zugeführt. Im wesentlichen ist der Dezimator 23 ein digitales Filter, das die Ausgangswortgeschwindigkeit eines seinem Eingang zugeführten digitalen Signals herabsetzt.

Ein Dezimator läßt sich als Filter verwenden, um das digitale Signal hinsichlich Frequenzen außerhalb des interessierenden Frequenzbandes zu dämpfen, in diesem Falle außerhalb des Sprachbandes (0—4 kHz). Der Dezimator 23 ist ein rekursives Filter zweiten Grades mit einer Tiefpaß-Filterkurve. Der Dezimator 23 liefert an seinem Ausgang ein Signal mit einer niedrigeren Wortgeschwindigkeit als der Wortgeschwindigkeit des am Ausgang des Analog-Digital-Wandlers 19 erscheinenden Signals. Beispielsweise kann das Ausgangssignal des Analog-Digital-Wandlers 19 mit einer Abtastfrequenz (fs) oder einer Wortgeschwindigkeit von 1,024 MHz mit drei Bits pro Wort auftreten. Der Dezimator 23 würde dann ein Ausgangssignal liefern mit einer Abtastfrequenz {fs) oder einer Wortgeschwindigkeit von 32 kHz mit einer Wortlänge von 13 Bits pro Wort. Um die Arbeitsweise der Verstärkungsregelungsschaltung 25 beschreiben zu können, sollte man die Wortlänge und die Wortgeschwindigkeit kennen, da die Arbeitsweise einer digitalen Verstärkungsregelungsschaltung, wie zum Beispiel 25, zum Einsatz in anderen Anwendungsfällen zur Regelung der Verstärkung eines digitalen Signals anders ausgelegt werden kann. Zwar beruht die Philosophie des gesamten Aufbaus einer Teilnehmerschaltung auf den gegenseitigen Abhängigkeiten und Funktionen der verwendeten Schaltungsteile, jedoch kann der digitale Verstärker gemäß dieser Erfindung auf dem Gebiet der digitalen Schaltungstechnik auch eine breitere Anwendurg finden.
Das Ausgangsignal der Verstärkungsregelungsschaltung 25 wird über ein rekursives Niederfrequenzfilter 26 an eine Summierschaltung 30 angelegt. Das Filter 26 hat eine Bandbreite, die durch den Frequenzbereich der Niederfrequenzsignale zur Übertragung über einen

Übertragungsweg des Koppelnetzes 10 bestimmt wird. Ein zweites Eingangssignal der Summierschaltung 30 wird von einem Filter mit endlicher Impulscharakteristik 31 bereitgestellt. Dieses Filter 31 arbeitet mit einem Korrelator 32 zusammen und unterdrückt die Auswirklingen des Echos in der Teilnehmerschaltung.

Das Ausgangssignal der Summierschaltung 30 wird an das Koppelfeld 10 angelegt und dort weitergeleitet, wenn das Vermittlungssystem eine Verbindung zum Empfangseingang eines gerufenen Teilnehmers, beispielsweise des Teilnehmers B, herstellt. Die Teilnehmerschaltung 2OB dieses Teilnehmers ist identisch mit der Teilnehmerschaltung 20, die im Zusammenhang mit dem Teilnehmer A gezeigt ist. Somit wird das digitale Ausgangssignal des Sendeausgangs (O)der Teilnehmerschaltung 20 des Teilnehmers A über das digitale Koppelfeld 10 dem Empfangseingang (I) der Teilnehmerschaltung 2OjB zugeführt. Beispiele eines digitalen Koppelfeldes 10 sind der DE-OS 29 09 762 entnehmbar.

Der Empfangseingang (J) des Koppelfeldes 10 ist mit der Empfangsleitung der digitalen Teilnehmerschaltung verbunden. Auf diese Weise wird das vom Sendeausgang (QJ des entfernten Teilnehmers dem Eingang eines nicht rekursiven Tonfrequenzfilters 50 zugeführt, welches die gleiche Bandpaß-Filterkurve wie das Filter 26 hat. Das Ausgangssignal des Filters 50 ist mit dem Eingang einer Verstärkungsregelungsschaltung 51 verbunden, die im wesentlichen den gleichen Aufbau wie die Verstärkungsregelungschaltung 25 hat. Das digitale Signal, dessen Verstärkung geregelt ist, gelangt vom Ausgang der Verstärkungsregelungsschaltung 51 zum Eingang eines Interpolators 52. Grundsätzlich arbeitet der Interpolator 52 so, daß er die Wortgeschwindigkeit des digitalen Signals erhöht.

Wie erwähnt verringert der Dezimator 23 im Sendeweg die Wortgeschwindigkeit auf 32 kHz bei 13 Bits oder mehr pro Wort Der Interpolator 52 erhöht die Wortgeschwindigkeit auf 1,024 MHz bei drei Bits oder mehr pro Wotl oder auf eine andere Wortgeschwindigkeit die durch die verwendete Abtastfrequenz bestimmt ist Das Ausgangssignal des Interpolators 52 gelangt auf den Eingang eines Digital-Analog-Wandlers 53. Der Digital-Analog-Wandler 53 tastet selektiv das am Ausgang des Interpolators 52 erscheinende digitale Signal ab und liefert an seinem Ausgang ein analoges Signal, welches über das Analogfilter 54 an die Gabelschaltung 16 gelangt Die Verwendung eines Interpolators 52 in Verbindung mit einem geeigneten Digital-Analog-Wandler 53 ist in der US-PS 41 09 110 ausführlich beschrieben. Aber auch andere Arten von Interpolatoren und Digital-Analog-Wandlern können verwendet werden. Das analoge Ausgangssignal wird gefiltert und gelangt an den Empfangseingang der Gabelschaltung 16 und von dort auf die Zweidraht-Teilnehmerleitung, an die der Teilnehmerapparat 21 angeschlossen ist

Die obenstehende Beschreibung zeigt also eine digitale Teilnehmerschaltung, die im Sendeweg ein Analogsignal in ein digitales Signal und im Empfangsweg das digitale Signal in ein Analogsignal umwandelt Die Teilnehmerschaltung verwendet eine Verstärkungsregelungsschaltung 25 im Sendeweg und eine Verstärkungsregelungsschaltung 51 im Empfangsweg. Beide Verstärkungsregelungsschaltungen verarbeiten ihr digitales Eingangssignal mit der gleichen Wortgeschwindigkeit und mit der gleichen Bitzahl pro Wort

An die Gabelschaltung 16 ist eine Leitungsnachbildung 40 angeschlossen. Die Aufgabe der Leitungsnachbildung besteht darin, die Leitungsimpedanz (900 Ohm, 2 Mikrofarad) angepaßt nachzubilden. Wie oben beschrieben, beruhen bestimmte unerwünschte Eigenschaften, wie Echo, Pfeifen und der Zustand nahe beim Pfeifen hauptsächlich auf einer Impedanzfehlanpassung, so daß eine Verstärkungsreglung diese ungünstigen Auswirkungen innerhalb von Grenzen regeln kann, wobei die Verstärkungsregelungsschaltung in erster Linie in der Lage ist, eine Pegeleinstellung oder einen Pegelabgleich in der Teilnehmerschaltung durchführen. Durch eine Verstärkungsregelung im digitalen Weg kann man eine genaue Auflösung und einen genauen Pegelbereich erhalten, wozu eine kostengünstige und leicht integrierbare Schaltung genügt.

Der Schaltungsaufwand zur Realisierung der digitalen Verstärkungsregelung und die Genauigkeit, die man erreichen kann, sowie die örtliche Anordnung der Verstärkungsregelungsschaltung in der Teilnehmerschaltung wird bestimmt durch eine Betrachtung der folgenden verschiedenen Faktoren, die erläutert werden. Zu diesen Faktoren gehören:

1) Bereich der Verstärkungsregelung (in dB)

2) Verstärkungsauflösung (in dB)

3) Verstärkungsgenauigkeit

4) Wortlänge (in Bits) des Verstärkungskoeffizienten

5) Abtastfrequenz und Länge des Abtastwortes

6) Signalpegel (in dBmO)

7) Art des Signals (linear oder korn pandiert)

Von diesen Faktoren werden einige durch Systemanforderungen bestimmt wie der Bereich der Verstärkungsregelung, der Signalpegel und die Wortlänge. Für ein typisches System sind diese Parameter wie folgt spezifiziert:

Bereich der Verstärkungsregelung: 0—6 dB
Signalpegel:— 50 dBmO
Wortlänge: maximal 13 Bits (linear)

Der Übertragungspegel an irgend einer Stelle in einem Übertragungssystem ist das Verhältnis (in dB) der Leistung eines Testsignals an dieser Stelle zur Leistung eines Testsignals an einem Bezugspunkt Der Übertragungspegel gibt nicht die absolute Leistung in dBm (Leistung in dB bezogen auf ein Milliwatt) oder in irgend einer anderen solchen Leistungseinheit an. Es ist also eine relative Angabe. Somit bezieht sich ein Übertragungspegel auf eine Stelle und wird ausgedrückt als Abstand in dB von einem Bezugspunkt Verschiedene der verwendeten Abkürzungen, wie dBmO, sollten daher als Abkürzung für OdB-Übertragungspegel-Punkt (OTLP = O-dB transmission level point) betrachtet werden. Manchmal wird dies bezeichnet als dBmO, dBaO, dBmO und sogar als vuO, wobei vu der an einem Punkt im Übertragungssystem mit einem Aussteuerungsmesser ermittelte Meßwert ist.

Die F i g. 2 zeigt einen digitalen Verstärker nach dem Stand der Technik. Xn ist ein Eingangssignal mit N Bits, das mit einer Konstanten, die M Bits hat, multipliziert wird. Das Ausgangssignal des Multiplizierers wird über ein Register oder einen Wortlängenreduzierer 60 auf N Bits abgerundet Im wesentlichen besteht das Ausgangssignal aus dem Signal Zn, dessen Wörter die gleiche Bitanzahl N wie das Eingangssignal Xn hat und mit einem Verstärkungsfaktor oder Koeffizienten multipliziert sind. Die in F i g. 2 gezeigte Konfiguration ist zwar für bestimmte Werte der Verstärkung geeignet jedoch liefert sie keine beliebigen Werte, wie dies in einer digi-

talen Teilnehmerschaltung erforderlich ist, und sie bringt auch keine Feinauflösungen oder Auflösungen in der Größenordnung von 0,1 dB. Außerdem kann die Schaltung keine Verstärkungsungenauigkeit innerhalb von 10% oder weniger haben. Diese Faktoren sind bei einem Übertragungssystem außerordentlich wichtig und insbesondere in einem Fernsprech-Übertragungssystem aufgrund der Tatsache, daß zahlreiche Probleme hinsichtlich Verstärkungsverzerrung auftreten, wenn die Verstärkungsregelung nicht innerhalb solcher Grenzen gehalten wird. Daher kann die Verstärkungsregelung tatsächlich die Leistungsfähigkeit des Systems verschlechtern, wenn diese Parameter nicht genau eingehalten werden. Diese nachteiligen Effekte wurden manchmal als Verstärkungsübersteuerung bezeichnet, womit ein unerwünschter Zustand gemeint ist.

Die Fig.3 zeigt ein Blockschaltbild einer digitalen Verstärkungsregelungsschaltung gemäß der Erfindung. Wie man sieht, ist bei Fig.3 eine ähnliche Bezeichnungsweise verwendet wie bei F i g. 2, so daß das Eingangssignal mit Xn und das Ausgangssignal mit Zn bezeichnet ist. Das Signal Xn ist Teil eines digitalen Signals, das aus einer Vielzahl von Wörtern besteht, wobei jedes die gleiche Anzahl von Bits N hat und einen gewichteten Wert eines Analogsignals bedeutet

Es wird also ein digitales Wort Xn, das aus N Bits besteht, an einen Eingang eines digitalen Multiplizierers 61 angelegt.

Der andere Eingang des Multiplizierers 61 empfängt ein Koeffizientenwort oc, das aus M Bits besteht, wobei a der für das Wort Xn und für alle Wörter des Signals gewünschte Verstärkungsfaktor ist. Multiplizierer wie 61 sind wohlbekannt, und es gibt viele geeignete bekannte Schaltungen, die in der Lage sind, digitale Wörter oder Signale, wie Xn mit N Bits mit dem Koeffizientenwort oder Signal oc mit M Bits zu multiplizieren. Beispiele solcher Schaltungen sind dem Buch von R. K. Richards »ARITHMETIC OPERATIONS IN DIGITAL COMPUTERS«, D. Van Nostrand Company, Inc. (1955), zu entnehmen, insbesondere dem Kapitel 5: »BINARY MULTIPLICATION AND DIVISION«. Die Multiplikation zweier digitaler Zahlen, wobei jede aus einer vorgegebenen Anzahl von Bits besteht kann man durch Verwendung eines Akkumulators, eines Simultanmultiplizierers, von Schieberregistern und verschiedener anderer Schaltungen durchführen. Die Multiplikation von Binärwörtern kann mittels verschiedener arithmetischer Verfahren, wie zum Beispiel der Zweierkomplement-Arithmetik, erfolgen, wie dies im oben angegebenen Buch erläutert ist.

In jedem Falle erhält man bei der Multiplikation von Xn mit oc am Ausgang des Multiplizierers das Produkt Xncx, das ein aus N+ M Bits bestehendes digitales Wort ist und eine Größe hat die dem Faktor oc, der die Verstärkung bestimmt proportional ist

Das Produkt wird einem ersten Eingang eines digitalen Addierers oder Summierers 62 zugeführt Digitale Addieren wie zum Beispiel 62, sind ebenfalls wohlbekannt und in vielfacher Weise realisiert In diesem Zusammenhang wird auf das Kapitel 4: »BINARY ADDITION AND SUBTRACTION« des oben genannten Buches verwiesen.

Der Addierer 62 stellt einen Teil einer digitalen Rückkopplungsschleife dar, wie noch erläutert wird. Das Ausgangssignal des Addierers 62 gelangt auf einen Wortlängenreduzierer 63. Im wesentlichen ist diese Schaltung ein Register, welches das M + TV-Bit-Wort vom Ausgang des Addierers 62 empfängt und am Ausgang ein Signal Zn abgibt das aus N Bits (ebenso wie das Eingangswort) besteht und mit dem Koeffizientenfaktor oc multipliziert ist.

Der Wortlängenreduzierer 60 der bekannten Schaltung nach F i g. 2 liefert ein Ausgangssignal Zn, dadurch daß er die M niedrigstwertigen Bits einfach löscht. Als Beispiel wird nun angenommen, daß das Eingangswort Xn aus vier binären Ziffern 1111 besteht, also eine Binärzahl darstellt, die die Dezimalzahl 15 bedeutet. Weiter wird angenommen, daß das Koeffizientenwort oc drei binäre Bits enthält, die einen positiven Koeffizienten oc mit den Bits 101 (Dezimalzahl 5) definieren. Die multiplizierte Binärzahl besteht aus sieben Bits 1001011 (Dezimalzahl 75). Das Ausgangswort Zn hat immer N Bits (in diesem Falle vier) und erscheint somit als 1001... (Dezimalzahl 72). Die niedrigstwertigen Bits 011 (Dezimalzahl 3) werden von der Schaltung nach F i g. 2 gelöscht.

Bei der hier gegebenen einfachen Erläuterung hat man nun zu beachten, daß die Eingangszahl Xn eine digitale Zahl ist, wobei die Bits jedes Wortes Xn den gewichteten Wert eines umgewandelten analogen Signals bedeuten. Die ursprüngliche Zahl Xn bedeutet also beispielsweise einen abgetasteten Teil eines analogen Niederfrequenzsignals, dessen Teil einen gewichteten Wert von 15 hat. Um diesem Signal eine Verstärkung von oc (in diesem Falle 5) zu verleihen, sollte das Ausgangssignal den Wert 75 haben. Jedoch liefert die Schaltung nach F i g. 2 ein Ausgangssignal vom Wert 72. Dies ist zwar eine gute Nährung, die aber eine Verstärkung von 4,8 und nicht eine Verstärkung von 5 bedeutet. Beachtet man aber, daß das nächste Wort X_n + ι in entsprechender Weise behandelt wird, so bewirkt die Schaltung nach F i g. 2 für jedes Wort durch das obige Verfahren einen näherungsweisen Verstärkungsfaktor.

Es wird angenommen, daß das folgende Wort X_n + \, das der digitale Verstärker nach F i g. 2 verarbeiten soll, einen analogen Abtastwert mit einer gewichteten Größe von 14 darstellt Das nächste Wort X_n + ι wäre also 1110 (Dezimalzahl 14). Multipliziert mit dem Koeffizienten oc, der gleich 101 ist würde sich ein digitales Ausgangssignal mit sieben Bits ergeben, das die Dezimalzahl 70 bedeutet und binär den Wert 1000110 hat. Wiederum werden die drei letzen Bits durch die Schaltung 60 gelöscht, so daß am Ausgang das Wort Zn in binärer Form als 1000 abgegeben wird, das einen gewichteten Wert 64 bedeutet. Die tatsächliche Verstärkung beträgt in diesem Falle 4,26.

Die obige einfache Erläuterung beruht auf der Anwendung der normalen binären Multiplikation. Bei der Verwirklichung der Schaltung nach Fig.2 kann aber auch die Zweierkomplement-Arithmetik angewendet werden. Diese ist wohlbekannt und im oben genannten Buch im Zusammenhang mit der Addition, Subtraktion, Multiplikation und Division von Binärzahlen ausführlich beschrieben. Die Anwendung der Zweierkomplement-Arithmetik bringt eine größere Flexibilität so daß ein großer Bereich der Verstärkungsregelung erfaßt werden kann, einschließlich einer Dämpfung durch Multiplikation mit Koeffizienten «, die echte Brüche darstellen.

In der Schaltung nach Fig.3 werden die niedrigstwertigen Bits nicht gelöscht sondern verwendet Das Ausgangswort Zn mit N Bits wird einem Eingangsanschluß eines Summierers 64 zugeführt, der es zum Ausgangssignal des Summierers 62 addiert Dieses letztere Ausgangssignal liegt am anderen Eingang des Summierers 64 an. Der Summierer 64 liefert das Signal e (n), welches den von der Schaltung 63 verursachten augenblicklichen Fehler darstellt und aus den niedrigstwerti-

gen Bits M besteht. Die in F i g. 3 gezeigte Konfiguration nimmt die M niedrigstwertigen Bits zum Abtastzeitpunkt η und addiert diese Bits zum am darauffolgenden Abtastzeitpunkt η + 1 auftretenden N + M-Bit-Produktwort. Falls e„ der von der Schaltung 63 verursachte momentane Fehler ist, so liefert die Rückkoppelungsschleife, die mit der Schaltung 63 verbunden ist, das Ausgangssignal Zn, das sich beschreiben läßt durch :

Zn = λ -Xn + e_n+i + e„

wobei e„ das Fehlersignal zum Zeitpunkt η und e„ _i das Fehlersignal zum Zeitpunkt η — 1 ist.

Die Schaltung nach F i g. 3 bewirkt eine Fehlerkorrektur bei der Durchführung der Verstärkungsregelung und ergibt außerordentlich gute Ergebnisse, wenn die Abtastfrequenz (Wortgeschwindigkeit) fs hoch und das digitalisierte Signal stark korreliert oder ein »Tiefpaß-Signal« ist, wie zum Beispiel ein Sprachsignal als analoges Signal in einer Teilnehmerschaltung. Qualitativ läßt sich dieses Verhalten wie folgt erklären:

Falls das Eingangssignal Xn das digitale Äquivalent eines Niederfrequenz-Analog-Signals (ein Tiefpaß-Signal) ist, so wird eine Abtastung mit hoher Abtastfrequenz eine starke Korrelation zwischen aufeinanderfolgenden Abtastwerten bewirken. Daher ist der durch die Schaltung 63 verursachte Fehler von einem Abtastwert zum anderen stark korreliert. Durch Zurückkopplung des Fehlers wird der Fehlergehalt am Ausgang verringert, und somit wird der Eingangssignalbereich, über den eine genaue Verstärkung möglich ist, vergrößert. Wenn jedoch das Signal unkorreliert ist, so bringt die Fehlerkorrektur bei der Verstärkungsregelung keine Systemverbesserung.

Verwendet man die oben bei der einfachen Erläuterung der F i g. 2 als Beispiel gewählten Werte, so läßt sich die Arbeitsweise der Schaltung nach F i g. 3 folgendermaßen erklären.

Es wird angenommen, daß zum Zeitpunkt η des Worts Xn am Addierer 62 von der Schaltungseinheit 65 her ein O-Signal anliegt. Die Schaltungseinheit 65 ist mit Z-' bezeichnet und ist ein Register zur Übertragung der im Summierer 62 zu addierenden Bits mit der richtigen Pegelhöhe und in der richtigen Zeitlage. Das Ausgangssignal Wn des Summierers 62 ist also das Produktsignal 1001011 (Dezimalzahl 75) und besteht aus sieben Bits. Aus Gründen der einfachen Darstellung soll das Signal zum Zeitpunkt η M + N Bits haben. Die niedrigstwertigen Bits sind dabei mit M bezeichnet Somit subtrahiert der Addierer oder Subtrahierer 64 das Ausgangswort Zn mit N Bits von dem Wort mit M + N Bits, um ein Fehlersignal am Ausgang des Addierers 64 mit M + N— N=M Bits zu liefern. Diese Bits erhalten dann in der Schaltung 65 die richtige Polarität und werden zum Zeitpunkt η + 1 dem nächsten Produktwort zugeführt Das Produktwort entsteht dadurch, daß das nächste Eingangswort X_n+ 1 mit dem Koeffizientenwort λ multipliziert wird. In dem einfachen, oben angegebenen Beispiel beträgt dieses Produkt 1000110 (Dezimalzahl 70). Zu diesem Produktwort wird also ein Signal mit den M Bits addiert, das das erste Fehlersignal mit den Bits 011 (Dezimalzahl 3) darstellt Das Ausgangssignal des Summierers 62 beträgt also 1001001 (Dezimalzahl 73). Der Wortlängenreduzierer 63 löscht wiederum die Bits 001, um an seinem Ausgang die Zahl 1001 ... (Dezimalzahl 72) abzugeben. Dies bedeutet einen Verstärkungsfaktor von 4,8.

Wie im folgenden erläutert wird, bewirkt die· Schaltung nach Fig.3 eine außerordentlich genaue Verstärkungsregelung entsprechend der Anzahl von Bits in einem Wort und entsprechend der Abtastgeschwindigkeit Die Schaltung sollte in der geeigneten räumlichen Anordnung innerhalb der Teilnehmerschaltung eingebaut sein, um einen Betrieb mit einem bestmöglichen Wirkungsgrad zu gewährleisten.
Die Schaltung nach F i g. 3 ist verhältnismäßig einfach

ίο und leicht zu verstehen. Das in der Teilnehmerschaltung nach F i g. 1 als Ausgangssignal des Dezimators 23 vorhandene Signal Xn besteht aus parallelen Bits, auch wenn eine serielle Übertragung angewendet werden könnte.

Die Fig.4 zeigt die parallele Signalverarbeitung in einer Schaltung, die leicht integrierbar ist.

Der Dezimator 23 empfängt parallele Eingangssignale XA 1 bis XAN vom Analog-Digital-Wandler 19. Es handelt sich bei XA 1 bis XAN um drei oder mehr Bits, und in einem speziellen, nachstehend beschriebenen Fall um drei Bits. Es ist wichtig darauf hinzuweisen, daß die Verstärkungsregelungsschaltung gezielt nach dem Dezimator 23 angeordnet ist, da dies der beste Platz dafür ist. Der Dezimator 23 liefert an einem Ausgang das Wort X(n), das aus Bits X(n)\ bis X(n)_N besteht. Die Aufgabe des Dezimators 23 besteht darin, die am Ausgang des Analog-Digital-Wandlers 19 vorhandene Wortgeschwindigkeit zu erniedrigen. Die Bits X(n)\ bis X(n)_N, die ein Wort wie X(n) darstellen, werden an den Multiplizierer 61 mit parallelen Eingängen angelegt, ebenso wie die Bits χ 1 bis acM, die das Verstärkungskoeffizientenwort oc bedeuten. Die erwünschte Verstärkung wird mittels des Wortgenerators 70 gewählt. Der Generator 70 kann eine Mehrstufenregister enthalten, wobei jede Stufe eingestellt werden kann, um die Verstärkungskoeffizienten oder Verstärkungsbits λ 1 bis ocM zu bestimmen. Der Wortgenerator 70 wird auf die Wortgeschwindigkeit des Dezimators 23 synchronisiert, so daß eine synchrone Multiplikation durchgeführt werden kann. Das Ausgangssignal des Multiplizierers 61 ist als (N + M) Bits dargestellt, welche die Bits M + Λ/des Produktwortes P(n) bedeuten. Die Bits des Produktwortes werden einem Paralleladdierer 62A zugeführt, der dem Summierer 62 nach F i g. 3 äquivalent ist Der Addierer 62Λ liefert die Ausgangsbits W(n)\ bis W(n)N + m, die das fehlerkorrigierte Produkt darstellen, das auf den Eingang des Wortlängenreduzierers 63 gelangt Wie man der F i g. 3 entnehmen kann, ist dieses Bauteil ein Register, das Bits W(n)\ bis W(n)_N + μ einer Zahl mit N + M Bits empfängt und am Ausgang an Leitungen mit gleichem Stellenwert Bits Z(n)\ bis Z(n)_N abgibt deren Bitanzahl N beträgt Diese Bits erscheinen daher mit den richtigen Stellenwerten und entsprechen direkt den Stellenwerten X(n)i bis Χ(π)ν am Ausgang des Dezimators 23, weichen jedoch entsprechend dem Multiplikationsfaktor in ihren Binärwerten davon ab. Die Bits Z(n)\ bis Ζ(π)ν werden einem Addierer 64 zugeführt der die W(n)\ bis W(ji)n + μ Bits empfängt und an seinem Ausgang die Fehlerbits e(n)\ bis e(n)M liefert, welche die niedrigstwertigen Bits (M) bedeuten. Diese Bits oder Fehlersignale werden um eine Wortperiode, die gleich einen Zeitabschnitt π ist, verzögert und zum nächsten Produktwort über den Addierer 62 mit dem richtigen Vorzeichen und der richtigen Größe addiert

Es dürfte somit klar sein, daß das gezeigte System sich für alle Arten von digitalen arithmetischen Operationen eignet, wie zum Beispiel die normale Binärarithmetik, die Zweierkomplement-Arithmetik usw.

11 12

Wie man ebenfalls sieht, können die niedrigstwerti- 0,416 · 10⁶.

gen Bits zur Verstärkungsregelung mit positiven Fakto- Die Wortgröße am Ausgang 80 beträgt nur 3 oder

ren die größer als 1 sind, vom Register 63 direkt wieder- höchstens 4 Bits pro Wort im Gegensatz zu 13 oder

gewonnen werden, indem man direkt diese die nied- mehr Bits pro Wort bei einer Abtastfrequenz von 8 kHz

rigstwertigen Bits speichernden Stufen anzapft Diese 5 am Platz 82.

Bits können darauf direkt zum nächsten Produktwort Aufgrund von F i g. 5 würde es scheinen, daß sich die über die Register- und Verzögerungsstufe 65 addiert Verstärkungsregelung einfacher am Ausgang 80 des werden. Es dürfte klar sein, daß alle solche Schaltungs- Analog-Digital-Wandlers aufgrund der kleinen Wortteile durch einen geeigneten Taktgenerator leicht ge- größen realisieren läßt Die kleine Wortgröße erhält steuert werden können, um die geeignete Datenübertra- io man durch Verwendung der hohen Abtastfrequenz gunfe und Steuerung zu gewährleisten. (MHz) und durch Formung des Quantisierungsge-

Die in F i g. 3 und 4 gezeigte Schaltung ist in der Lage, räuschs, derart, daß die Geräuschleistung im Sprach-

in einer digitalen Teilnehmerschaltung innerhalb au- band (0—4 kHz) gering ist

ßerst enger Toleranzgrenzen zu arbeiten. Jedoch hat man zu beachten, daß man aufgrund der

Der zur Realisierung der digitalen Verstärkungsrege- 15 hohen Abtastfrequenz 3,02 · 10⁶ Additionen pro Sekun-

lung erforderliche Schaltungsaufwand hängt von der de durchführen muß. Wenn auch alle verwendeten

Wortlänge der Koeffizienten (ac) ab, der Abtastfrequenz Schaltungen integriert werden können, so ist die Schal-

(Eingangswortgeschwindigkeit) und von der Struktur. tungskomplexität doch noch ein Problem, aber man

Die Koeffizientenwortlänge ist durch die gewünschte muß auch einen Platz für die Verstärkungsregelung aus-

Auflösung oder durch den kleinsten Verstärkungsschritt 20 wählen, indem man überlegt ob die Systemanforderun-

vorgegeben. Die Abtastfrequenz bestimmt die örtliche gen an die Verstärkung erfüllt werden können.

Anordnung der digitalen Verstärkungsregelung. Wie Bei der in F i g. 2 gezeigten Schaltung wird klar, daß

noch erläutert wird, folgt die Verstärkungsregelung 25 die Verstärkung nicht genau durchgeführt werden kann

auf den Dezimator 23 (F i g. 1) im Sendeweg dem Inter- wegen der endlichen Wortlänge. Somit ist es notwendig

polator 53 vorgeschaltet ist 25 zu runden, abzubrechen, oder das Produkt mit M + N

Die Verstärkungsregelungsschaltung, die in den Bits des N-Bit-Abtastwerts und des M-Bit-Koeffizien-F i g. 3 und 4 gezeigt ist, ist besonders zur Verstärkungs- ten auf N Bits am Ausgang zu reduzieren. Dies führt zu regelung eines 13-Bit-PCM-Signals geeignet. Das Signal Abweichungen zwischen der tatsächlichen und der gekann ein kompandiertes Signal oder ein kodiertes Signal wünschten Verstärkung. In F i g. 2 wird die realisierte sein, jedoch ist die Verstärkungsregelung eines linearen 30 oder die effektive Verstärkung zum großen Teil durch 13-Bit-PCM-Signals bei dieser Geschwindigkeit er- den Wortlängenreduzierer 60 beeinflußt,
wünscht, und das Signal ist mit der in modernen digita- Dies kann ganz einfach durch Abbrechen geschehen, len Fernsprechvermittlungssystemen verwendeten Falls Xn und Yn, die Signal-Abtastwerte als ganze Zah-Technik kompatibel. len abgebrochen werden, und der Koeffizient λ einen

Die F i g. 5 zeigt einen Teil der Teilnehmerschaltung 35 binären Bruch hat, kann man das Ausgangssignal Yn

20 nach Fig. 1, wobei zur Angabe der Wortgeschwin- schreiben als:
digkeit, der Wortlänge usw. spezielle Werte gewählt

sind. Yn = χ ■ Xn + en

Es gibt zum Einbau der digitalen Verstärkungsrege- mit en< 1

lungsschaltung, die in den F i g. 3 und 4 gezeigt ist, im in 40 en ist der augenblickliche Fehler
F i g. 5 gezeigten Signalweg drei mögliche Plätze. Ein

möglicher Einbauplatz 80 liegt am Ausgang des Analog- Verwendet man die Zweierkomplement-Arithmetik

Digital-Wandlers 19. Ein anderer Einbauplatz 81 befin- und reduziert die Wortlänge durch einfaches Löschen

det sich am Ausgang des Dezimators 23 und eine dritte der M niedrigstwertigen Bits, so gilt

Möglichkeit besteht am Ausgang 82 des Niederfre- 45
quenzfilters 26.

In jedem Falle unterscheiden sich die zur Verstär- 0<enSl—2^+M.
kungsregelung eines linearen PCM-Signals möglichen
Plätze 80,81 und 82 hinsichtlich der Abtastfrequenz und

der Wortgröße voneinander, die zur Darstellung der 50 Da das Register 60 in F i g. 2 kein »Gedächtnis« hat, Eingangsabtastwerte benützt wird. An der Stelle 80 ist die realisierte Verstärkung unabhängig von der Abwird eine Abtastfrequenz von 1,024 MHz bei drei Bits tastfrequenz. Wenn man jedoch, wie oben erläutert, die pro Wort gewählt An der Stelle 81 beträgt die Abtast- niedrigstwertigen M Bits verwendet die in F i g. 2 gefrequenz 32 kHz bei 13 oder mehr Bits pro Wort und an löscht werden, so kann man eine Fehlerregelung entder Stelle 82, dem Ausgang des Niederfrequenzfilters, 55 sprechend der Abtastfrequenz erreichen,
beträgt die Abtastfrequenz 8 kHz bei 13 oder mehr Bits Die Verstärkungsregelung am Ausgang des Analogpro Wort Digital-Wandlers durchzuführen, ist aufgrund der durch

Wie man sieht sind bei diesen Abtastfrequenzen zur die Anzahl der Additionen pro Sekunde bedingten

Durchführung der Verstärkungsregelung die folgenden Schaltungskomplexität nicht gerechtfertigt In Anbe-

Anzahlen von Additionen pro Sekunde erforderlich: 60 tracht der Plätze 8f und 82 hat man nun die Systeman-

forderungen zu betrachten:

Platz 80	3,072	• 10⁶ Additionen/s
Platz 81	0,416	• 10⁶ Additionen/s
Platz 82	0,104	χ 10⁶ Additionen/s

(1) Bereich der Dämpfung: 0—6 dB

(2) Stufengröße: 0,1 dB 65 (3) Genauigkeit: 0,01 dB

Beispielsweise beträgt am Platz 81, dem Ausgang des (4) Eingangssignalbereich: 45 dBmO
Dezimators 23 die Anzahl der Additionen pro Sekunde
(32000 Abtastwerte pro Sekunde) 32000 · 13 oder Angesichts dieser Bereiche wurde eine Koeffizienten-

13

wortlänge λ von 10 Bits gewählt Von 2¹⁰ damit für das Koeffizientenwort verfügbaren B-tmustern werden tatsächlich nur 60 ( < 2⁶J verwendet, wegen:

Dämpfungsbereich/Auflösung = 6/0,1 = 60.

Da der Signalbereich, bei dem die realisierte Verstärkung die Genauigkeitsanforderungen erfüllt, mit der Abtastfrequenz zunimmt, befindet sich der beste Platz für die Verstärkungsregelung nach dem Dezimator 23 oder an einem Platz in einer digitalen Teilnehmerschaltung, an dem eine Abtastfrequenz zwischen 10 und 50 kHz bei einer Wortlänge von 13 oder mehr Bits vorhanden ist Eine Bereichsverbesserung von 35 dB erhält | man, wenn man die Verstärkungsregelung 25 nach dem 15 ~'j Dezimator anordnet, gegenüber einer selchen Anord- <·" nung, bei der die Verstärkungsregelung sich hinter dem /' Filter 26 befindet Somit lassen sich mit linearen PCM-Abtastwerten mit 13 oder mehr Bits als Eingangssignal der Verstärkungsregelung bei einer Wortgeschwindigkeit von 32 kHz die oben angegebenen Systemerfordernisse erfüllen.

Es dürfte klar sein, daß die gezeigte Verstärkungsregelung ein Signal verarbeiten kann, wie es am Ausgang eines Analog-Digital-Wandlers 19 (F i g. 1) erhalten wird. Der Analog-Digital-Wandler 19 setzt ein analoges Eingangssignal um, das korreliert ist und ungefähr eine Tiefpaßcharakteristik, wie zum Beispiel Sprache, hat Die Wortgeschwindigkeit am Eingang der Verstärkungsregelung sollte vorzugsweise hoch sein, nämlich über 20 kHz. Die Verstärkungsregelung wird natürlich auch kompadierte Signale, wie zum Beispiel kompandierte PCM-Signale, verarbeiten. Der Platz der Verstärkungsregelung sollte an einem Punkt in der Teilnehmer- i^l schaltung hegen, wo das digitale Eingangssignal vorzugsweise 13 oder mehr Bits hat mit einer Abtastfrequenz von 32 kHz oder innerhalb der oben angegebenen Grenzea i'^J Die Verstärkung wird in typischer Weise gemessen

und als Quadratwurzel aus dem Verhältnis der Aus- 40 7-

gangssignalleistung zur Eingangssignalleistung angege- ',*

ben. Für die theoretische Verstärkung und für die effek- , J

tive Verstärkung können viele mathematische Bezie- ,,

hungen angewendet werden, um positiv die überlegene \

Arbeitsweise der in den F i g. 3 und 4 gezeigten digitalen Verstärkungsregelung nachzuweisen.

Hierzu 2 Blatt Zeichnungen

50

55

60

65

Claims

Patentansprüche:

1. Digitaler Verstärker mit einem Multiplizierer, der jedes Wort des aus einer Vielzahl digitaler Wörter bestehenden Eingangssignals mit einem digitalen Koeffizientenwort, das den gewünschten Verstärkungsfaktor darstellt, multipliziert und jeweils ein Produktwort mit einer erhöhten Bitanzahl angibt, und mit einem Wortlängenreduzierer, der vom Produktwort durch Löschen von niedrigstwertigen Bits ein Ausgangswort mit der Bitanzahl des digitalen Eingangsworts ableitet, dadurch gekennzeichnet, daß zwischen den Multiplizierer (61) und den Wortlängenreduzierer (63) ein Addierer (62) geschaltet ist, der zum Produktwort ein Fehlersignal addiert, das aus den bei der Verstärkung des vorhergehenden Wortes im Wortlängenreduzierer gelöschten niedrigwertigen Bits besteht.

2. Digitaler Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß zur Bereitstellung des Fehlersignals {e(N)) ein Summierer (64) vorhanden ist, dessen einer Eingang mit dem Eingang des Wortlängenreduzierers (63) und dessen anderer Eingang mit dem Ausgang des Wortlängenreduzierers (63) verbunden ist, und dessen Ausgang die im Wortlängenreduzierer gelöschten niedrigstwertigen Bits als Fehlersignal abgibt.

3. Digitaler Verstärker nach Anspruch 2, dadurch gekennzeichnet, daß eine Verzögerungsschaltung (65) vorhanden ist, die das vom Summierer (64) bereitgestellte Fehlersignal um eine Wortperiode verzögert und an den Addierer (62) abgibt.

4. Digitaler Verstärker nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Wortlängenreduzierer ein Register (65A) enthält, das das vom Addierer (62) empfangene Wort speichert, und Mittel, um dessen niedrigstwertige Bits abzubrechen.

5. Digitaler Verstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Signaleingabe, die Signalverstärkung und die Signalausgabe in paralleler Form geschieht.

6. Digitaler Verstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß beim Löschen der niedrigstwertigen Bits der Stellenwert der übrigen, nicht gelöschten Bits beibehalten wird.

7. Digitaler Verstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zur Bereitstellung des digitalen Koeffizientenwortes für den Multiplizierer ein Wortgenerator (70) vorhanden ist, der in der Lage ist, beliebig wählbare Koeffizientenwörter als Verstärkungsfaktoren zu erzeugen.