DE3041176A1

DE3041176A1 - Halbleiterspeichervorrichtung

Info

Publication number: DE3041176A1
Application number: DE19803041176
Authority: DE
Inventors: Jeffrey M. Bend County Tex. Klaas
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1979-11-01
Filing date: 1980-10-31
Publication date: 1981-09-24
Also published as: FR2468973A1; FR2468973B1; US4301518A; JPS56134387A; DE3041176C2; JPS6348118B2

Description

■ '■ \ ■'':..■ :~ll ~^: 3OA1176

Patentanwä-Iie

Dipl.-Ing Dipl -Chem. Dipl.-lng

E. Prinz - Dr. G. Hauser - G. Leiser

Finsbet!i«rblrasse 19

8 München 60

TEXAS INSTRUMENTS INCORPORATED 30. Oktober 1980

13500 North Central Expressway
Dallas, Texas / V.St.A.

Unser Zeichen: T 3379

Halbleiterspeichervorrichtung

Die Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung und insbesondere auf eine Leseschaltung für eine unsymmetrische Speichermatrix.

Elektrisch programmierbare Speichervorrichtungen mit nicht angeschlossenen Gate-Elektroden werden unter Verwendung von Zellenmatrizen hergestellt, wie sie in der US-PS 4 112 509 und in der US-PS 4 112 544 beschrieben sind. Mehrere Hersteller produzieren derartige oder ähnliche, elektrisch programmierbare Speichervorrichtungen (EPROM-Vorrichtungen) mit den Bit-Kapazitäten 8K, 16K, 32K und seit kurzer Zeit auch 6 4K. Der fortgesetzte Bedarf nach höherer Betriebsgeschwindigkeit und niedrigeren Kosten erfordert jedoch eine Reduzierung der Zellengröße oder eine Vergrößerung der Bit-Dichte. Weitere Verbesserungen in EPROM-Vorrichtungen um-

Schw/Ma

130039/0887

fassen das Erfordernis eines Ausschaltzustandes und die Verwendung von nur einer 5V-Spannungsversorgung.

In bisher bekannten EPROM-Vorrichtungen erfolgt das Lesen des Zustandes des adressierten Bits in einer Matrix mit Hilfe einer Schaltung, die auch als Vorspannungsquelle für die Matrix dient. Die Spaltendecodieranordnung erlaubt dabei nur das Vorspannen einer einzigen Spaltenleitung an einem Zeitpunkt; nicht ausgewählte Spaltenleitungen liegen potentialmäßig nicht fest. Diese Art der Leseschaltung hat Nachteile im Abschaltzustand/ da alle Spaltenleitungen entladen werden, so daß beim Einschalten die Matrix vorgeladen werden muß. Die Schaltung erfordert auch eine anspruchsvolle Anpassung der Stromquellen an die Kenngrößen der Speicherzellen und eine strenge Kontrolle der Bezugspannungen. Die Anzahl der in Serie mit der Leseschaltung geschalteten Transistoren macht den Spannungshub, der festgestellt werden soll, viel kleiner als es für einen herkömmlichen Aufbau bevorzugt ist. Die bisher eingesetzte Schaltung war im Prinzip ein Stromdetektor. Die einander widersprechenden Anforderungen der Matrixvorspannung und des Lesens des digitalen Zustandes bedingt bei der bisher eingesetzten Schaltung einen langsamen Betrieb und Schwierigkeiten beim Ausschalten; außerdem war sie empfindlich für Schwankungen der Prozeßparameter.

In unsymmetrischen Speichermatrizen werden gewöhnlich unsymmetrische Leseschaltungen angewendet. Lese-Differenzverstärker werden üblicherweise in dynamischen Direktzugriffspeichern (RAM) verwendet, bei denen die Spaltenleitungen in zwei gleiche Hälften aufgeteilt sind. Beispiele solcher Leseverstärker finden sich in der US-PS 4 081 701 und in der USA-Patentanmeldung SN 944 822 vom 22. September 1978; außerdem finden

130039/0887

sich Beispiele in der Zeitschrift "Elektronics" vom 13. September 1973, Seiten 116-121, vom 19. Februar 1976, Seiten 116-121, vom 13. Mai 1976, Seiten 81-86, und vom 28. September 1978, Seiten 109-116.

Mit Hilfe der Erfindung soll eine Datenausgabeschaltung für Speicher, beispielsweise für elektrisch programmierbare oder auch nicht programmierbare Festspeicher (EPROM oder ROM) geschaffen werden. Außerdem soll eine Leseschaltung für Speichermatrizen mit "virtueller Masse" geschaffen werden, wie sie für MOS-EPROM-oder MOS-ROM-Vorrichtungen Verwendung findet. Auch eine Leseanordnung für die Ausübung eines Zugriffs auf eine Speichermatrix soll geschaffen werden.

Nach der Erfindung wird in einer Matrix aus Speicherzellenzeilen und Speicherzellenspalten vom Typ des elektrisch programmierbaren Festspeichers mit nicht angeschlossener Gate-Elektrode eine Lese-Differenzschaltung zur Erzeugung einer Datenausgangsspannung angewendet werden. Die Leseschaltung ermöglicht eine Vorspannung der Matrix unabhängig von der Leseoperation. Für einen direkten Vergleich mit dem Arbeitspunkt der ausgewählten Spaltenleitung wird eine Bezugsspannung geliefert, wobei eine Differenzspannung erzeugt wird, deren Polarität den Digitalzustand der ausgewählten Zelle anzeigt.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig. 1 ein elektrisches Schaltbild einer Zellenmatrix und einer Ausgangsschaltung nach der Erfindung,

130039/0887

Fig. 2 ein elektrisches Schaltbild eines Teils der in der Speichervorrichtung von Fig. 1 verwendeten Decodierschaltung,

Fig. 3 ein Spannungs-Zeit-Diagramm für Spannungen, die an verschiedenen Punkten in der Schaltung von Fig. 1 auftreten, und

Fig. 4 ein elektrisches Schaltbild eines im Leseverstärker von Fig. 1 verwendeten Differenzverstärkers.

In Fig. 1 ist eine Speichervorrichtung dargestellt, die eine Matrix aus zeilen- und spaltenweise angeordneten Speicherzellen 10 enthält; jede Speicherzelle besteht aus einem Feldeffekttransistor mit isolierter Steuerelektrode 11, einer Source-Elektrode 12 und einer Drain-Elektrode 13. Die Zellen können nicht programmierbare Festspeicherzellen (ROM-Zellen) oder elektrisch programmierbare Festspeicherzellen (EPROM-Zellen) sein. Im zuletzt genannten Fall enthält jede Zelle zwischen der Steuerelektrode 11 und dem sich zwischen der Source-Elektrode und der Drain-Elektrode erstreckenden Kanal eine nicht angeschlossene Gate-Elektrode 14 (die in der englischsprachigen Literatur als "floating-gate" bezeichnet wird).

Die Steuerelektroden 11 aller Zellen in jeder Zeile sind mit einer Zeilenleitung aus einer Gruppe von Zeilen- oder X-Leitungen 15 verbunden. Beispielsweise sind in einer 256 χ 256 - Matrix mit 65 536 Zellen 256 Zeilenleitungen 15 an einen X-Decodierer 16 angeschlossen, der auf der Basis einer aus 8 Bits bestehenden X- oder Zeilenadresse an Leitungen 17 eine 1-aus-256-Auswahl durchführt. Bei einer Leseoperation nimmt das Signal an der ausgewählten Leitung 15 einen hohen Wert an, während die Signale an den anderen Leitungen einen niedrigen Wert beibehalten.

130039/0887

— Q _

Die Drain-Elektroden 13 benachbarter Speicherzellen 10 sind gemeinsam mit Y-Ausgangsleitungen 18 verbunden; in der 256 χ 256 - Matrix sind beispielsweise 128 Leitungen 18 vorhanden, die gewöhnlich so verteilt sind, daß die Speichervorrichtung eine aus 8 parallelen Bits bestehende Ausgangsgröße abgibt, so daß also 8 Gruppen aus jeweils 32 Zellen vorhanden sind, wobei jede Gruppe 16 Leitungen 18 enthält. Die Leitungen 18 sind über X-Ausgangswähltransistoren 19 an eine X-Ausgangsleitung 20 angeschlossen (es sind auch 8 getrennte Leitungen 20 vorhanden, nämlich eine für jede Gruppe aus 32 Zellen 10). Die Steuerelektroden der Transistoren sind an einen Y-Decodierer 21 über Leitungen 22 angeschlossen, mit deren Hilfe an eine der Leitungen 22 eine Spannung mit dem Digitalwert "1" angelegt werden kann, während die anderen auf dem Massewert Vss gehalten werden können. In diesem Beispiel ist der Decodierer 21 ein 1-aus-16-Decodierer mit herkömmlichem Aufbau, der an Leitungen 23 eine aus 4 Bits bestehende Eingangsadresse benötigt. Zur Auswahl einer von 32 Zellen in einer Gruppe wird eine aus 5 Bits bestehende Adresse benötigt, so daß von einer aus 5 Bits bestehenden Y-Adresse A_n-A. nur die vier höchstwertigen Bits A₁-A. benötigt werden. Das niedrigstwertige Adressenbit A_n wird nur auf der Masseseite angewendet. Der 1-aus-16-Decodierer 21 und die Leitungen 22 werden von allen acht Gruppen auf der X-Ausgangsseite gemeinsam benutzt. Eine Vervielfachung für jede Gruppe ist nicht notwendig.

Die Source-Elektroden 12 benachbarter Speicherzellen 10 sind gemeinsam mit einer weiteren Gruppe von Spaltenleitungen verbunden, die als Masseleitungen wirken. In jeder Gruppe aus 32 Speicherzellen 10 werden 17 Leitungen 25 benötigt. Das bedeutet, daß bei einer MxN- Matrix die Anzahl der Masseleitungen (N/2)+1 beträgt. Jede Leitung 25 ist über eine Lastvorrichtung 26 an die Spannung Vdd gelegt, und über einen

130039/0887

Spaltenwähltransxstor 27 steht sie auch mit Masse oder Vss in Verbindung. Die Steuerelektroden aller dieser Transistoren 27 sind über Leitungen 28 mit einer Wähleinheit 29 verbunden, die die Ausgangssignale an den Leitungen 22 aus dem Y-Decodierer 21 sowie das niedrigswertige Adressenbit A_Q und sein Komplement ÄT empfängt. Sie bewirkt die Aktivierung einer der Leitungen 28 bei einer gegebenen Y-Adresse; es können auch getrennte Decodierer verwendet werden.

Ein Schaltbild der Wählschaltung 29 ist in Fig. 2 dargestellt, aus der hervorgeht, daß die Ausgangsleitungen 22 des Y-Decodierers eine 1-aus-17-Auswahl an den Leitungen 28 unter Verwendung von Transistoren 30, deren Steuerelektroden an A gelegt sind, sowie von Transistoren 31, deren Steuerelektroden an A_n gelegt sind, ausführen. Wenn beispielsweise das Signal an der Leitung 22a einen hohen Wert hat, nimmt auch das Signal an der Leitung 28a einen hohen Wert an, wenn A_n den Wert "1" hat, während dagegen das Signal an der Leitung 28b einen hohen Wert annimmt, wenn das Signal A_n den Wert "1" hat, was dazu führt, daß entweder der Transistor 27a oder der Transistor 27b eingeschaltet wird. Dies führt zur Auswahl der Zelle 10a bzw. der Zelle 10b, von denen jode über die Leitung 18a und den (von der Leitung 22a eingeschalteten) Transistor 19a mit dem Ausgang verbunden ist.

Die Decodierschaltung und die Zellenmatrix müssen für einen einwandfreien Betrieb gewissen Anforderungen genügen. Das Programmieren einer Zelle erfordert eine Spannung Vp von +15V bis +25V an der Drain-Elektrode 13 sowie einen Source-Drain-Strom von 0,5 bis 3,0 mA. Das Lesen der EPROM-Matrixzelle erfordert die Feststellung von Strömen in der Größenordnung von 15 bis 60 μΑ.

130039/0887

Im geschilderten Beispiel hat das Signal an der Leitung Xa (einer der Zeilenadressenleitungen 15) einen hohen Wert von +5V, und die Transistoren 19a und 27a sind eingeschaltet. Alle anderen Transistoren sind abgeschaltet. Der Transistor 27a muß groß genug sein, damit er das Potential an einem Ende der Lastvorrichtung 26a nach unten zieht, jeden durch die Transistoren 10a und 10c fließenden Strom nach Masse leitet und einen sehr niedrigen Potentialwert von etwa 0,2 bis 0,3v am Schaltungspunkt 12A aufrechterhält. Die Lastvorrichtung 26b wird dazu benötigt, den Schaltungspunkt 12c soweit aufzuladen, daß die Zelle 10b gesperrt wird. Dies eleminiert die Notwendigkeit für den an die Ausgangsleitung 20 angeschlossenen Leseverstärker, die Kapazität des Schaltungspunkts 12c aufzuladen. Die Zelle 10b wird aufgrund des großen Körpereffekts der Transistoren 10 mit einer niedrigen Spannung am Schaltungspunkt 12c abgeschaltet. Wegen der bei der Herstellung dieser Transistoren angewendeten P+-Zone oder der P-Zone im Kanal ist dieser Körpereffekt groß.

Beim Schreiben oder Programmieren der Zelle 10a werden die gleichen Transistoren wie für eine Leseoperation eingeschaltet oder gesperrt, doch liegt diesmal an den Steuerelektroden dieser Transistoren eine große positive Spannung Vp. Der Transistor 27a muß groß genug sein, damit er den Schaltungspunkt 12a auf etwa 0,3V hält und einen Strom von 1 bis 3 mA leiten kann. An der Drain-Elektrode des Transistors 12a liegt die große Spannung +Vp, die eine große Spannung am Schaltungspunkt 13a zur Folge hat. Die Lastvorrichtung 26b lädt wieder den Schaltungspunkt 12c auf, so daß die Zelle 10c nicht programmiert wird. Eine Spannung von +3V oder mehr am Schaltungspunkt 12c verhindert das Programmieren der Zelle 10c.

130039/0887

. . : 3OA1176

Nach der Erfindung ist jede Spaltenleitung 18 über einen Lasttransistor 3 3 an die Versorgungsspannung Vdd gelegt; an den Steuerelektroden dieser Lasttransistoren liegt eine Bezugsspannung Vr. Die Spaltenleitungen 18 wirken auf diese Weise als Ausgangsschaltungspunkte 3 4 von Negatorschaltungen, und ein aus diesen AusgangsSchaltungspunkten 34 ausgewählter Punkt nimmt einen Spannungswert an, der vom Verhältnis des Lasttransistors 33 zur ausgewählten Speicherzelle 10 abhängt. Bei einer programmierten Zelle leitet der Transistor 10 nicht, so daß die Leitung 18 (der Schaltungspunkt 34) den maximalen Spannungswert beibehält, während eine gelöschte Zelle 10 die Spannung an der Leitung 18 auf den Minimalwert herabzieht. In der Mitte zwischen diesen zwei Extremwerten liegt der Bezugspunkt für einen Lese-Differenzverstärker 35. Ein Eingang dieses Lese-Differenzverstärkers 35 ist mit den Schaltungspunkten 34 über Y-Wähltransistoren 19 und die Leitung 20 verbunden. Der andere Eingang ist mit einer Bezugsspannungsgeneratorschaltung verbunden.

Die Bezugsspannung Vref stammt aus einer Schaltung, die einen ebenso wie die Transistoren 10 aufgebauten EPROM-Transistor 1_#0' sowie einen ebenso wie die Lasttransistoren 33 aufgebauten Lasttransistor 33" enthält, wobei jedoch die Kanalbreite zweimal so groß ist, damit der in der Mitte zwischen den Extremwerten liegende Punkt erreicht wird. Ein Lasttransistor 26" und ein Masseanlegungstransistor 27' simulieren die Last und das Masseelement 27 für eine eine virtuelle Masseleitung bildende Spaltenleitung 25. Eine Spannung an der Leitung 28' zur Steuerelektrode des Transistors 27' beträgt etwa (Vdd-Vt), sie hat also den gleichen Wert wie eine Auswahlspannung an einer der Leitungen 28, so daß die Leitung 25 im Bezugsspannungsgenerator genau die gleiche Spannung, die gleiche Impedanz und dergleichen aufweist, wie eine ausgewählte Leitung 25 in der Matrix. An der Steuerelektrode des Transistors 10' liegt

130039/0887

copy -■■■-■«·■

eine von der Leitung 15' kommende Spannung, die ebenfalls (Vdd-Vt) beträgt, also den gleichen Wert hat wie die Spannung an einer ausgewählten X-Leitung 15. Somit ist die Arbeitsweise auf einer Seite des Schaltungspunkts 34' identisch mit der Arbeitsweise einer Zelle in der Matrix, und sie folgt allen auf Versorgungsspannungsänderungen, die Temperatur, die Alterung, Prozeßschwankungen der Schwellenspannung und dergleichen zurückzuführenden Änderungen nach. Auf der Lastseite ist der Schaltungspunkt 34' über einen Lasttransistor 33', der einen der Lasttransistoren 33 der Spaltenleitungen 18 der Matrix entspricht, an die Versorgungsspannung Vdd gelegt. An der Steuerelektrode des Transistors 33 liegt die gleiche Bezugsspannung Vr wie an den Transistoren 33. Diese Bezugsspannung Vr beträgt beispielsweise etwa 4V für ein Element mit der Versorgungsspannung Vdd=+5V. Die Bezugsspannung Vr ist zur Optimierung der Spannungsänderung am Schaltungspunkt 34 ausgewählt; der Spannungsabfall sollte so groß sein, daß er festgestellt werden kann, jedoch nicht einen vollen digitalen Pegel betragen.

In einer bevorzugten Ausführungsform ist der Kanal des Lasttransistors 33' zweimal so breit wie der eines Transistors 33, so daß seine Impedanz halb so groß ist. Eine andere Möglichkeit zur Erzielung dieser Wirkung besteht darin, an Stelle der Verwendung eines den Transistoren 33 gleichenden Lasttransistors 33¹ zwei Transistoren' 10" in Serie zu schalten. Jeder erzeugt am Schaltungspunkt 34' die Bezugsspannung Vref, die halb so groß wie die Spannungsänderung am Schaltungspunkt 34 zwischen dem Programmierzustand und dem Löschzustand bei einem ausgewählten Transistor 10 ist. Nach Fig. 3 nimmt das Signal an einer ausgewählten X-Leitung 15 am Zeitpunkt 40 einen hohen Wert an, wie eine Linie 41 angibt. Abhängig von der Ausführung der Schaltung kann die X-Auswählspannung einen vollen Versorgungsspannungshub von Vss bis Vdd betragen, oder sie kann kleiner

130039/0887
COPY

sein und von Vss bis (Vdd-Vt) gehen. Die Spannung am Schaltungspunkt 34, die durch eine Linie 42 angegeben ist, behält einen durch die Bezugsspannung Vr bestimmten Wert bei, der durch die Linie 43 angegeben ist, wenn die ausgewählte Zelle programmiert ist (die nicht angeschlossene Gate-Elektrode also geladen ist), da der Transistor 10 nicht einschaltet. Wenn andererseits der ausgewählte Transistor 10 gelöscht ist, beginnt der Schaltungspunkt 34, sich am Zeitpunkt 44 zu entladen, wenn die Schwellenspannung des Transistors 10 von der durch die Linie 41 angegebenen Spannung an der Leitung 15 überschritten wird. Wenn die durch die Linie 41 angegebene Spannung weiterhin ansteigt, nimmt der durch den Transistor 10 fließende Strom zu, und die Spannung am Schaltungspunkt 34 nimmt ab, wie die Kurve 45 anzeigt/ bis sie bei einem vom Wert der Bezugsspannung Vr abhängigen Wert einen flachen Verlauf annimmt. Wenn die Bezugsspannung Vr niedrig ist, nimmt die Spannung am Schaltungspunkt 34 bis nach Masse ab, was mehr als notwendig und schädlich wäre, da die Spaltenleitung dann wieder vollständig geladen werden müßte. Wenn die Bezugsspannung Vr zu hoch ist, ist auch der von der.Linie 42 angegebene Wert zu hoch, nämlich nahe bei Vdd. Die Bezugsspannung Vref hat einen Wert, der bei der Hälfte zwischen dem Spannungswert 46 (bei einem programmierten Transistor 10) und dem Wert 47 (dem Endwert der Spannung am Schaltungspunkt 34 eines gelöschten Transistors 10) liegt.

Der Lese-Differenzverstärker 35 kann irgendeiner der vielen Differenzverstärker sein, die dem Fachmann bekannt sind. Beispielsweise kann für den Lese-Differenzverstärker 35 die in Fig. 4 dargestellte Differenzverstärkerschaltung verwendet werden. Diese Schaltung besteht aus einem symmetrischen Paar aus Treibertransistoren 50 und 51 mit Verarmungslasttransistoren 52 und 53. Ein Transistor 54 verbindet die beiden Treiber-

130039/0887 ·

transistoren mit Masse, wobei an der Steuerelektrode dieses Transistors 54 eine Vorspannung liegt, die bewirkt, daß er als Stromquelle arbeitet. Ein Eingang 55 ist an die Ausgangsleitung 20 angeschlossen, und der andere Eingang 56 ist mit dem Schaltungspunkt 34' verbunden, d.h. an die Bezugsspannung Vref gelegt. Abhängig von der Polarität der Differenz zwischen den Spannungen an den Eingängen 55 und 56 gehen die Spannungen an den Ausgängen 57 und 58 gegen die Versorgungsspannung Vdd oder gegen Masse Vss. Gewöhnlich werden mehrere Stufen der in Fig. 4 dargestellten Schaltung in Kaskade geschaltet, damit ein Lese-Differenzverstärker mit höherem Verstärkungsfaktor entsteht; das bedeutet, daß die Ausgänge 57 und 58 mit den Eingängen 55 bzw. 56 der nächsten Stufe verbunden werden usw. Der letzte Ausgang wäre dann eine der Leitungen 57 oder 58 der letzten Stufe, der einen vollen digitalen Signalhub aufweisen würde. Dies wäre der Ausgang, der über einen Ausgangspuffer mit dem externen System verbunden wird.

Hierbei ist wichtig, daß der Lese-Differenzverstärker eine Spannung, nicht einen Strom feststellt. Die Spannung an den Schaltungspunkten 34 oder 34' müssen nur die Steuerelektroden der Eingangstransistoren 50 und 51 aufladen; mit Ausnahme dieses Übergangszustandes findet keine merkliche Strombelastunc statt. Somit tritt an den Y-Wähltransistoren 19 oder an anderer Decodiertransistoren eines unterschiedlichen Auswählschemas kein Spannungsabfall auf.

Alle Leitungen 18 werden über die Lastelemente 33 geladen, und alle Masseleitungen 25 werden über die Lastelemente 26 geladen. Während eines Lesezyklus werden nur die ausgewählten Spaltenleitungen entladen, und diese führen nicht stets nach Masse. Im Ausschaltzustand werden alle X-Auswahlleitungen an Masse gelegt, und alle Masseauswahlleitungen 28 werden an Masse gelegt, so daß keine Entladung der Spaltenleitungen

130039/0887

erfolgt, also keine Gleichstromleistung verbraucht wird. Alle Spaltenleitungen werden auf dem von der Linie 42 angegebenen Vorspannungspotential gehalten, so daß beim Einschalten keine Verzögerung eintritt, während sich die Matrix auflädt. Die Zugriffszeit nach einem Abschalten sollte die gleiche wie im Verlauf des normalen Betriebs sein.

In einer Ausführungsform liegt die Bezugsspannung Vref nicht genau in der Mitte zwischen den durch die Linien und 47 von Fig. 3 angegebenen Signalwerten "1" bzw. "0". Dafür ist das Lastelement 33' in seiner Größe so modifiziert, daß es eine Bezugsspannung Vref erzeugt, die geringfügig unter der Hälfte zum Ausgleich von Schaltzeiten liegt. Dies ist angebracht, weil die Lastelemente 33 nichtlinear sein.

Die Beschreibung erfolgte zwar unter Bezugnahme auf eine EPROM-Speichervorrichtung, doch kann die erfindungsgemäße Ausgangsschaltung ebenso gut auch in einer ROM-Speichervorrichtung mit ähnlichem Aufbau verwendet werden. Dies bedeutet, daß die Speichervorrichtung ebenso ausgebildet wäre, mit der Ausnahme, daß keine nicht angeschlossenen Gate-Elektroden 14 vorhanden sind und keine Programmierspannung Vp angewendet wird. Außerdem könnte die der Erfindung zugrunde liegende Idee in einem statischen Direktzugriffsspeicher angewendet werden, bei dem die herkömmliche, aus sechs Transistoren bestehende Zelle benutzt wird, wenn einzelne Ausgangsspaltenleitungen an Stelle doppelter Leitungen verwendet werden.

Die Lasttransistoren 33 und 33' können durch angepaßte Gruppen von Doppeltransistoren mit unterschiedlichen angelegten Bezugsspannungen Vr ersetzt werden, was eine bessere Kontrolle für

130039/0887

die Form der Kurve 4 5 von Fig. 3 und des Endwerts 47 ergeben würde. Diese Ausführungsform hat den Vorteil, daß die Schaltung auf ein optimales Verhalten beim Einschalten nach einem Abschaltzustand eingestellt wird.

Die Erfindung ist hier im Zusammenhang mit speziellen Ausführungsbeispielen beschrieben worden, doch ist für den Fachmann ohne weiteres erkennbar, daß im Rahmen der Erfindung Änderungen möglich sind.

130039/0887

Claims

Patentansprüche

Speichervorrichtung mit einer Matrix aus Speicherzellenzeilen und Speicherzellenspalten, gekennzeichnet durch eine Vorrichtung zum selektiven Verbinden jeder Speicherzellenspalte mit einem Eingang eines Lese-Differenzverstärkers/ eine Vorrichtung zum Verbinden jeder Speicherzellenspalte mit einer Bezugsspannung über eine ausgewählte Speicherzelle, eine Vorrichtung zum getrennten Verbinden jeder Speicherzellenspalte mit einer Versorgungsspannung über ein erstes Lastelement, einen Bezugsschaltungspunkt/ der mit dem anderen Eingang des Lese-Differenzverstärkers verbunden ist, eine Vorrichtung zum Verbinden des Bezugsschaltungspunkts mit der Versorgungsspannung über ein zweites Lastelement, das einem der ersten Lastelemente entspricht, und eine Vorrichtung zum Verbinden des Bezugsschaltungspunkts mit der Bezugsspannung über eine Blindspeicherzelle/ die Speicherzellen der Matrix entspricht.

Schw/Ma

130039/0887
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellen Zellen eines elektrisch programmierbaren Festspeichers mit nicht angeschlossener Gate-Elektrode sind.
3. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Lastelemente Transistoren sind, an deren Steuerelektroden eine Vorspannung angelegt ist.
4. Speichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Vorspannung niedriger als die Versorgungsspannung, jedoch viel größer als eine Schwellenspannung ist.
5. Speichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Impedanz des zweiten Lastelements halb so groß wie die Impedanz der ersten Lastelemente ist.
6. Speichervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Blindspeicherzelle genau den gleichen Aufbau wie eine der Speicherzellen hat.
7. Halbleiterspeichervorrichtung mit einer Matrix aus Speicherzellenzeilen und Speicherzellenspalten in einer Fläche eines Halbleiterkörpers, dadurch gekennzeichnet, daß jede Speicherzelle einen Transistor enthält, der eine Steuerelektrode und einen Stromweg zwischen einer ersten und einer zweiten Elektrode aufweist, daß mehrere Zeilenleitungen vorgesehen sind, daß die Steuerelektroden aller Transistoren in einer Zeile elektrisch mit einer Zeilenleitung verbunden sind, daß mehrere Spaltenleitungen vorgesehen sind, daß abwechselnde erste und zweite, benachbarte Spaltenleitungen als Masseleitungen bzw. als Ausgangs-

130039/0887

leitungen wirken, daß alle ersten Elektroden benachbarter Transistoren in benachbarten Speicherzellenspalten an eine erste, als Masseleitung wirkende Spaltenleitung angeschlossen sind, daß alle zweiten Elektroden benachbarter Transistoren in benachbarten Speicherzellenspalten an eine zweite, als Ausgangsleitung wirkende Spaltenleitung angeschlossen sind, daß eine Zeilendecodiervorrichtung vorgesehen ist, die zur Ausübung eines Zugriffs auf die Matrix eine Spaltenleitung durch Anlegen einer Zeilenauswahlspannung an diese eine Spaltenleitung auswählt, daß eine Spaltendecodiervorrichtung vorgeshen ist, die zur Ausübung eines Zugriffs auf die Matrix eine erste Spaltenleitung auswählt und über einen Masseanlegungstransistor mit Masse verbindet, sowie eine zweite Spaltenleitung auswählt und über einen Wähltransistor mit einem Ausgang verbindet, und daß mehrere Lastelemente einzeln jede der zweiten Spaltenleitungen mit einer Versorgungsspannung verbinden.
8. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Spaltendecodiervorrichtung ein Adresseneingangssignal empfängt und für ein gegebenes Adresseneingangssignal nur eine der ersten Spaltenleitungen und nur eine der zweiten Spaltenleitungen auswählt.
9. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren mit isolierter Steuerelektrode sind, daß die ersten Elektroden Source-Zonen sind und daß die zweiten Elektrode Drain-Zonen sind.
10. Halbleiterspeichervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Transistoren elektrisch programmierbare Festspeicherelcmente mit nicht angeschlossener

130039/0887

Gate-Elektrode sind, die jeweils unterhalb der Steuerelektrode eine nicht angeschlossene Gate-Elektrode enthalten.
11. Halbleiterspeichervorrichtung nach Anspruch 7, gekennzeichnet durch einen Lese-Differenzverstärker mit einem am Ausgang angeschlossenen Eingang und einem an einen Bezugsspannungsgenerator angeschlossenen anderen Eingang.
12. Halbleiterspeichervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Bezugsspannungsgenerator einen der Speicherzelle entsprechenden Bezugstransistor enthält, der mit einem dem Masseanlegungstransistor entsprechenden Transistor in Serie geschaltet ist, daß der andere Eingang über ein den Lastelementen an den zweiten Spaltenleitungen entsprechendes Lastelement an die Versorgungspannung gelegt ist.
13. Halbleiterspeichervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß angepaßte Lastelemente jede der ersten Spaltenleitungen und den Bezugstransistor getrennt an eine Versorgungsspannung anlegen.
14. Halbleiterspeichervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Lastelemente Transistoren sind, an deren Steuerelektroden eine Vorspannung anliegt, die kleiner als die Versorgungsspannung, jedoch viel größer als eine Schwellenspannung ist.

130039/0887