DE2939022A1

DE2939022A1 - Signaldetektor

Info

Publication number: DE2939022A1
Application number: DE19792939022
Authority: DE
Inventors: Jun Charles Alphonsus Backof; Alan Lee Wilson
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1978-10-16
Filing date: 1979-09-26
Publication date: 1980-04-30
Also published as: US4174502A; JPS5553938A; NL7907571A; CH650115A5; AU520792B2; AU5040379A

Description

Dipl.-Phys. O.E. Weber ~ ^w d-8 MOnch.n 71 HofbrunnstraBe 47

Telefon: (089) 7 91 50

Telegramm: monopolweber münchen

Telex: 05-2128 77

M 1208

Motorola Inc.
East Algonquin Road
Schaumburg, 111. 60196
USA

Signaldetektor

030018/0643

Die Erfindung betrifft einen Signaldetektor für digitale Signale und bezieht sich insbesondere auf einen Signaldetektor für deltamodulierte digitale Signale.

Ein herkömmlicher Signaldetektor für deltamodulierte digitale Signale ist in der US-Patentanmeldung Nr. 830 256 unter dem Titel "A Delta Modulation Detector" der Anmelderin der vorliegenden Anmeldung beschrieben, die auf den Erfinder Paul H. Horn zurückgeht und am 2. September 1977 hinterlegt wurde. Nach diesem herkömmlichen Verfahren werden die statistischen Eigenschaften eines deltamodulierten digitalen Signals dazu ausgenutzt, zu einer bestimmten Zeit über das Vorhandensein eines digitalen Signals eine Entscheidung zu treffen. Es wird davon ausgegangen, daß das deltamodulierte Signal vorhanden ist, wenn über ein vorgegebenes Zeitintervall die Anzahl der Bitübergänge des deltamodulierten digitalen Signals größer ist als eine vorgegebene hohe Zahl oder kleiner als eine vorgegebene kleine Zahl. Diese Vorgehensweise ist jedoch gegen fehler oder Fehlerfolgen empfindlich, hat außerdem eine lange Ansprechzeit und liefert keine kontinuierliche Überwachung des Vorhandenseins eines deltamodulierten digitalen Signals.

Der Erfindung liegt die Aufgabe zugrunde, einen Signaldetektor der eingangs näher genannten Art zu schaffen, der über das Vorhandensein des deltamodulierten digitalen Signals im wesentlichen kontinuierlich Aufschluß gibt.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß in zuverlässiger Weise zwischen einem deltamodulierten

030018/0643

digitalen Signal und Sprache, Rauschen und anderen Zufallsoder Pseudozufallssignalen unterschieden werden kann.

Weiterhin werden durch den erfindungsgemäßen Signaldetektor Fehler oder Fehlerfolgen erkannt, welche während der übertragung in das deltamodulierte digitale Signal eingeführt wurden.

Weiterhin wird durch den erfindungsgemäßen Signaldetektor eine Auskunft über die Qualität des deltamodulierten digitalen Signals geliefert.

Bei der praktischen Ausführung der Erfindung liefert ein Detektor oder eine Abtasteinrichtung ein Anzeigesignal, wenn ein deltamoduliertes digitales Signal ermittelt wird. Das deltamodulierte digitale Signal wird in einer seriellen Bitfolge mit einer vorgegebenen Bitfrequenz durch ein Taktsignal übertragen. Ein erster Zähler spricht auf das Taktsignal an, um am Ende jedes der aufeinanderfolgenden Intervalle mit N Bits einen Sückstellimpuls zu erzeugen. Das N-Bit-Intervall kann beispielsweise eine Länge von 16 Bits haben. Während eines solchen 16-Bit-IntervalIs können maximal 16 Bit-Übergänge oder Veränderungen im logischen Zustand des digitalen Signals und minimal Null-Bit-Ubergänge auftreten. Ein Übergangsdetektor oder eine Übergangsabtasteinrichtung spricht auf das digitale Signal und das Taktsignal an, um ein Übergangsimpulssignal für jede derartige Veränderung im logischen Zustand des digitalen Signals zu erzeugen.

Ein zweiter Zähler summiert die Übergangsimpulssignale, die zwischen aufeinanderfolgenden Rückstellimpulsen auftreten.

030018/0643

Somit liefert am Ende Jedes N-Bit-Intervalls der zweite Zähler eine Gesamtzählung der Bitubergänge, die innerhalb dieses Intervalls aufgetreten sind. Eine Speicherschaltung mit wenigstens zwei Stufen speichert wiederholt die summierten Zählungen für zumindest die vorausgegangenen zwei N-Bit-Intervalle. Eine logische Verknüpfungsschaltung, welche mit der Speicherschaltung verbunden ist, liefert ein Abtastanzeigesignal, wenn beide der gespeicherten summierten Zählungen eine Größe aufweisen, die außerhalb eines vorgegebenen Bereichs von Werten liegt, die um einhalb N zentriert sind. Das Abtastanzeigesignal kann weiterhin durch eine entsprechende Integrierschaltung integriert werden, um eine Qualitätssignal zu liefern, dessen Größe proportional zu der Bitfehlerhäufigkeit des digitalen Signals ist.

030018/0643

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Fig. 1 ein Blockschema einer Empfängerauswahlschaltung, bei welcher die Erfindung in vorteilhafter Weise angewendet werden kann,

Fig. 2 eine graphische Darstellung mit Vellenformen, welche die Wahrscheinlichkeit von Bit-Übergängen darstellen, die in einem Intervall von N-Bits bei einem deltamodulierten digitalen Signal und bei einem Rauschsignal auftreten, und

Fig. 3 ein detailliertes Blockschaltbild einer bevorzugten Ausführungsform des digitalen Signaldetektors gemäß der Erfindung.

In der Fig. 2 ist eine Empfängerauswahlschaltung dargestellt, die in vorteilhafter Weise gemäß der Erfindung eingesetzt werden kann, um aus einer Mehrzahl von Empfängern denjenigen Empfänger auszuwählen, der ein deltamoduliertes digitales Signal mit der besten Signalqualität empfängt. Eine derartige Empfängerauswahlanordnung ist in der US-PS 4-013 962 beschrieben. Bei der in der Fig. 1 dargestellten Empfängerauswahlschaltung sind eine Mehrzahl von Empfängern 100 und 101, die auf derselben HF-Frequenz arbeiten, über einen vorgegebenen geographischen Bereich verteilt. Ein Komparator 105 vergleicht die Signale von jedem der Empfänger 100 und 101 und wählt dasjenige Signal aus, welches die beste Qualität hat, so daß der Vorgang als "Auswahl"-Vorgang bezeichnet werden kann. Das ausgewählte Signal wird an dem Ausgang des !Comparators 105 bereitgestellt.

030018/0643

Der Komparator 105 weist einen Signalqualitätsmodul 102 und einen weiteren Signalqualitätsmodul 103 auf, so daß Jedem der Empfänger 100 und 101 ein solcher Modul zugeordnet ist. Weiterhin weist der Komparator 105 einen Qualitätsmodul 104 auf. Eine detaillierte Beschreibung des Signalqualitätsmoduls 102 bzw. 103 und des Steuermoduls 104 ist in dem "Instruction Manual" 68P81016E40 mit dem Titel "SPECTRA TAC Total Area Coverage Comparator" enthalten, welches vom Motorola Service Publications Department, Motorola Inc., 1976 herausgegeben wurde.

Die Empfänger 100 und 101 können Signale aufnehmen, die entweder klare und einfache (d.h. normale) Niederfrequenzsignale enthalten oder Niederfrequenzsignale, die mittels der Deltamodulation digital kodiert sind. Somit müssen der Signalqualitätsmodul 102 und der Signalqualitätsmodul die Fähigkeit haben, die Signalqualität der reinen Niederfrequenzsignale anzugeben. Dies kann auf unterschiedliche Weise geschehen, beispielsweise in der Art wie es in den folgenden US-Patentschriften beschrieben ist: US-PS 3 984 776, 4 028 627, 4 034 299 und 4 052 678. Somit enthält jeder Signalqualitätsmodul eine Schaltung derjenigen Art, wie sie in einer der obigen Druckschriften beschrieben ist, um eine Signalqualitätsspannung zu liefern. Diese Signalqualität sspannung wird der Signalqualitätsspannungsschiene 106 zugeführt.

Die bisher bekannten Schaltungen zur Bestimmung der Signalqualität für reine Niederfrequenzsignale sind für kodierte Niederfrequenzsignale nicht zufriedenstellend. Es kann in dem Signalqualitätsmodul 102 und in dem Signalqualitätsmodul 103 eine zusätzliche Schaltung vorgesehen werden, um kodierte Niederfrequenzsigmale zu verarbeiten. Zunächst kann eine Schaltung hinzugefügt werden, welche reine Niederfrequenzsignale von einer digitalen Bitfolge unterscheidet.

030018/0643

Diese Schaltung kann ein digitaler Signaldetektor sein, wie er in der US-PS 5 995 225 oder in der zugleich anhängigen US-Patentanmeldung Nr. 951 896 mit dem Titel "Digital Signal Detector" von Terence E. Sumner et al beschrieben ist. Die zuletzt genannte US-Patentanmeldung wurde am selben Tag wie die zuletzt genannte US-PS eingereicht und ebenfalls auf den Namen der Anmelderin der vorliegenden Anmeldung übertragen. Der digitale Signaldetektor aktiviert eine Steuerschiene 107» um dem Steuermodul 104- anzuzeigen, daß eine digitale Bitfolge empfangen wurde.

Weiterhin kann der Signalqualitätsmodul 102 und der Signalqualitätsmodul 103 einen Signaldetektor für das deltamodulierte digitale Signal gemäß der Erfindung enthalten, der bei kodierten Niederfrequenzsignalen eine Qualitätsspannung für das kodierte Signal abgibt. Die Qualitätsspannung für das kodierte Signal wird der Schiene 108 für die Qualitätsspannung des kodierten Signals zugeführt. Der Auswahlvorgang wird kontinuierlich für reine und für kodierte Frequenzsignale durchgeführt. Wenn der Steuermodul 104 ermittelt, daB die Steuerschiene aktiviert ist, wird das ausgewählte kodierte Niederfrequenzsignal dem Ausgang des Steuermoduls zugeführt, andernfalls wird das ausgewählte reine Niederfrequenzsignal dem Ausgang des Steuermoduls zugeführt. Somit wird das reine oder das kodierte Niederfrequenzsignal höchster Qualität automatisch am Ausgang des Steuermoduls bereitgestellt.

Die statistischen Eigenschaften von deltamodulierten Signalen können dazu verwendet werden, zwischen einem deltamodulierten Signal und anderen Signalen zu unterscheiden, die Zufallscharakter oder Pseudozufallscharakter haben. In der Fig. 2 ist die Wahrscheinlichkeit der Anzahl von Bitübergängen dargestellt, die in einem Intervall von N-Bits auftreten, und zwar sowohl für ein deltamoduliertes Signal 201 als auch für

030018/0643

Rauschen 200. Pur das deltamodulierte Signal 201 ist die Wahrscheinlichkeit, daß N/2 Übergänge in einem Intervall von N-Bits auftreten, verhältnismäßig gering, während für Rauschen die Wahrscheinlichkeit dafür, daß in einem Intervall von N-Bits N/2 Übergänge vorhanden sind, relativ hoch ist. Durch die Ausnutzung der oben genannten statistischen Eigenschaft von deltamodulierten Signalen kann ein entsprechender Detektor leicht zwischen einem deltamodulierten Signal und anderen Signalen mit Zufallscharakter oder PseudozufallsCharakter wie Rauschen leicht unterscheiden.

Weiterhin können deltamodulierte digitale Signale mit entsprechend ausgewählten Kodes verschlüsselt werden, beispielsweise mit Konvolutions-Kodes, um gegen eine unerwünschte Überwachung des Nachrichtenkanals eine Absicherung vorzusehen. "Vor der Übertragung kann das deltamodulierte digitale Signal mit einem bestimmten Konvolutions-Kode verschlüsselt werden, und es kann nach dem Empfang in einem Empfänger 100 oder 101 wieder entschlüsselt werden. Wenn jedoch ein einziger Bitfehler während der Übertragung des verschlüsselten Signals aufgetreten ist, welches ein deltemoduliertes digitales Signal ist, wird ein Fehler mit Pseudozufallscharakter bei der Entschlüsselung im Empfänger erzeugt. Es kann beispielsweise ein einziger Bitfehler, der während der Übertragung aufgetreten ist, zu einem Fehler führen, der 32 Bits beeinträchtigt. Ein solcher Fehler, der sich auf 32 Bits auswirkt, wird mit höchster Wahrscheinlichkeit 16 Bit-Übergänge haben. Durch Ausnutzung der statistischen Eigenschaften von deltamodulierten digitalen Signalen, wie sie oben beschrieben wurden und in der Fig. dargestellt sind, unterscheidet der erfindungsgemäße Detektor zwischen einem deltamodulierten digitalen Signal und einem Zufallssignal oder einem Pseudozufallssignal wie Rauschen oder Fehlerfolgen.

030018/0643

.4J-

In der Pig. 3 ist eine bevorzugte Ausführungsform der Erfindung dargestellt, welche in zuverlässiger Weise zwischen deltamodulierten Signalen und Zufallssignalen oder Pseudozufellssignalen unterscheidet. Gemäß der bevorzugten Ausführungsform ist N-16 und der vorgegebene Bereich von Größen, der zentrisch um N/2 angeordnet ist, umfaßt 8 und 9, obwohl ein beliebiger geeigneter Wert für N und ein entsprechend vorgegebener Bereich von Größen verwendet werden könnte, und zwar in Abhängigkeit von der jeweiligen Anwendung des Detektors für ein deltamoduliertes digitales Signal. Der Detektor summiert die Anzahl der Bitübergänge in jedem Intervall von 16 Bits. Wenn die Gesamtzahl der Bitübergänge für zwei aufeinanderfolgende Intervalle von 16 Bits 8 oder 9 beträgt, erkennt der Detektor das Signal als Rauschen oder als Fehlersignal. Wenn die Gesamtzahl für zwei aufeinanderfolgende Intervalle innerhalb des Bereichs von null bis 7 oder des Bereichs 10 bis 16 liegt, erkennt der Detektor das Signal als deltamoduliertes digitales Signal. Die oben beschriebene Operation wird kontinuierlich über jedes 16-Bit-Intervall wiederholt. Wenn somit ein einzelner Fehler festgestellt wird, liefert der Detektor einen tiefgehenden Impuls am Ausgang des NAND-Gliedes 306. Wenn Hauschen vorhanden ist, bleibt der Ausgang des NAND-Gliedes 306 in einem tiefen logischen Zustand. Wenn jedoch das ordnungsgemäße deltamodulierte digitale Signal vorhanden ist, bleibt der Ausgang des NAND-Gliedes 306 in einem hohen logischen Zustand. Weiterhin kann durch Integration des Ausgangssignals des NAND-Gliedes 306 der Detektor eine Signalqualität sspannung liefern, deren Größe für die Qualität repräsentativ ist, d.h. für die Bitfehlerhäufigkeit des deltamodulierten digitalen Signals.

Bei der bevorzugten Ausführungsform nach der Fig. 3 ist das deltamodulierte digitale Signal eine Bitfolge, welche mit 12 000 Bits pro Sekunde übertragen wird. Das Taktsignal

030018/0643

hat eine Frequenz von 12 kHz und wird aus der Bitfolge durch eine geeignete bekannte Einrichtung wiedergewonnen. Beispielsweise kann das Taktsignal aus dem deltamodulierten digitalen Signal durch eine herkömmliche digitale phasenstarre Schleife wiedergewonnen werden.

Ein Übergangsdetektor wird durch das Schieberegister 500 und das exklusive ODEE-Glied 301 gebildet. Das digitale Signal wird seriell unter einer entsprechenden Zeitsteuerung in Stufen Q1 und Q2 des Schieberegisters 300 durch das Taktsignal eingegeben. Venn in dem digitalen Signal Bitübergänge auftreten, haben die Stufen Q1 und Q2 des Schieberegisters 300 entgegengesetzte logische Zustände. Das exklusive ODEE-Glied 301 liefert ein hohes logisches Ausgangssignal, wenn die Zustände Q1 und Q2 des Schieberegisters 300 entgegengesetzte logische Zustände haben.

Das 16-Bit-Intervall wird durch den Teiler 303 erzeugt, welcher nach jeweils 16 Zyklen des Taktsignals einen Rückstellimpuls liefert. Der Inverter 302 invertiert das Taktsignal, um die geeignete Polarität des Taktsignale an den Takteingang des Teilers 303 zu liefern.

Der Teiler 304 summiert die Anzahl der Übergänge in jedem 16-Bit-Intervall. Der Teiler 304 wird am Ende jedes 16-Bit-Intervall durch den Rückstellimpuls von dem Teiler 303 zurückgestellt. Der Teiler 304 inkrementiert seinen Inhalt bei jedem Übergang des Taktsignals von einem tiefen auf einen hohen Pegel um eins, wenn er durch einen hohen logischen Pegel von dem exklusiven ODER-Glied 301 aktiviert ist. Der Teiler 304 kann ein herkömmlicher BCD-Teiler sein, der vier Stufen aufweist. Somit liefert die Stufe Q4 eines BCD-Teilers 304 ein hohes logisches Signal, wenn insgesamt 8 oder 9 Bit-Übergänge ermittelt wurden. Wenn mehr oder weni-

030018/06*3

ger Bitübergänge in einem 16-Bit-Intervall auftreten, liefert die Stufe Q4 einen tiefen logischen Zustand.

Das Schieberegister 305 hat drei Stufen Q1, Q2 und Q3 und wird in der Weise aktiviert, daß es seriell Q4 des Teilers 304 durch den Rückstellimpuls vom Teiler 303 aufnimmt. Wenn somit 8 oder 9 Bitübergänge in wenigstens zwei aufeinanderfolgenden 16-Bit-Intervallen auftreten, zwei aufeinanderfolgende hohe logische Zustandbits, werden die Zustände von Q4 des Teilers 304 in die Stufen Q1 bis Q3 des Schieberegisters 305 eingegeben. Wenn die zwei aufeinanderfolgenden hohen logischen Bits in die Stufen Q2 und Q3 des Schieberegisters 305eingegeben sind, liefert das NAND-Glied 306 ein Ausgangssignal mit einem tiefen logischen Pegel. Andernfalls liefert das NAND-Glied 306 ein Ausgangssignal mit einem hohen logischen Pegel. Ein Ausgangssignal mit einem hohen logischen Pegel vom NAND-Glied 306 zeigt an, daß das deltamodulierte digitale Signal vorhanden ist, während ein Ausgangssignal mit einem tiefen logischen Pegel angibt, daß ein Zufallssignal oder ein Pseudozufallssignal vorhanden ist.

Das Ausgangssignal des NAND-Gliedes 306 wird dann über das NOR-Glied 307 einem Integrator zugeführt, der aus den Widerständen 309 bis 311 und dem Kondensator 313 gebildet ist. Das NOR-Glied 307 weist einen Eingang für ein Rückstellsignal auf, so daß der Kondensator 313 in den voll geladenen Zustand gebracht werden kann. Ein Schnelladepfad ist von dem Rückstellsignal zu dem Kondensator 313 über den Widerstand 308, die Diode 312 und den Widerstand 311 gebildet. Das Rückstellsignal ist normalerweise in einem tiefen logischen Zustand. Wenn der digitale Signaldetektor in dem oben beschriebenen Auswahlsystem verwendet wird, kann das Rückstellsignal durch Abtasten eines Tons aktiviert werden, der durch einen Empfänger 100 oder 101 zu dem Komparator 105 übertragen wird, wenn der

030018/0643

jeweilige Empfänger 100 oder 101 kein HF-Signal empfängt.

Die Zeitkonstante des Integrators 309 "bis 313 kann derart eingestellt sein, daß ein vorgegebenes Maß an Signalverschlechterung oder Bitfehlerhäufigkeit noch aufgenommen werden kann. Beispielsweise kann die Zeitkonstante des Integrators derart gewählt werden, daß bis zu acht Fehler pro Sekunde auftreten können.

Die Spannung am Kondensator 3^3 wird weiterhin durch die Verstärkerschaltung 314 bis 3^6 multipliziert, um eine Signalqualitätsspannung zu erzeugen, deren Größe zwischen etwa 2,5 Volt und 12 Volt liegt. Der Verstärker 3*14 enthält Widerstände 315 und 3^6, welche dazu dienen, die Spannung an seinem negativen Eingang einzustellen. Die Signalqualitätsspannung vom Verstärker 314- liegt in der Nähe der unteren Grenze oder bei 2,5 Volt, und zwar für ein Signal höchster Qualität, d.h. für ein Signal mit der geringsten Bitfehlerhäufigkeit. Bei der oben beschriebenen Empfängerauswahlschaltung kann die Signalqualitätsspannung innerhalb des Signalqualitätsmoduls 102 und des Signalqualitätsmoduls 103 dazu verwendet werden, denjenigen Empfänger auszuwählen, der das deltamodulierte digitale Signal mit der besten Qualität aufweist. Die Einzelheiten des Auswahlvorganges sind in der oben genannten US-PS 4 013 962 und in dem oben genannten "Instruction Manual" von Motorola beschrieben.

Der in der Fig. 3 dargestellte Detektor für ein deltamoduliertes digitales Signal kann mit herkömmlichen logischen Schaltungen und entsprechenden elektrischen Bauelementen gerätetechnisch verwirklicht werden. Die logischen Schaltungen können beispielsweise aus dem Buch "The Semiconductor Data Library/CMOS", Band 5 entnommen werden, welches von

030018/0843

Motorola Semiconductor Products Inc. (1976) herausgegeben wurde. Es können beispielsweise folgende Typen der nachfolgend genannten Bauteile verwendet werden: Für die Schieberegister 300 und 305 die Type MC14015, für das exklusive ODER-Glied 301 die Type MC14070, für das Invertierglied 302 die Type M014O4-9, für den Teiler 303 die Type M014-569, für den Teiler 304 die Type MC14-518, für das NAND-Glied 306 die Type MC14-011 und für das NOR-Glied 307 die Type MC14001. Der Verstärker 314- kann ein beliebiger Operationsverstärker sein, beispielsweise die Type Motorola MC174-1. Weiterhin kann der Detektor für das deltamodulierte digitale Signal leicht auf ein Plättchen einer integrierten Schaltung integriert werden, und zwar unter Anwendung einer herkömmlichen Integrationstechnik.

030018/0643

Claims

1. Detektor für deltamodulierte digitale Signale, die in einer seriellen Bitfolge mit einer vorgegebenen Bitfrequenz eines Taktsignals übertragen werden, dadurch gekennzeichnet, daß eine Taktsignal-Erzeugung seinrichtung vorgesehen ist, daß weiterhin eine erste Zähleinrichtung (303) vorhanden ist, welche auf das Taktsignal anspricht, um einen Rückstellimpuls am Ende jedes folgenden N-Bit-Intervalls zu erzeugen, wobei N eine ganze Zahl ist, daß weiterhin eine Übergangsabtasteinrichtung (300, 301) vorgesehen ist, welche auf das digitale Signal und auf das Taktsignal anspricht, um für jede Veränderung im logischen Zustand zwischen aufeinanderfolgenden Bits des digitalen Signals ein Übergangsimpulssignal zu erzeugen, daß weiterhin eine zweite Zähleinrichtung (3O4-) vorhanden ist, welche auf die Übergangsimpulssignale und die Bückstellimpulse anspricht, um wiederholt summierte Zählungen der Übergangsimpulse zu liefern, welche zwischen aufeinanderfolgenden Bückstellimpulsen auftreten, daß weiterhin eine Einrichtung (305) vorgesehen ist, welche dazu dient, wenigstens die letzten zwei aufeinanderfolgenden summierten Zählungen zu speichern, und daß schließlich eine Einrichtung (306) vorhanden ist, welche dazu dient, ein Abtastanzeigesignal zu liefern, welches anzeigt, daß das digitale Signal vorhanden ist, wenn beide der gespeicherten summierten Zählungen eine Größe aufweisen, die außerhalb eines vorgegebenen Bereichs von Größen liegt, die symmetrisch um eine Hälfte von N angeordnet sind.

2. Signaldetektor nach Anspruch Ί,dadurch gekennzeichnet, daß eine Einrichtung (308 bis 313) vorgesehen ist, um das Abtastanzeigesignal zu integrieren, so daß ein Qualitätssignal erzeugt wird, dessen Größe proportional zu der Bitfehlerhäufigkeit des digitalen Signals ist,

030018/06*3

ORIGINAL INSPECTED

3· Signaldetektor nach Anspruch 2 zur Verwendung in jedem aus einer Anzahl von Empfängern einer Empfängerauswahlanordnung, dadurch gekennzeichnet, daß die Empfängerauswahlanordnung einen Komparator (102, 103, 104) aufweist, der auf die Qualitatssighale von den Jeweiligen Detektoren für digitale Signale in den Empfängern (100, 101) anspricht, um denjenigen Empfänger auszuwählen, welcher das digitale Signal mit der geringsten Bitfehlerhäufigkeit aufweist.

4. Signaldetektor nach Anspruch 1,dadurch gekennzeichnet, daß die Speichereinrichtung (305) eine Einrichtung zur Speicherung der letzten M aufeinanderfolgenden summierten Zählungen aufweist, wobei M eine ganze Zahl ist, und daß die Anzeigeeinrichtung (306) ein Abtastanzeigesignal liefert, daß das digitale Signal vorhanden ist, wenn eine Mehrzahl der M gespeicherten summierten Zählungen Größenwerte hat, die außerhalb des vorgegebenen Bereichs der Größenwerte liegt.

5. Signaldetektor nach Anspruch 1,dadurch gekennzeichnet, daß N gleich 16 ist und der vorgegebene Bereich von Größenwerten 8 und 9 umfaßt.

6. Signaldetektor nach Anspruch 1,dadurch gekennzeichnet, daß das deltamodulierte digitale Signal nach einem vorgegebenen Kode verschlüsselt wird, bevor es übertragen wird, und nach der Zuführung zu dem Detektor für das digitale Signal entschlüsselt wird, wobei Einzelbitfehler, die während der Übertragung auftreten, in dem entschlüsselten digitalen Signal eine Fehlerfolge auslösen, die ein Pseudozufalls-Datenmuster aufweisen, welches sich über 21f-Bits erstreckt.

030018/06*3

/. Signaldetektor nach Anspruch 6,dadurch gekennzeichnet, daß eine Einrichtung (308 "bis 313) vorgesehen ist, um das Abtastanzeigesignal zu integrieren, so daß ein Qualitätssignal erzeugt wird, dessen Größe der Bitfehlerhäufigkeit des digitalen Signals proportional ist.

8. Signaldetektor nach Anspruch 7, dadurch gekennzeichnet, daß das vorgegebene Kodierschema einen vorgegebenen binären Konvolutions-Kode aufweist.

9. Signaldetektor nach Anspruch 8 zur Verwendung in jedem aus einer Anzahl von Empfängern einer Empfängerauswahlanordnung, dadurch gekennzeichnet, daß die Empfängerauswahlanordnung einen Komparator (102, 103, "¹O^-) aufweist, der auf die Qualitätssignale von den Jeweiligen Detektoren für digitale Signale in den Empfängern (100, 101) anspricht, um denjenigen Empfänger auszuwählen, welcher das digitale Signal mit der geringsten Bitfehlerhäufigkeit aufweist.

10. Signaldetektor nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß ein Halbleitersubstrat vorgesehen ist, und daß der Signaldetektor für digitale Signale aus elektrischen Bauelementen aufgebaut ist, die in das Halbleitersubstrat integriert sind.

030018/0643