DE2945385A1

DE2945385A1 - Halbleiter-anordnung und verfahren zu ihrer herstellung

Info

Publication number: DE2945385A1
Application number: DE19792945385
Authority: DE
Inventors: Hideki Dan Izumi
Original assignee: Maruman Integrated Circuits Inc
Current assignee: Maruman Integrated Circuits Inc
Priority date: 1978-11-09
Filing date: 1979-11-09
Publication date: 1980-05-14
Also published as: JPS5571042A

Description

Halbleiter-Anordnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft allgemein eine Halbleiteranordnung sowie ein Verfahren zu ihrer Herstellung und bezieht sich insbesondere auf eine solche Halbleiteranordnung und auf ein solches Verfahren, bei welchen Mehrschicht-Substrate verwendet werden, die mehr als eine Schicht aus einem elektrisch leitenden Material enthalten, um elektrisch leitende Zwischenverbindungen zu dem Halbleiter-Chip oder dem Chip einer integrierten Halbleiterschaltung zu bilden, welches einen Teil der Anordnung darstellt.
Bei bekannten Anordnungen und entsprechenden Verfahren zu ihrer Herstellung besteht ein Problem darin, daß bei der Herstellung von Halbleitern im allgemeinen gedruckte Leiterplatten mit mehreren Schichten verwendet werden mußten, um ein kritisches Bauteil oder einen Bereich der endgültigen Anordnung herzustellen. Dadurch entstand ein weiteres Problem, welches im wesentlichen darin bestand, daß keine Möglichkeit gegeben war, die Qualität, die Menge, die Kosten, und die Lieferung eines wesentlichen Teils der endgültigen Anordnung zu steuern, nämlich des kritischen Bereichs der Zwischenverbindungen in der Anordnung. Deshalb konnte bei der Halbleiter-Herstellung die Zuverlässigkeit der aus Mehrschicht-Leiterplatten hergestellten Anordnungen nicht überprüft und gewährleistet werden. Deshalb ist es oft dazu gekommen, daß aus integrierten Schaltungen bestehende Systeme oder Untersysteme aufgrund von Kurzschlüssen oder offenen Stellen oder nicht ordnungsgemäßer elektrischer Verbindungen vollständig versagt haben, wenn sie in einer aus vielen Schichten bestehenden gedruckten Leiterplatte verwendet wurden. Entsprechende Fehler konnten auch durch eine nicht ordnungsgemäße Verbindung durch eine Durchgangsöffnung in einer gedruckten Leiterplatte oder durch eine schlechte Verbindung zwischen einer Metallschicht und einer leitenden Schicht durch eine Durchgangsöffnung hervorgerufen werden. Es besteht bei der Halbleiter-Herstellung das Bedürfnis, alle wesentlichen Teile oder Bruteile möglichst weitgehend zu überwachen oder zu kontrollieren, wenn sie zur Herstellung von Schaltungen, Systemen oder Untersystemen verwendet werden.
Der Erfindung liegt die A u f g a b e zugrunde, eine Halbleiter-Anordnung sowie ein Verfahren zu ihrer Herstellung zu schaffen, so daß es möglich ist, im Rahmen einer Massenproduktion von Mehrschicht-Substraten zur Verwerdung in Halbleiter-Einrichtungen oder integrierten Schaltungen eine besonders hohe Zuverlässigkeit zu erreichen und zugleich die Zuverlässigkeit ordnungsgemäß steuern zu können.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß herkömmliche Fabrikationsmethoden verwendet werden können.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen: Fig. 1 eine perspektivische Darstellung, welche ein Halbleiter-Chip oder ein Chip einer integrierten Schaltung veranschaulicht, welches auf getrennten Abschnitten eines elektrisch leitenden Musters angeordnet und damit elektrisch verbunden ist, welches auf einer isolierenden Oberflächenschicht eines Substrats ausgebildet ist, welches Mehrfachschichten aus dielektrischem und leitendem Material in abwechselnder Folge enthält, Fig. 2 eine perspektivische Darstellung einer weiteren Form einer elektrischen Verbindung zwischen einem Halbleiter-Chip oder einem Chip einer integrierten Schaltung und einem elektrisch leitenden Muster, welches auf einer (nicht dargestellten) isolierenden Oberflächenschicht eines aus Mehrfachschichten gebildeten Substrats nach der Fig. 1 ausgebildet ist, Fig. 3 eine perspektivische Darstellung, welche der Fig. 2 ähnelt, jedoch eine weitere Verbindungstechnik veranschaulicht, die als "Flip-Chip" bekannt ist und zur elektrischen Verbindung eines Halbleiter-Chips oder eines Chips einer integrierten Schaltung mit einem elektrisch leitenden Schaltungsmuster dient, welches auf einer (nicht dargestellten) isolierenden Oberflächenschicht eines aus Mehrfachschichten bestehenden Substrats nach der Fig. 1 angeordnet ist, Fig. 4 bis 19 nacheinander in Teil-Vertikalschnitten die verschiedenen Schritte beim Maskieren des aus mehreren Schichten bestehenden Substrats nach der Fig. 1, welches zur Verwendung als Träger und als elektrischer Anschluß für ein Halbleiter-Chip oder mehrere Halbleiter -Chips oder auch für eines oder mehrere von Chips integrierter Schaltungen dient, wobei die Chips direkt elektrisch mit Abschnitten der obersten, elektrisch leitenden Schicht verbunden sind, die auf einer isolierenden Oberflächenschicht des Mehrschicht-Substrats ausgebildet ist, Fig. 20 einen Vertikalschnitt durch einen Widerstand, der in einer der elektrisch leitenden Schichten des Mehrschicht-Substrats nach der Fig. 1 ausgebildet ist, Fig. 20 A einen Vertikalschnitt durch einen Kondensator, der in einer horizontalen Konfiguration in einer der elektrisch leitenden Schichten des Mehrschicht-Substrats nach der Fig. 1 ausgebildet ist, und Fig. 20 B einen Vertikalschnitt durch einen Kondensator, der in einer vertikalen Konfiguration unter Verwendung von zwei benachbarten, elektrisch leitenden Schichten ausgebildet ist, die durch eine dielektrische Schicht voneinander getrennt sind.
In der Fig. 1 bezeichnet das Bezugszeichen 10 eine erfindungsgemäße Halbleiter-Baugruppe oder Halbleiter-Anordnung in ihrer Gesamtheit, welche eine Halbleiter-Chip oder ein Chip 12 einer integrierten Schaltung aufweist, welches auf einem Mehrschicht-Substrat 14 angeordnet ist, welches beispielsweise durch die in den Fig. 4 bis 19 veranschaulichten Verfahrensschritte hergestellt ist. Das Substrat 14 ist nach der Darstellung in der Fig. 1 kreisförmig ausgebildet und hat somit die Form eines Halbleiterplättchens. Es können jedoch verschieden geformte Substrate verwendet werden (rechteckig, quadratisch usw.). Für Anwendungsfälle mit extrem hoher Packungsdichte kann ein ganzes Halbleiter-Substrat von etwa 10 bis 12 1/2 cm als Ausgangssubstrat verwendet werden, um das in der Fig. 1 dargestellte Mehrschicht-Substrat 14 zu bilden, so daß eine Mehrzahl von Chips 12 darauf angeordnet werden könnten. In anderen Anwendungsfällen, in denen eine geringere Packungsdichte erforderlich ist oder bei denen es zweckmäßiger ist, quadratisch oder rechteckig ausgebildete Mehrschicht-Substrate 14 zu verwenden, die auf einer "Mutter"-Platte angeordnet sein können, kann es wünschenswert sein, das vervollständigte Mehrschicht-Substrat 14 in eine Anzahl von mehrschichtigen Packungssubstrat-Chips zu unterteilen, um sie mit einem oder mehreren aktiven Chips 12 zu verwenden. In diesem Fsll könnte das elektrisch leitende Verbindungsmuster, welches durch die mehrfach vorhandenen leitenden Schichten gebildet wird, dazu verwendet werden, daß jedes durch Zerteilen entstandene rechteckige oder quadratische Chip sein eigenes mehrschichtiges, leitendes Verbindungsmuster hätte.
Gemäß der Darstellung in der Fig. 1 ist die elektrische Verbindung zu dem Chip 12 durch Leitungen 16 hergestellt, welche sich von dem Halbleiter-Chip oder dem Chip einer integrierten Schaltung 12 zu den leitenden Abschnitten des Mehrschicht-Substrats 14 erstreckt. Somit sind die verschiedenen aktiven oder passiven Halbleiterbereiche, welche in dem Halbleiter-Chip oder dem Chip der integrierten Schaltung 12 vorhanden sind, mit dem Verbindungsmuster elektrisch verbunden, welches in dem Mehrschicht-Substrat 14 vorhanden ist. Die leitenden Drähte 16 sind elektrisch mit dem elektrisch leitenden Bereichen 18 verbunden, die auf der Oberseite der isolierenden Oberflächenschicht des Mehrschicht-Substrats 14 ausgebildet sind. Die leitenden Bereiche 18 enden in getrennten Anschlußflächen 20, welche für Zwecke einer elektrischen Anschlußverbindung mit benachbarten Halbleiteranordnungen verwendet werden können.
Es kann über die leitenden Anschlußbereiche auch eine Verbindung mit einer "Mutter"-Platte hergestellt werden, oder sie können als Endabschnitt einer leitenden Durchgangsöffnung verwendet werden, welche in dem Mehrschicht-Substrat 14 angeordnet ist, so daß über die leitende Durchgangsöffnung nach unten ein elektrischer Kontakt mit einer Schicht oder mit mehreren Schichten der leitenden Mehrfach-Anordnung in dem Mehrschicht-Substrat 14 hergestellt wird. Bei der in der Fig. 1 dargestellten Ausführungsform sind die leitenden Drähte 16 vorzugsweise mit Hilfe einer herkömmlichen Klebetechnik sowohl mit den inneren Anschlußteilen der leitenden Bereiche 18 als auch mit (nicht dargestellten) Anschlußteilen verbunden, die auf dem mit 12 bezeichneten Halbleiter-Chip oder dem Chip einer integrierten Schaltung angeordnet sind. In der Fig. 2 ist eine weitere Ausführungsform einer elektrischen Verbindungstechnik dargestellt, bei welcher das Chip 12 elektrisch mit Anschlußbereichen 18 des Mehrschicht-Substrats 14 mit Hilfe eines als Flachanschluß ausgebildeten Verlängerungsabschnittes 22 verbunden ist, der vorzugsweise mit Hilfe der Flachanschluß-Technik hergestellt ist und sich bis zu dem Chip erstreckt und einen elektrischen Kontakt damit herstellt. In der Fig. 3 ist eine weitere Ausführungsform für eine Verbindungstechnik dargestellt, welche dazu dient, um elektrisch das Chip 12 mit den leitenden Bereichen 18 des Mehrschicht-Substrats 14 zu verbinden. Es wird hierbei die sogenannte "Flip-Chip"-Technik verwendet, bei welcher die leitenden Bereiche 18 elektrisch mit Hilfe von Lötpunkten oder von kleinen Säulen 24 (die beispielsweise aus einer Lötzin-Legierung bestehen können) mit ähnlichen (nicht dargestellten) Lötanschlüssen verbunden sind, die auf der Unterseite des Chips 12 angeordnet sind, die schließlich als Oberseite zu betrachten ist. Das das Chip 12 nach der Fig. 3 auf dem Mehrschicht-Substrat 14 angeordnet ist und damit verbunden ist, und zwar in der Weise, daß das Gesicht nach unten gekehrt ist, wird aus diesem Grunde von einer "Flip-Chip"-Packung gesprochen.
Jede in den Fig. 1, 2 und 3 dargestellte Verbindungstechnik, die dazu dient, ein Chip mit dem Substrat zu verbinden, und auch andere entsprechende Verbindungsverfahren, können dazu verwendet werden, das Chip 12 mit einem leitenden Bereichsmuster zu verbinden, welches auf dem Mehrschicht-Substrat 14 vorhanden ist.
Gemäß der Darstellung in der Fig. 4 wird ein Substrat 30, welches vorzugsweise aus Silicium besteht, als Ausgangssubstrat zur Herstellung des in der Fig. 1 dargestellten Mehrschicht-Substrats 14 verwendet. Eine Isolierschicht 31 wird auf der Oberfläche des Substrats 30 ausgebildet. Die Isolierschicht 31 kann dadurch hergestellt werden, daß eine Schicht aus einem Isoliermaterial (Siliciumdioxid, Siliciumnitrid, Aluminiumoxid usw.) verwendet wird und vorzugsweise durch eine thermische Oxidation hergestellt wird, so daß die Isolierschicht 31 als thermisch gewachsene Siliciumoxidschicht entstanden ist. Die Dicke der Siliciumdioxidschicht 31 kann nur wenige hundert Angström betragen, ist vorzugsweise Jedoch mindestens 1000 Angström dick. Es können verschiedene Verfahren verwendet werden, um die Isolierschicht 31 aufzubringen oder zu erzeugen. Gemäß den obigen Erläuterungen kann die Isolierschicht 31 aus Isoliermaterialien bestehen, zu denen Siliciumdioxid nicht unbedingt gehört, solange eine Kompatibilität (Kompatibilität der thermischen Ausdehnung usw.) zwischen der Isolierschicht 31 und dem darunter angeordneten Substrat 30 gewährleistet ist.
Verschiedene Verfahren wie Aufsprühen, Aufdampfen usw. führen zu einer elektrisch leitenden Schicht 32 auf der Isolierschicht 31. Die elektrisch leitende Schicht 32 kann aus einem bekannten leitenden Material wie Aluminium, Molybdän usw. hergestellt werden, oder sie kann vorzugsweise aus einem dotierten Polysilicium-Meterial bestehen, und sie hat eine Dicke von wenigstens 100 Angström.
Gemäß der Fig. 5 kann durch Anwendung einer herkömmlichen Photolithographen-Maskierung und mit entsprechender Xtzung erreicht werden, daß Teile der leitenden Schicht 32 entfernt werden, um zwei leitende Bereiche zu erzeugen, die beispielsweise mit 32A und 32B bezeichnet sind. Diese leitenden Bereiche erstrecken sich in einem beliebigen Muster oder einer beliebigen gewünschten Konfiguration.
Gemäß der Fig. 6 wird eine weitere Isolierschicht 33 (vorzugsweise aus Siliciumdioxid) auf der freien Oberfläche der darunter angeordneten Schicht 31 aus Siliciumdioxid erzeugt oder aufgebracht und ebenso auf die elektrisch leitenden Bereiche 321 und 32B die isolierende Schicht 33 aus Siliciumdioxid kann beispielsweise durch pyrolytische Ablagerungsverfahren hergestellt werden. Die Isolierschicht 33 hat eine Dicke, die gleich der Dicke der Isolierschicht 31 sein kann, die auf dem als Ausgangssubstrat verwendeten Halbleiter-Substrat 30 aus Silicium angeordnet ist.
Nach der Fig. 7 wird durch eine herkömmliche Photolithographen-Maskierung und mit Hilfe einer Ätztechnik eine Öffnung 34 erzeugt, um eine Durchgangsöffnung durch die Isolierschicht 33 zu erzeugen, so daß anschließend ein elektrischer Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 32B hergestellt werden kann. Es sollte ersichtlich sein, daß dies ein Weg zur Erzeugung einer Öffnung in der Isolierschicht 33 ist und daß die Öffnung 34 dazu dient, einen elektrischen Kontakt nur mit dem darunter angeordneten Bereich 32B herzustellen, während eine ähnliche Öffnung in einem anderen Teil der Isolierschicht 33 hergestellt werden könnte, um gegebenenfalls eine elektrische Verbindung mit dem darunter angeordneten leitenden Bereich 32A herzustellen. Es könnte auch zur Herstellung der Öffnung 34 ein anderes Verfahren angewandt werden, beispielsweise ein Sprühverfahren in Verbindung mit einer Maske, die eine entsprechende Öffnung aufweist.
Nach der Darstellung in der Fig. 8 wird eine zweite elektrisch leitende Schicht 35 (vorzugsweise aus dotiertem Polysilicium-Material wie die erste elektrisch leitende Schicht 32) auf der zweiten isolierenden Schicht 33 aufgebracht, und zwar beispielsweise durch eine herkömmliche Technik, welche dazu anwendbar ist, die Ausgangsschicht oder die erste leitende Schicht 32 zu bilden (siehe Fig. 4). Auf diese Weise wird ein elektrischer Kontakt zwischen der elektrisch leitenden Schicht 35 und dem darunter angeordneten leitenden Abschnitt 32B der anfänglich vorhandenen oder ersten leitenden Schicht 32 hergestellt. Dies wird erreicht, weil das dotierte, leitende Polysilicium-Material in der Durchgangsöffnung 34 vorhanden ist, welche zuvor hergestellt wurde. Folglich ist bei der in der Fig. 8 dargestellten Ausführungsform der elektrische Kontakt nur mit dem darunter angeordneten leitenden Abschnitt 32B von der elektrisch leitenden Schicht 35 aus gebildet, und es besteht kein elektrischer Kontakt zwischen dem darunter an6eordneten, elektrisch leitenden Bereich 32A.
Gemäß der Darstellung in der Fig. 9 werden elektrisch leitende Abschnitte 35A und 35B mit Hilfe der herkömmlichen Photolithographen-Maskierung und der ätztechnik hergestellt, so daß dadurch der elektrisch leitende Bereich 35B in elektrischem Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 32B bleibt, während der Bereich 35A der leitenden Schicht nicht in elektrischem Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 32B oder dem direkt darunter liegenden, elektrisch leitenden Bereich 32A steht.
Nach der Fig. 10 wird eine verhältnismäßig dicke Isolierschicht 36, beispidsweise durch pyrolythische Ablagerung, unter Bildung einer Siliciumdioxidschicht aufgebracht, die beispielsweise als Isoliermaterial dient. Wie aus der Fig. 10 ersichtlich ist, hat diese dritte isolierende Schicht 36 einen wesentlich dickeren Abschnitt als die darunter angeordnete zweite Schicht 33 und auch als die erste Schicht 31, um elektrisch eine Isolation und einen Schutz für die leitenden Bereiche 35B und 35A zu liefern. Die isolierende Schicht 36 wird anschließend bis auf die Linie 37 in der Fig. 10 weggeätzt, um anschließend die Bildung einer dritten elektrisch leitenden Schicht zu ermöglichen.
Nach der Fig. 11 wird eine dritte elektrisch leitende Schicht 38, die vorzugsweise aus dotiertem Polysilicium-Material besteht, auf ähnliche Weise wie die este Schicht 32 oder die zweite Schicht 35 aufgebracht. Vor der Aufbringung der dritten elektrisch leitenden Schicht 38 wird eine Öffnung gebildet, vorzugsweise durch Photolithographen-Maskierung und Ätzen, und zwar in der dielektrischen Schicht 36. Diese Öffnung ist ähnlich wie die Öffnung 34, die in der dielektrischen Schicht 33 gebildet ist, ist jedoch über dem elektrisch leitenden Bereich 35A angeordnet. Durch wiederholte Photolithographen-Maskierung und entsprechendes Sitzen wird die Öffnung, welche in der dielektrischen Schicht 36 ausgebildet ist, durch die dielektrische Schicht 36 ausgedehnt, weiter durch die elektrisch leitende Schicht des Bereichs 35A, weiter durch die dielektrische Schicht 33 und somit in Berührung mit dem darunter angeordneten, elektrisch leitenden Bereich 32A gebracht.
Bei diesem Vorgang und somit bei der Ausbildung der dritten elektrisch leitenden Schicht 38 nach der Fig. 11 steht die elektrisch leitende Schicht 38 in elektrischem Kontakt mit dem elektrisch leitenden Bereich 32A und mit dem elektrisch leitenden Bereich 35A, so daß dadurch eine elektrische Verbindung durch die drei voneinander getrennten, elektrisch leitenden Oxidschichten oder -Pegel gebildet ist.
Es ist zu bemerken, daß jede leitende Schicht oder jeder leitende Pegel eine elektrische Verbindung zu den verschiedenen passiven Einrichtungen wie Widerständen, Kondensatoren usw.
haben könnte. Zusätzlich können diskrete oder integrierte Halbleitereinrichtungen auf einer oder mehreren leitenden Schichten 32, 35 oder 38 angeordnet oder damit verbunden werden, so daß dadurch ein Mehrschicht-Substrat 14 entsteht, welches auch als Schaltung oder als Schaltungsanordnung dienen kann.
Nach der Fig. 12 werden durch Photolithographen-Maskierung und durch Ätzung elektrisch leitende Bereiche 38A und 38B aus der dritten elektrisch leitenden Schicht 38 hergestellt.
Somit ist der elektrisch leitende Bereich 38A in elektrischem Kontakt mit dem elektrisch leitenden Abschnitt oder Bereich 35A und mit dem elektrisch leitenden Bereich 32A, die auf unterschiedlichen Höhen angeordnet sind. Der elektrisch leitende Bereich 38B steht nicht in elektrischem Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 35D, der in elekrischem Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 32B ist.
Nach der Fig. 13 wird eine vierte isolierende Schicht 39 auf die Oberfläche des Mehrschicht-Substrats 14 aufgebracht.
Diese vierte isolierende Schicht 39 ist vorzugsweise aus Siliciumdioxid hergestellt und wird in derselben Weise gebildet wie die dritte Schicht 36, die zweite Schicht 33 und die erste Schicht 31, die zuvor gemäß den obigen Erläuterungen als isolierende Schichten ausgebildet wurden.
Nach der Fig. 14 wird eine Offnung 40 durch Photolithographen-Maskierung und Ätzung über dem elektrisch leitenden Bereich 38B gebildet, um eine Durchgangsöffnung herstellen zu können, die anschließend eine elektrische Verbindung mit einer darüber angeordneten, elektrisch leitenden Schicht ermöglicht, die auf der Isolierschicht 39 auszubilden ist.
Nach der Fig. 15 wird eine vierte elektrisch leitende Schicht 41, die ähnlich wie die anderen elektrisch leitenden Schichten ausgebildet ist, auf die vierte Isolierschicht 39 aufgebracht.
Die vierte elektrisch leitende Schicht 41 deckt die vierte Isolierschicht 39 ab und liefert einen elektrischen Kontakt durch die Durchgangsöffnung, welche über dem elektrisch leitenden Bereich 38B angeordnet ist, mit dem elektrisch leitenden Bereich 38B.
Nach der Fig. 16 wird durch Photolithographen-Maskierung und Ätzung erreicht, daß Teile der vierten, elektrisch leitenden Metallschicht 41 weggeätzt werden, um elektrisch leitende Bereiche 41A und 41B zu bilden, und zwar im wesentlichen in derselben Weise wie die ähnlichen elektrisch leitenden Bereiche in den darunter angeordneten, elektrisch leitenden Schichten gebildet wurden. Der elektrisch leitende Bereich 41B ist in elektrischem Kontakt mit dem darunter angeordneten, elektrisch leitenden Bereich 38B, und zwar durch die Durchgangsöffnung 40 (siehe Fig. 14).
Nach der Fig. 17 wird eine fünfte Isolierschicht 42 auf oder über der gesamten Oberfläche des Mehrschicht-Substrats erzeugt, und diese Isolierschicht deckt die elektrisch leitenden Bereiche 41A und 41B F. Diese Schicht ist ähnlich wie die anderen Schichten, die als Isolierschichten ausgebildet sind, und sie wird anschließend bis auf die Linie 43 in der Fig. 17 weggeätzt, so daß darauf dann anschließend eine elektrisch leitende fünfte Schicht ausgebildet werden kann.
Nach der Fig. 18 wird eine fünfte elektrisch leitende Schicht 44 auf die Oberfläche der vierten isolierenden Schicht 42 aufgebracht, nachdem zuvor durch Photolithographen-Maskierung und Ätzung eine Durchgangsöffnung gebildet wurde, welche sich durch die isolierende Schicht 42, durch den elektrisch leitenden Bereich 41A, durch denjenigen Teil der Isolierschicht 39, der unter dem elektrisch leitenden Berei h 41A angeordnet ist, bis zu dem elektrisch leitenden Bereich 38A erstreckt.
Wie oben anhand der Fig. 14 erläutert wurde, ist der elektrisch leitende Bereich 38A bereits in elektrischem Kontakt mit dem elektrisch leitenden Bereich 35A, der auch in elektrischem Kontakt mit dem elektrisch leitenden Bereich 32A ist. Somit steht die elektrisch leitende Schicht 44 nun in elektrischem Kontakt mit allen elektrisch leitenden Bereichen, die auf verschiedenen Höhen oder Pegeln angeordnet sind und auf der rechten Seite in dieser Fig. veranschaulicht sind.
Nach der Fig. 19 wird mit Hilfe der Photolithographen-Maskierung und einer Ätzung die elektrisch leitende Schicht 44 weggeätzt, so daß elektrisch leitende Bereiche 44A und 44B verbleiben. Deshalb steht der elektrisch leitende Bereich 44A nun in elektrischem Kontakt mit dem elektrisch leitenden Bereich 41A, mit dem elektrisch leitenden Bereich 38A, mit dem elektrisch leitenden Bereich 35A und mit dem elektrisch leitenden Bereich 32A.
Nach der Fig. 20 ist ein Widerstand vorhanden, der in einer der elektrisch leitenden Schichten ausgebildet werden kann.
Der Widerstand wird durch Wegätzen, durch Photolithographen-Maskierung und Ätzen hergestellt, und zwar als ein Bereich mit der Dicke der elektrisch leitenden Schicht, wie es in der Fig. der Zeichnung dargestellt ist, so daß dadurch ein Pfad mit einem höheren Widerstand entsteht.
Nach der Fig. 20A ist ein Kondensator vorhanden, der in einer der elektrisch leitenden Schichten ausgebildet werden kann.
Der Kondensator wird aus zwei auf Abstand voneinander angeordneten, elektrisch leitenden Abschnitten gebildet, die gemäß der Darstellung in dieser Fig. durch eine dazwischen angeordnete dielektrische Schicht voneinander getrennt sind.
Es kann dazu die Photolithographen-Maskierung und eine Ätzung verwendet werden, um einen Teil der elektrisch leitenden Schicht wegzuätzen, so daß anschließend eine Ablagerung erfolgen kann und daran anschließend eine Isolierschicht weggeätzt wird.
Nach der Fig. 20B ist ein weiterer Kondensator vorhanden, der (anstatt auf einem horizontalen Pegel nach der Fig. 20A) auf einem vertikalen Pegel angeordnet ist. Dieser Kondensator hat zwei Abschnitte, die in vertikaler Richtung auf Abstand voneinander angeordnet sind und jeweils aus einer elektrisch leitenden Schicht bestehen, wobei die beiden aus elektrisch leitendem Material gebildeten Abschnitte als die Platten oder die Elektroden des Kondensators arbeiten, während zwischen diesen beiden elektrisch leitenden Schichten ein Isoliermaterial vorhanden ist, und zwar in Form einer isolierenden Zwischenschicht, die als Dielektrikum des Kondensators dient.
Gemäß den obigen Ausführungen besteht ein sehr wesentlicher Vorteil des Mehrschicht-Substrats 14 darin, daß passive Einrichtungen wie Widerstände, Kondensatoren usw. in oder zwischen den Schichten des Mehrschicht-Substrats 14 augebildet werden können. Außerdem können unter Verwendung einer Verbindung zwischen den einzelnen Schichten, wie es in den Fig.
1, 2 oder 3 dargestellt ist, einzelne Chips in das Mehrschicht-Substrat 14 eingesetzt werden, und zwar mit einer isolierenden Kapselungsschicht, wonach leitende Schichten usw. aufgebracht werden können. Auf diese Weise ergibt sich eine außerordentlich dichte und integrierte Packung.

Claims

Patentansprüche Halbleiter-Anordnung mit einem Mehrschicht-Substrat, d a -d u r c h g e k e n n z e i c h n e t, daß das Mehrschicht-Substrat einen Halbleitersubstrat-Bereich aufweist und mit wenigstens einerisolierenden Schicht und wenigstens einem elektrisch leitenden Bereich ausgestattet ist, daß ein Halbleiter-Chip auf dem Mehrschicht-Substrat aufgebracht ist und daß eine Verbindungseinrichtung vorgesehen ist, welche dazu dient, das Halbleiter-Chip elektrisch mit dem leitenden Bereich des Mehrschicht-Substrats zu verbinden.
2. Anordnung nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß das Halbleiter-Chip eine Halbleiter-Einrichtung ist.
3. Anordnung nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß das Halbleiter-Chip eine integrierte Halbleiterschaltung ist.
4. Anordnung nach einem der Ansprüche 1, 2 oder 3, d a -d u r c h g e k e n n z e i c h n e t, daß das Mehrschicht-Substrat eine Mehrzahl von elektrisch leitenden Bereichen aufweist, von denen jeder auf einem anderen horizontalen Pegel als die anderen aus der Mehrzahl der elektrisch leitenden Bereiche angeordnet ist und daß das Mehrschicht-Substrat auch eine Mehrzahl von isolierenden Schichten aufweist, welche elektrisch Bereiche der Mehrzahl der elektrisch leitenden Bereiche voneinander trennt.
5. Anordnung nach Anspruch 4, d a d u r c h g e k e n n -z e i c h n e t, daß Jeder aus der Mehrzahl der elektrisch leitenden Bereiche ein dotierter Polysilicium-Bereich ist.
6. Anordnung nach einem der Ansprüche 4 oder 5, d a -d u r c h g e k e n n z e i c h n e t, daß Jede aus der Vielzahl der isolierenden Schichten eine Schicht aus Siliciumdioxid ist.
7. Anordnung nach einem der vorhergehenden Ansprüche, d a -d u r c h g e k e n n z e i c h n e t, daß der Halbleiter-Substrat-Bereich ein Silicium-Substrat-Bereich ist.
8. Anordnung nach einem der Ansprüche 1, 2, 3 oder 7, d a -d u r c h g e k e n n z e i c h n e t, daß der elektrisch leitende Bereich ein Bereich dotiertem Polycilicium ist.
9. Anordnung nach einem der Ansprüche 1, 2, 3, 7 oder 8, d a d u r c h g e k e n n z e i c h n e t, daß die isolierende Schicht eine Schicht aus Siliciumdioxid ist.
10. Anordnung nach einem der vorhergehenden Ansprüche, d a -d u r c h g e k e n n z e i c h n e t, daß der elektrisch leitende Bereich elektrisch mit einer passiven Einrichtung verbunden ist.
11. Anordnung nach Anspruch 10,d a d u r c h g e k e n n -z e i c h n e t, daß die passive Einrichtung ein Widerstand ist.
12. Anordnung nach Anspruch 11, d a d u r c h g e k e n n -z e i c h n e t, daß der Widerstand einen Bereich des elektrisch leitenden Bereichs von verminderter Dicke aufweist.
13. Anordnung nach Anspruch 10, d a d u r c h g e k e n n -z e i c h n e t, daß die passive Einrichtung ein Kondensator ist.
14. Anordnung nach Anspruch 13, d a d u r c h g e k e n n -z e i c h n e t, daß der Kondensator zwei voneinander getrennte Abschnitte des elektrisch leitenden Bereichs aufweist, und daß die zwei voneinander getrennten Abschnitte des elektrisch leitenden Bereichs durch eine Isolierschicht voneinander getrennt sind.
15. Anordnung nach Anspruch 13, d a d u r c h g e k e n n -z e i c h n e t, daß das Mehrschicht-Substrat einen weiteren elektrisch leitenden Bereich aufweist, daß der Kondensator einen Abschnitt des elektrisch leitenden Bereichs als eine Kondensatorplatte, einen Abschnitt eines anderen elektrisch leitenden Bereichs als die andere Kondensatorplatte und einen Isolator aufweist, der zwischen den Kondensatorplatten angeordnet ist.
16. Anordnung nach Anspruch 15, d a d u r c h g e k e n n -z e i c h n e t,daß zwei voneinander getrennte elektrisch leitende Bereiche vorgesehen ist, die zwei dotierte Polysilicium-Bereiche aufweisen.
17. Anordnung nach Anspruch 16, d a d u r c h g e k e n n -z e i c h n e t, daß der Isolator aus Siliciumdioxid besteht.
18. Anordnung nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß ein weiteres Halbleiter-Chip mit dem elektrisch leitenden Bereich des Mehrschicht-Substrats unter der Oberfläche des Mehrschicht-Substrats verbunden ist, auf welchem das Halbleiter-Chip angeordnet ist.
19. Anordnung nach Anspruch 18, d a d u r c h g e k e n n -z e i c h n e t, daß das weitere Halbleiter-Chip eine Halbleiter-Einrichtung darstellt.
20. Anordnung nach Anspruch 18, d a d u r c h g e k e n n -z e i c h n e t, daß das weitere Halbleiter-Chip eine integrierte Halbleiterschaltung darstellt.
21. Anordnung nach einem der Ansprüche 18 bis 20, d a -d u r c h g e k e n n z e i c h n e t, daß eine isolierende Kapselungsschicht das weitere Halbleiter-Chip überdeckt.
22. Anordnung nach Anspruch 21, d a d u r c h g e k e n n -z e i c h n e t, daß die isolierende Kapselungsschicht aus Siliciumdioxid besteht.
23. Anordnung nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß der elektrisch leitende Bereich unter der Oberfläche des Mehrschicht-Substrats angeordnet ist und daß das Halbleiter-Chip unterhalb der Oberfläche des Mehrschicht-Substrats angeordnet ist und elektrisch mit dem elektrisch leitenden Bereich verbunden ist.
24. Anordnung nach Anspruch 23, d a d u r c h g e k e n n -z e i c h n e t, daß der elektrisch leitende Bereich aus dotiertem Polycilicium besteht.
25. Anordnung nach einem der Ansprüche 23 oder 24, d a -d u r c h g e k e n n z e i c h n e t, daß die Isolierschicht aus Siliciumdioxid besteht.
26. Anordnung nach einem der Ansprüche 23, 24 oder 25, d a -d u r c h g e k e n n z e i c h n e t, daß der Halbleiter-Substrat-Bereich ein Silicium-Substrat-Bereich ist.
27. Anordnung nach einem der Ansprüche 23, 24, 25 oder 26, d a d u r c h g e k e n n z e i c h n e t, daß das Halbleiter-Chip eine Halbleiter-Einrichtung darstellt.
28. Anordnung nach einem der Ansprüche 23, 24, 25 oder 26, d a d u r c h g e k e n n z e i c h n e t, daß das Halbleiter-Chip eine integrierte Halbleiter-Schaltung darstellt.
29. Verfahren zur Herstellung einer Halbleiter-Anordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e -k e n n z e i c h n e t, daß die zumindest vorhandene eine isolierende Schicht auf dem Halbleiter-Substrat gebildet wird, daß der zumindest vorhandene eine elektrisch leitende Bereich auf der isolierenden Schicht gebildet wird und daß eine elektrische Verbindung zwischen dem zumindest vorhandenen einen Halbleiter-Chip und dem elektrisch leitenden Bereich hergestellt wird.
30. Verfahren nach Anspruch 29, d a d u r c h g e k e n n -z e i c h n e t, daß als Halbleiter-Substrat Silicium verwendet wird und daß die isolierende Schicht dadurch gebildet wird, daß man thermisch eine Schicht aus Siliciumdioxid auf dem Siliciumsubstrat aufwachsen läßt.
31. Verfahren nach Anspruch 29, d a d u r c h g e k e n n -z e i c h n e t, daß die isolierende Schicht dadurch gebildet wird, daß eine Schicht aus Siliciumdioxid auf dem Halbleitersubstrat abgelagert wird.
32. Verfahren nach einem der Ansprüche 29, 30 oder 31, d a -durch gekennzeichnet, daß der elektrisch leitende Bereich dadurch hergestellt wird, daß eine Schicht aus Silicium auf die isolierende Schicht aufgebracht wird, daß anschließend Dotiermittel in die abgelagerte Siliciumschicht eindiffundiert werden und daß ein Teil der dotierten Siliciumschicht weggeätzt wird, um den elektrisch leitenden Bereich zu bilden.
33. Verfahren nach einem der Ansprüche 29, 3°1 31 oder 32S d a d u r c h g e k e n n z e i c h n e t, daß eine Mehrzahl von isolierenden Schichten über dem halbleitersubstrat gebildet werden, daß eine Mehrzahl von elektrisch leitenden Bereichen über dem Halbleitersubstrat gebildet werden, daß Jeder aus der Mehrzahl der elektrisch leitenden Bereiche auch einem verschiedenen horizontalen Pegel gegenüber anderen aus der Mehrzahl der elektrisch leitenden Bereiche ausgebildet wird und daß die Mehrzahl der isolierenden Schichten derart angeordnet wird, daß sie elektrisch Teile der Mehrzahl der elektrisch leitenden Bereiche voneinander trennen.
34. Verfahren nach Anspruch 33, d a d u r c h g e k e n n -z e i c h n e t, daß das Halbleitersubstrat ein Siliciumsubstrat ist.
35. Verfahren nach einem der Ansprüche 33 oder 34, d a -d u r c h g e k e n n z e i c h n e t, daß Jede aus der Mehrzahl der isolierenden Schichten durch eine Ablagerung einer Schicht aus Siliciumdioxid gebildet wird.