DE2830370A1

DE2830370A1 - Echounterdrueckungseinrichtung unter verwendung eines pseudo-logarithmischen kodes

Info

Publication number: DE2830370A1
Application number: DE19782830370
Authority: DE
Inventors: Otakar Anthony Horna
Original assignee: Comsat Corp
Current assignee: Comsat Corp
Priority date: 1977-07-12
Filing date: 1978-07-11
Publication date: 1979-01-25
Also published as: AU515946B2; US4113997A; FR2454232A1; CA1120165A; JPS5852376B2; DE2830370C2; GB2002203B; IT1108118B; GB2002203A; AU3787278A; JPS5440018A; BR7804506A; IT7868651A0; FR2454232B1

Description

-A-

283037Q

Die Erfindung bezieht sicli auf eine jicholöscheinrichtung oder --Unterdrückung. Insbesondere erbringt sie eine Leistungsverbesserung solcher jicholöscheinrichtungen mit einem adaptiven Übertragungsfilter unter Verwendung einer pseudo-logarithmischen Kodierung; gleichzeitig führt sie eine Verminderung des komplizierten Aufbaus und der Kosten solcher Unterdrückungseinrichtungen herbei.

Bei Telefonnetzen für Ferngespräche werden vieradrige Verbindungen über einen wesentlichen Teil des Übertragungsweges verwendet: Eines der Paare dient zur Übertragung nur des Signals zum Bestimmungsort, das andere Paar nur zum Empfang der am Bestimmungsort ausgesandten Signale. Zur Kombination der auf dem Übertragungs- und Empfangspaar der Verbindungen oder I-eitungen anliegenden getrennten Signale für eine einzige zweiartrige Schaltung wird Hybridspule oder ein Ausgleichstransfcrinator verwendet.

Jiis ist bekannt, daß diese AusgleichstranaTormatoren keine eehofreie Kopplung zwischen dem Sende- und Jimpfangspaar der vieradrige Verbindung erbringt, üiin Teil des auf dem Smpfangspaar anliegenden Signale geht auf das Sendepaar über und erscheint als ein Echosignal.

Bei der Schounterdrückungseinrichtung gemäß der US-PS 4 064 379 des Erfinders der vorliegenden Anmeldung und gemäß Fig. 1 dieser Anmeldung wird das empfangene Signal X(t) erfaßt und in Stufe 1o in seinen Absolutwert umgewandelt und dann weiter in einem speziellen Analog/Digital-V/andler 12 (analog nach digital) in einen 7-Bit pseudo-logarithmischen Kompandierungskode umgesetzt. Die gesamte digitalisierte Probe x. wird im Multiplexer 14 gebündelt und sodann in mehreren, ein X-Register 16 bildenden Schieberegistern gespeichert. In Stufe 18 wird ein Durchschnitts- oder quadratischer Pseudomittelwert der x. Proben oder Werte berechnet. Diese Proben werden gleich-

809884/0895

--er -

falls in einer Vergleichsstufe 2o mit dem gespeicherten Durchschnitts- oder quadratischen Pseudomittelwert verglichen, jiin Η-Register 22 speichert N Digitalworte, nämlich h.. bis h , die das Echowegimpulsverhalten wiedergeben. Ist die Probe x.. größer als der Durchschnitts- oder quadratische Pseudomittelwert, so bewirkt ein Steuersignal Phi (= φ) (χ) der Vergleichsstufe 2o, daß der vorliegende Viert des im H-Register 22 gespeicherten, entsprechenden Digitalwortes h. auf den neuesten Stand gebracht wird. Der Durchschnitts- oder quadratische Pseudomittelwert des ankommenden Signals X(t) wird ebenfalls in einem Digital/Analog-V/andler 24 in eine Referenzspannung X. umgewandelt, die zur Vorspannung einer analogen Mittelabschneidstufe 26 und auch zur Vorspannung einer analogen Vergleichsstufe 28 verwendet wird, Ein Bandpaßfilter 3o, eine Vor-Anhebungsschaltung 52 und ein Niederpaßfilter mit einer JSnt-Anhebungsschaltung 34 verringern die durch die Mittelabschneidstufe herbeigeführte harmonische Verzerrung. Die Probe x. und das entsprechende digitale Wort h., die im X-Register 16 bzw. H-Register gespeichert sind, werden in eine Multiplizierstufe 36 geleitet, so daß die pseudo-logarithmisch kodierten χ. und h. Vierte direkt ohne weitere Umsetzung verwendet werden können. Die Multiplikation wird auf drei verschiedene Arten durchgeführt: Sind beide Exponenten nicht Hull, so findet eine Addition der Exponenten und Mantissen in zwei Addierstufen statt; sind beide Exponenten jeweils Null, so werden die Mantissen direkt multipliziert; ist schließlich nur ein Exponent nicht Null, so werden beide Mantissen direkt multipliziert und zu der Mantisse der Zahl addiert, die einen Null-Exponenten aufweist. Das Produkt wird in einem Schieberegister entsprechend dem Wert des Exponenten verschoben. Das Resultat der Multiplikation wird dann dem Inhalt eines Akkumulators 38 zuaddiert oder von diesem abgezogen. Das Ausgangssignal r. des Akkumulators 38 wird in einem

Digital/Analog-Wandler 4o in eine Analogspannung umgesetzt, die in

Ö09884/0995

- Ύ-

einem Differentialverstärker 42 von dem Echosignal Y(t) abgezogen wird, welche im Übertragungspaar der vierafirigen Schaltung vorliegt.

Die Aufgabe der Erfindung besteht darin, eine iiJcholösch- oder Unterdrüclcungseinrichtung mit logarithmischer Kodierung derart weiterzubilden, daß die Kompliziertheit ihres Aufbaus, ihre Größe sowie ihre Gestehungskosten ohne Leistungseinbuße verringert worden.

Diese Aufgabe ist erfindungsgemäß gelöst, wenn man

a) den komplizierten Aufbau und die Kosten unter Anhebung der Leistung des analog nach pseudologarithmischen Wandlers 5o gemäß Pig. 1 wesentlich verringert;

b) den komplizierten Aufbau und die Kosten unter Anhebung der Leistung des Gleichstrom-Pseudo-RMS-Wandlers 6o gemäß Pig. 1 wesentlich verringert;

c) den komplizierten Aufbau und die Kosten unter Anhebung der Leistung des Generators der Phi (χ) Funktion, die durch die digitale Tergleichsstufe 2o nach Fig. 1 gebildet wird, wesentlich verringert und

d) den komplizierten Aufbau und die Kosten unter Anhebung der Leistung des Fehlerdetektors 7 ο gemäß Fig. 1 wesentlich verringert.

Beim verbesserten analog/pseudologarithmischen Wandler gemäß Fig. wird das Eingangssignal X(t) erfaßt und dann in eine Absolutwertstufe weitergeleitet. Die Probe Jx₁-I wird sodann auf einen Analog/

8Q3Ü8 4/O995

Digital-Wandler zur Quantisierung und Kodierung gegeben; das Vorzeichen der Probe x. wird in das X-Register 16 geleitet. Das Serien Bit Ausgangssignal des Analog/Digital-Umsetzers wird in Serie in einen 7 Bit pseudo-logarithmischen Digitalkode unter Verwendung eines konventionellen Schieberegisters, Zählers und zweier UHD Gatter umgesetzt. Die Serienumsetzung führt zu einer wesentlichen Vereinfachung des komplexen Aufbaus und Verringerung der Kosten unter Verbesserung der Leistung des analog/pseudo-logarithmischen Umsetzers 5o.

Beim ersten Ausführungsbeispiel des verbesserten quadratischen Pseudomittelwert/Gleichspannung Umsetzer 6o gemäß Pig. 2 wird die Probe oder das Signal J xj zur Erzeugung eines Gleichspannungssignals

X. durch ein Tiefpaßfilter, einen Spitzendetektor und einen Opera-

J
tionsverstärker geschickt, die in Serie geschaltet sind. Dies führt zu einer beträchtlichen Vereinfachung des komplexen Aufbaus und Verringerung der Kasten unter Verbesserung der leistung des quadratischen Pseudomittelwert/Gleichspannung Umsetzers.

Beim zweiten Ausführungsbeispiel des gemäß der Erfindung verbesserten quadratischen Pseudromittel/Gleichspannung Umsetzers gemäß Pig. wird das Signal X(t) in einen ersten "idealen" Vollwellengleichrichter geleitet und auch um 9o ° versetzt sovie in einen zweiten "idealen" Vollwellengleichrichter gegeben. Die Ausgangssignale beider Vollwellengleichrichter werden summiert und dann durch einen Hxederpaßfilter geleitet. Das Ausgangssignal des Niederpaßfilters wird einem Spitzendetektor zugeführt, der eine wesentlich, verbesserte "Angriffs-"zeitkonstante aufweist, wodurch man eine verbesserte leistung erhält, wenn die Amplitude des Siganls X(t) plötzlich, ansteigt. Das zweite Ausführungsbeispiel des erfindungsgemäßen quadratischen Pseudomittelwert/Gleichspannung Umsetzers oder Wandlers führt zu einer verbesserten leistung sowie zu einer Verringerung der Kosten und Vereinfachung des komplexen Aufbaus.

09884/09SS.

ORIGINAL INSPECTED

Der verbesserte Phi (χ) Punktion-Generator 2ο, siehe Pig. 2, gibt eine logische 1 dann und nur dann ab, wenn die entsprechende Probe j χ.j die folgenden Bedingungen erfüllt:

a) Die Amplitude der Probe x. ist größer als die analoge Durchschnittswertspannung X.;

b) Die Amplitude der Probe die Überlastamplitude

ist geringer als

c) Die Amplitude der Probe J χ. Ι ist größer als die Amplitude V^™?-] des Hintergrundrauschens.

Der verbesserte Fehlerdetektor 7o gemäß Fig. 5 erfaßt das wahre Echosignal Y(t) und vergleicht dann die Probe y(i) mit dem geschätzten Echosignal r., um ein Fehlersignal £- zu erzeugen. Dieses Feh-

tj el

lersignal £. wird dann in symmetrisch vorgespannten Operationsver-

J
stärkern verglichen, welche als Yergleichsstufen verwendet werden und ihrerseits den Ah Wert und den Sg(Ah) Wert erzeugen. Diese verbesserten Schaltungen führen zu einer Vereinfachung und Verringerung der Kosten unter erhöhter leistung in Bezug auf die Echounterdrückungseinrichtung der US-PS 4 064 379.

Die Erfindung ist im folgenden anhand bevorzugter Ausführungsbeispiele beschrieben. Hierbei zeigen:

Pig 1 ein Blockschaltbild der bekannten Echounterdrükkung mit logarithmischer Kodierung, die durch die vorliegende Erfindung verbessert wirdj

Pig 2 ein Blockschaltbild des erfindungsgemäßen analog/ digital pseudo-logarithmischen Wandlers, ein erstes

09884/03SS

·*■ V ^mm

Ausführungsbeispiel des erfindungsgemäßen quadratischen Pseudomittelwert/Gleichspannung Wandlers und den erfindungsgemäßen Phi (χ) Punktion-Generator;

Pig 3 ein Blocks ehalt "bild eines zweiten Ausführungsbeispiels des erfindungsgemäßen quadratischen Pseudomittelwert/Gleichspannung Wandlers;

Pig 4 a, 4 b und 4 c

die Spannungswellenformen an spezifischen Punkten der Schaltung nach Pig 3 und

Pig 5 ein Blockschaltbild des erfindungsgemäßen Fehlerdetektors.

Gemäß der Erfindung ist der analog/digital pseudo-logarithmische Wandler 5o der vorbekannten Echounterdrückung gemäß Pig. 1 ersetzt durch einen verbesserten analog/digital p3eudo-logarithmischen Wandler gemß Fig. 2. Ein analoges Signal X(t) wird an einen Eingang 1oo angelegt. Dieser ist mit einer Erfassungs- und Halteschaltung verbunden. Letztere ist insgesamt mit 1o2 bezeichnet. Sie weisb herkömmlichen Aufbau auf und ist im Handel als Produkt der Firma Harris Corporation, Syosset, New York, Artikel Nr. HA-2425, erhältlich. Diese Schaltung 1o2 ist mit einem Treiber 1o4 versehen, der einen elektronischen Schalter 1o6 zur Erzeugung einer Probe x. des analogen Signals X(t) steuert. Der Treiber 1o4 wird durch ein Umsetzungssteuersignal der Leitung 1o1 gesteuert, das das gleiche Umsetzungssteuersignal ist, das an der Erfassungs- und Halteschaltung 1o gemäß der genannten US-PS anliegt.

809884/099S

Die Probe χ. am Ausgang des elektronischen Schalters 1o6 wird in einer Kapazität 1o8 gespeichert und mittels eines Operationsverstärkers 11o verstärkt. Die andere Leitung der Kapazität 1o8 ist an ülrde angelegt.

Das Signal x. am Ausgang des Operationsverstärkers 11 ο wird auf eine Absolutwertstufe 112 gegeben, die ebenfalls bekannt und in Analog-Digital Conversion Handbook, zweite Ausgabe, 1976, Seiten 25, 24, Verlag Analog Devices, Inc. llorwood, Mass., veröffentlicht ist. n]in positiver und ein negativer Eingang einer Vergleichsstufe 114 sind mit der Absolutwertstufe 112 zur Bestimmung des Vorzeichens der Probe x. verbunden. Die Vergleichsstufe 114 ist herkömmlicher Natur. Das logische Ausgangssignal Sg(x) der Vergleichsstufe 114, das das Vorzeichen der entsprechenden Proben x. anzeigt, wird in ein X-ltegister 16 gegeben.

Der am Ausgang der Absolutwertstufe 112 anliegende Absolutwert der Probe x. wird auf den ülingang eines Analog/Digital-Wandlers 116 gegeben, der wiederum herkömmlichen Aufbau aufweist und von der Firma Analog Devices, Inc., llorwood, Mass. vertrieben wird. Der Analog/Üigital-Wandler 116 führt eine Quantisierung in linearen Schritten der Probe

durch lind gibt dann den kodierten Quanti-

sierung3wert inform einer Serien 1o Bit Strömung aus. nline Vergleichsstufe 118 ist mit dem Analog/Digital-V/andler 116 zur Steuerung dessen innerer Logik verbunden. Der Starteingang des Analog/ Digital-Vfandlers 116 ist so verbunden, daß er das Umsetzungssteuersignal der Linie 1o1 erhält.

Die Serien 1o Bit Strömung aus dem Ausgang des Analog/Digitaltfandlers 116 wird an den üiingang eines Schieberegisters I2o angelegt. Auch dieses weist herkömmlichen Aufbau auf und wird von der i'irma Texas Instruments, Inc., Dallas, Texas, unter der Artikel

Ö09884/099S

ITr. SN74164 vertrieben. Der Freigabe- oder ünt sperrung se ingang (clear input) des Schieberegisters 12ο ist so geschaltet, daß es das Umsetzungssteuersignal von der Linie 1o1 erhält. Nicht invertierende Ausgänge Q₀, Q.. und Q₂ sind einzeln mit dem X-Register verbunden.

Das Taktsignal des Analog/Digital-Wandlers oder Umsetzers 116 ist an einen ersten Eingang eines UND Gatters 122 und an einen ersten Eingang eines UND Gatters 124 angelegt. Me UND Gatter 122, 124 weisen herkömmlichen Aufbau auf. Der invertierende Ausgang Q*₂ ^^es Schieberegisters 12o ist mit einem zweiten Eingang des UID Gatters 124 verbunden. Der invertierende Ausgang Q*- ist an einen zweiten Eingang des UND Gatters 122 und einen dritten Eingang des UND Gatters 124 angelegt. Der Ausgang des UND Gatters 122 ist mit dem Takteingang des Schieberegisters 122 verbunden.

Der Ausgang des UND Gatters 124 ist an den Zähleingang eines Zählers 126 angelegt, der herkömmlichen Aufbau aufweist und von der j?irma Texas Instruments, Inc., unter der Artikel Nr. SN74193 vertrieben wird. Der binäre Kode o1o1 kann, wahlweise an die Eingänge D_Q) D^, D₂ bzw. D₇ des Zählers oder der Zählstufe 126 angelegt werden. Die Ausgänge Q₀, Q₁ und Q₂ des Zählers 126 sind einzeln mit dem X-Register 16 verbunden. Der Lasteingang des Zählers 126 ist so geschaltet, daß er das Umsetzungssteuersignal der Linie 1o1 erhält.

Nachdem somit der Aufbau des erfindungsgemäßen, pseudo-logarithmischen Analog/Digital-Wandlers beschrieben ist, wird im folgenden auf seinen Betrieb eingegangen.

Ein Umsetzungssteuersignal liegt an der leitung 1o1 an. Dieses veranlaßt die Erfassungs- und Halteschaltung 1o2, das Signal X(t) zu erfassen^ wodurch die Probe r^ an die Absolutwertstufe 1o2 angelegt wirdο Das Umsetzungssteueraignal veranlaßt xfeiterhin den

09884/09

Analog/Digital-Wandler 116 die am Ausgang der Absolutvrertstufe 1o2 vorhandene Probe Jx₁I zu quantisieren und zu kodieren. Weiterhin bewirkt das Umsetzungssteuersignal auch eine Freigabe oder Entsperrung der Stufen des Schieberegisters 12ο sowie eine Eingabe des o1o1 Kodes in die jiingänge D_Q bis D^ des Zählers 126. Wie bekannt ist, ist das erste Bit der Bit-Strömung des Analog/Digital-Wandlers 116 das wichtigste Bit, während das letzte Bit das am wenigsten wichtige Bit ist. Bei Ausgabe eines jeden Bit aus dem Analog/Digital-Wandler 116 wird ein Taktimpuls an die UND Gatter 122 und 124 gegeben. Da das Schieberegister 12o durch das Umsetzungssteuersignal der leitung Ιοί zu Beginn eines jeden Erfassungszyklus entsperrt wird, liegt eine logische 1 an den invertierenden Ausgängen ^₂ und CL an. Dies führt dazu, daß die UND Gatter 122 und 124 jeweils bei der Ausgabe eines Bits am Analog/Digital-Wandler 116 angesteuert werden. Das zuerst ausgegebene Bit, also das wichtigste Bit, wird an die Stufe Q₀ des Schieberegisters 12o angelegt. Jedes folgende, ausgegebene Bit wird in die erste Stufe des Schieberegisters 12o eingegeben, und jedes darin vorliegende Bit wird solange um eine Stufe weiter versetzt, wie eine logische Eins am invertierenden Ausgang §_? vorliegt. Weiterhin bewirkt jeweils bei Versetzung eines Bits der '.Taktimpuls des Analog/Digital-Wandlers 116 die Weiterzählung eines Bits des anfänglich zu Beginn des Erfassungszyklus eingegebenen Anfangs 0I0I Anfangswertes. Sobald die erste logische Eins die Stufe Q_? des Schieberegisters 12ο erreicht, ändert sich das Ausgangssignal des invertierenden Ausgangs §₂ ^auf ° Bit» welches das UND Tor 124 sperrt und die Zählung des Zählers 126 stoppt. Das binäre Ausgangssignal des Zählers 126, das dem Exponenten des pseudo-logarithmischen Digital-Kodes entspricht, wird sodann in das X-Register 116 gegeben. Beim nächsten Taktzyklus wird das erste 1 Bit in die Stufe Q₇ des Schieberegisters 12o verschoben, wodurch das UlTD Tor 12o gesperrt wird, welches seinerseits die Eingabe jeglicher weiterer Bits in das Schieberegister 12o blockiert. Die Bits

809884/0995

des Serien-Bit-Strömung an den nicht invertierenden Ausgängen des Schieberegisters 12o, die er Mantisse entsprechen, werden ebenfalls in das X-Register 16 gegeben.

Auf diese Weise erzeugt der mit dem erfindungsgemäßen analog/digital pseudo-logarithmischen Wandler verwendete Serienumsetzungsalgorithmus das Signal Sg(x), den Exponenten e und die Mantissen a, b und c, und die Werte des 7 bit pseudo-logarithmischen Kodes werden unmittelbar am Ende des Umsetzungszyklus verwendet. Im Vergleich hiermit erbringen sämtliche parallele Algorithmen des Standes der Technik diese Werte nicht unmittelbar am Ende des Umsetzungszyklus, und sie erfordern komplexere und teurere Hardware.

Es sei darauf verwiesen, daß der beschriebene Serienumsetzungsalgorithmus, der bei dem erfindungsgemäßen analog/digital pseudo-logarithmischen Wandler Anwendung findet, nicht auf die Umsetzung eines 11 Bit linearen in einen 7 Bit pseudo-logarithmischen Kode begrenzt ist. Derselbe Algorithmus kann zur Umsetzung jeglichen linearen in einen nicht linearen Kode Verwendung finden, wie bei der Umsetzung eines 12 Bit linearen in einen 8 Bit pseudo-logarithmischen Kode. Die einzige erforderliche Schaltungsänderung ist die Verlängerung des Schieberegisters 3o, so daß es in der Lage ist, die größere Anzahl von Bits in der Mantisse des verwendeten pseudo-logarithmischen Kodes zu verwenden.

Sin erstes Ausführungsbeispiel des erfindungsgemäßen quadratischen Pseudomittelwert/Gleichspannung Wandlers zur Erzeugung der Durchschnittswertanalogspannung X., vgl. Fig. 2, ersetzt die quadratische Pseudomittelwert/Gleiehspannungs-Wandlerstufe 6o der bekannten digitalen .Echounterdrückung gemäß Pig. 1 ·

809884/0995

- 14- -

Die Probe Izi^ Jan zweiten Ausgang der Absolutwertstufe 112 wird an den Eingang eines insgesamt Mit 1Jo bezeichneten liiederpaßi'ilfcers angelegt. Dieser liiederpaßfilter 1Jo weist herkömmlichen Aufbau auf und beinhaltet ii-0 Netzwerk bekannter Art. Insbesondere ist der uJingaiig des ijiederpaßf liters 1Jo der liiingang eines Operationsverstärkers 1J2. Auch dieser weist herkömmlichen Aufbau auf. Sein Ausgang ist an die eine Leitung eines Widerstands 134 angelegt. Die andere Leitung des Widerstands 1J4· ist mit einer Leitung eines Kondensators oder einer Kapazität 1 Jb verbunden, dessen andere Leitung oder Klemme geerdet ist. Der Widerstand 1J4 und die Kapazität 1J6 bilden zusammen das It-G Glied, das das Gchwingungsverhalten des ITiederpaßfliters 1'5o bestimmt.

Die Bo{;reni3ungsfref[uenz to des lILoderpaßfilters 1Jo ist v/ie folgt:

ο.6ω_ω < ω _o £ ο.2 CJ_n (1) v/o bei

f = Hininialfrequena des Analogsignals X(t), das bei i'eIefontibertragungen in der Hegel etwa Hz beträgt.

Die Integrationszeitkonstante eines Niederpaßfilters IJo ist 1/^₀.

Das Ausgangssignal des lliederpaßfliters 1Jo wird an den Eingang eines Spitzendetektors 1J8 angelegt, der alle iiingangssignale mit einer Amplitude oberhalb eines eingestellten Uinschaltniveaus feststellt, und der eine Auslösezeitkonstante t aufweist, die wesentlich langer als die Integrationszeitkonstante 1/ω_ο des Niederpaß-

809884/099S

ORIGINAL INSPECTED

- 4-2 -

filters 13o ist, "beispielsweise t_r > 4/ω_ο·

Der Eingang des Spitzendetektors 138 ist die Anode einer Diode 14o. Die Kathode der Diode Ho ist mit einer vorspannenden Spannungsquelle V über einen Vorspannungswiderstand 142 verbunden. Auf diese Weise bestimmen vorspannende Spannungsquelle Y zusammen mit dem Vorspannungswiderstand 142 das Einschaltniveau der Diode 14o.

Die Kathode der Diode I4o ist weiterhin verbunden mit einer ersten Klemme einer Kapazität 144 und einem Widerstand 146. Die zweiten Klemmen von Kapazität 144 und Widerstand 146 sind geerdet. Die Komponentenwerte der Kapazität 144 und des Widerstands 146 bestimmen die Auslösezeitkonstante t des Spitzendetektors 138.

Der Ausgang des Spitzendetektors 138 an der ersten Klemme des Widerstands. 146 ist an den Eingang eines Operationsverstärkers 148 angelegt, der herkömmlichen Aufbau aufweist. Der Ausgang des Operationsverstärkers 148 ist die Durchschnittswertanalogspannung X.. Sie ist an die Leitung 15o angelegt.

Die Beziehung der Integrationszeitkonstanten 1/to₀ des Niederpaßfilters 13o und der Auslösezeitkonstanten des Spitzendetektors 138 kann so gewählt werden, daß ein sinusförmiges Signal und ein weißes Rauschsignal mit gleichen, an den Eingang des Operationsverstärkers 132 angelegten quadratischen Mittelwertamplituden den gleichen Wert für die Durchschnittswertanalogspannung X. auf der Leitung 15o erzeugen. Somit kann die Durchschnittswertanalogspannung X. als proportional zum quadratischen Mittelwert des Analogsignals X(t) angesehen werden.

8098S4/099 5

2930370

Die Theorie für diese proportionale Beziehung zwischen dem quadratischen Mittelwert des Analogsignals X(t) und die Durchschnittswertanalogspannung X. beginnt "bei der folgenden Ungleichheit, die während einer Periode eines periodischen Wellensignals gilt:

^v Durchschnitt ^ ^T quadratischer Hittelwert - ^v Spitze

Die Probe Jx₁J am zweiten Ausgang der Absolutwertstufe 112 ist proportional dem Durchschnittswert des Analogsignals X(t). Wegen der kurzen Integrationszeitkonstanten 1/ω_ο, kann das Ausgangssignal des ITiederpaßfilters 13o auf die schnellen Spitzen im Analogsignal X(t) reagieren. Weiterhin können diese schnellen Spitzen wegen der langen Auslösezeitkonstanten t mittels des Spitzendetektors 158 für eine längere Zeit gehalten werden. Auf diese Weise führt die Durchschnittswertanalogspannung X. auf der Leitung 15o zu einem größeren Wert als das Ausgangssignal des Hiederpaßfilters 13ο, und deshalb ist die Gleichung (2) richtig. Wenn somit die statistischen Eigenschaften des bandbegrenzten Signals X(t) bekannt sind, können die Zeitkonstanten 1/u und t eingestellt werden, so daß die Durchschnittswertanalogspannung X. gleich der einer Sinuskurve ist, die den gleichen qua-

(J
dratischen Mittelwert aufweist.

Jiiine alternative Ausführungsform des verbesserten quadratischen Pseudomittelwert/Gleichstrom-Wandlers zur Erzeugung der Durchschnittswertanalogspannung X. gemäß Fig. 3 ersetzt die quadratische Pseudomittelwert/Gleichstrom-Wandlerstufe 60 der bekannten, digitalen -Echounterdrückung gemäß Fig. 1.

Das Analogsignal X(t) wird auf eine Singangsleitung I60 gegeben. Diese läßt das Analogsignal X(t) an einer ersten Vollwellengleichrichterstufe anliegen, die insgesamß mit 164 bezeichnet ist. Die

S09884/0995

-M-

283037Q

Auslegung dieser Stufe 164 ergibt sich aus Analog-Digital Conversion Handbook, zweite Ausgabe, 1976, Seiten 23 und 24. Diese Vollwellengleichriehterstufe 164 erzeugt als Ausgangssignal die gleichgerichtete Vollwellenversion des Analogsignals X(t).

Das Analogsignal X(t) wird über die üJingangsleitung 16o dem niello invertierenden Eingang eines herkömmlichen Operationsverstärkers zugeführt. Dessen Ausgang ist an die Kathode einer Diode 160 und die Anode einer Diode 1?o angelegt. Die Anode der Diode 168 ist mit dem nicht invertierenden Eingang eines herkömmlichen Operationsverstärkers 172 verbunden. Die Kathode der Diode 17o ist über einen Widerstand 174 mit dem invertierenden Eingang des Operationsverstärkers 172 verbunden. Ein Widerstand 176 ist zur Bildung eines RUckkopplungsweges zwischen den invertierenden Eingang des Operationsverstärkers 166 und der Diode 168 geschaltet. Gleichermaßen ist υ in Widerstand 178 zwischen den invertierenden Eingang des Operationsverstärkers 166 und der Kathode der Diode 17o zur Bildung einer Rückkopplungsschleife oder eines Rückkopplungsweges geschaltet. Darüber hinaus ist ein Widerstand I8o zwischen den Ausgang und den invertierenden Eingang des Operationsverstärkers 172 zur Bildung eines Rückkopplungsweges gelegt.

Ji!ine Klemme eines Widerstandes 182 ist mit dem Ausgang des Operationsverstärkers 172 verbunden. Das Signal an der anderen Klemme des Widerstandes 182 ist die gleichgerichtete Vollwelleiiveraion des Analogsignals X(t). Dieses an der zweiten Klemme des Widerstandes 182 anliegende Signal ist in der Pig. 4 a als Wellenform 182 gezeigt. Es enthält die zweite harmonische Schwingung des Analogsignals X(t).

Das Analogsignal X(t) wird weiterhin über die Eingangsleitung 16o an den Eingang eines herkömmlichen Inverters 162 angelegt. Sein

809884/099B

Ausgang iob mib einem insgesamt mit 184 bezeichneten, herkömmlichen PhasenvorGchiebungsnetawerl-: \W\ verbunden. Hierbei ist der Ausgang dos Iiivoi'bers 162 r.iib dex* einen Klemme einer Kapasität 1:36 verbunden. .J iü ami ere klet'iiae tier Kapazität 18Γ. ist an einen tunkt l^cjo angelegt, win WidurtJ band 188 ist nwischan den Punkb 19o und die ^iiigangsLoi.bun='; 1Go gelegt. ±)ie Komponentenwerte der Kapazität 186 und dot-j i/Ldoi'sbaiidoa 188 aind so ^ewllhlt, daß die niedrigste Froc|uens Γ -.Leij Aiiaio;;üi;,naLti ^(b) aru Punkt oder Knoten 19o uia 9o ° vers oho bon v/ird .

lkir, i)hai;onvfjr£jchcjbeno iii^nal aia Knoten 19o v^ird aui' einen aweiten, ina3Ouai.1t Mit λ^2 ber.eiehnetcn Voiiweilengleichriohter gegeben. Die J(JiUiJ.turn; dieses (rieichxichters 192 ist identisch mit der G-ieichrichfcet'ubui'e I64, so daß auf die dortige .Beschreibung im Hinblick auf die tibufe 192 verwiesen werden kann.

üino KLei.iiiie eines Widerstandes 2Io ist mit dem Ausgang des Operationsverstärkern 2o6 verbunden. Das Signal an der anderen Klemme des Widerstandes 210 ist die gleichgerichtete Vollwellenversion des phasenveruchobenon Analogsignals X(t) am Punkt I9o. Dieses gleichgericlitete VOllv/ollensignai an der zweiten Klemme des Widerstandes 210 ist die We Lleni'orr.i 21o geianß Fig. 4 b; es ist die zweite harmonische Schwingung der phasenverschobenen Version des am Punkt 19o anliegenden AnalO(gs igna Is Ä ( t) .

Das gleichgerichtete Vollwellensignal an der zweiten Klemme des Widerstandes 182 wird auf einen Knoten 212 gegeben; gleichermaßen das gleichgericlite te Vollwellensignal der zweiten Klemme des Widerstandes 21o. Der Punkt 212 ist seinerseits mit dem invertierenden Eingang eines Operationsverstärkers 214 verbunden. Letzterer ist so geschaltet, dai3 er als ouiiirnierstufe der beiden am Punkt 212 anliegenden,

80 9 884/0995 ORIGINAL INSPECTED

gleichgerichteten Vollwellensignale wirkt, Ein Widerstand 2o8 ist zur Bildung eines Rückkopplungsweges zwischen den Ausgang und den invertierenden Eingang des Operationsverstärkers 214 geschaltet. Der nicht invertierende Eingang des Operationsverstärkers 214 ist geerdet.

Das am Ausgang des Operationsverstärkers 214 anliegende Signal ist die Summe der /beiden gleichgerichteten Vollwellensignale am Punkt 212. Dieses summierte Signal am Ausgang des Operationsverstärkers 214 enthält die vierte harmonische Schwingung des Analogsignals X(t) gemäß der in 3?ig. 4 c gezeigten Wellenform.

Das am Ausgang des Operationsverstärkers 214 anliegende summierte Signal wird dem Eingang eines insgesamt mit 216 bezeichneten Hiederpaßfilters zugeführt. Er ist herkömmlich aufgebaut und weist ein bekanntes R-C Netzwerk auf. Hierbei ist der Eingang des Niederpaßfilters 216 die erste Klemme eines Widerstandes 218. Die zweite Klemme dieses Widerstandes ist mit der ersten Klemme eines Kondensators 22o verbunden, dessen zweite Klemme geerdet ist. Widerstand 218 und Kapazität 22o bilden zusammen das R-C Glied, das das Prequenzverhalten des Niederpaßfilters 216 bestimmt.

Die Grenzfrequenz u_Q des Mederpaßfilters 216 ist wie folgt:

^Wm ■ ² V

f = Minimumfrequenz des Analogsignals X(t), die bei Telefonübertragungen in der Regel etwa Joo Hz beträgt.

809884/0995

In bekannter Weise ist die Integrationszeitkonstante des Niederpaßfilters 216 gleich 1/u .

Das an der zweiten Klemme des Widerstandes 218 anliegende Ausgangssignal des Niederpaßfilters 216 wird an den Eingang eines insgesamt mit 222 bezeichneten Spitzendetektors angelegt. Er stellt alle Spitzen des Signals der vierten Oberschwingung fest, die ein bestimmtes Einschaltniveau überschreiten und weist eine Auslösezeitkonstante t auf, die wesentlich größer als die Integrationszeitkonstante 1/ω des ITiederpaßfilters 216 ist, beispielsweise t >. 4/ω .

Der Eingang des Spitzendetektors 222 ist der nicht invertierende üingang eines Operationsverstärkers 224- herkömmlicher Bauart. Die Kathode einer Diode 226 ist mit dem Ausgang des Operationsverstärkers 224 verbunden. Die Anode der Diode 226 ist über einen Widerstand 228 an den invertierenden Eingang des Operationsverstärkers 224 angelegt. Auf diese Weise bilden Diode 226 und Widerstand 228 einen Rückkopplungsweg, Der invertierende Eingang des Operationsverstärkers 224 ist über einen Widerstand 236 geerdet.

Der Ausgang des Operationsverstärkers 224 ist mit der- Anode einer Diode 23o verbunden, deren Kathode mit einer Klemme eines Widerstandes 232 und der einer Kapazität 254 verbunden ist. Die andere Klemme des Widerstandes 232 und der Kapazität 234 sind jeweils geerdet. Die Komponentenwerte des Widerstandes 232 und der Kapazität 234 bestimmen die Auslösezeitkonstante t des Spitzendetektors 222.

Der Ausgang an der ersten Klemme der Kapazität 234 ist an den nicht invertierenden Eingang eines Operationsverstärkers 238 gelegt. Der Ausgang und der invertierende Eingang des Operationsverstärkers 238 sind zusammengeschaltet. Der invertierende Eingang des Operationsverstärkers 238 ist über einen Widerstand 24o an den invertierenden

S09884/0995

283037ü

Eingang des Operationsverstärkers 224 angelegt.

Der Ausgang des Operationsverstärkers 238 ist an den Ausgang 242 des Spitzenverstärkers 222 angelegt. Das Signal am Ausgang 242 ist die Durchschnittswertanalogspannung X..

Die Hauptbegrenzung der ersten Ausführungsform des quadratischen Pseudomittelwert/Gleichstrom-tfandlers besteht darin, dai3 der Nicderpaßfilter 13o wirksam die niedrigste Frequenz f des Analogsignale X(t) herausfiltern muß. Diese Eilterbedingung begrenzt die Anstiegszeit der Durchschnittswertanalogspannung "L.. Diese Begrenzung der

Anstiegszeit wird dann kritisch, wenn das Niveau des Analogsignals X(t) plötzlich ansteigt.

Diese aus der Anstiegszeit herrührende Begrenzung wird durch den quadratischen Pseudomittelwert/Gleichstrora-tfandler gemäß I¹Ig. 3 vermieden. Die Anstiegszeit des Spitzendetektors 222 ist aus zwei Gründen sehr kurz. Zum einen ist die Ausgangsimpedanz des Operationsverstärkers 224 sehr niedrig. Zum zweiten ist die Kapazität 234 in der negativen ßückkopplungsspule vom Ausgang des Operationsverstärkers 238 zum invertierenden Eingang des Operationsverstärkers gelegen. Auf diese V/eise wird die Anstiegszeit des Spitzendetektors 224 wirksam nur durch die Drehrate des Operationsverstärkers 224 begrenzt.

Das zweite Ausführungsbeispiel des quadratischen Pseudoiaittelwert/ Gleichstrom bzw. Gleichspannungswandlers gemäß der Erfindung kann weiterhin durch den Einsatz eines aufwendigeren 9o ° Phasenverschiebungsnetzwerkes 184 anstelle der einfachen Kombination aus Kapazität 186 und Widerstand 188 gemäß Fig. 3 verbessert werden. So kann ein aufwendigeres R-L-G Netzwerk im Hinblick auf eine ver-

öSB

■ ORIGINAL INSPECTED

- 19 -

besserte Leistung zum Jinsatz gelangen. _3ine -weitere Verbesserung kann durch Abänderung des Ii-C liiederpaßfilters 216 in einen solchen mit einem v/iderstand, einer Kapazität und einer Induktivität erhalten werden, ^in derartiger ii-L-0 iiiederpaßfilter eruöglicht eine bessere i'ilter/Jhisprechzeit-Besiehung im Gegensatz zu der einfacheren Kombination aus Widerstand 218 und Kapazität 22o.

Obgleich die zweite Ausführungsform des quadratischen Pseudoniittelwert/Gleichstrom-Wandlers aufwendig erscheint, so ist sie dennoch sehr wirtschaftlich im Hinblick auf die jüngeren üintwickluiigen integrierter elektronischer Schaltungen. So enthält die sehr preiswerte MSI einrichtung HC 35oj3 der Firma Ilotorola Semiconductor Products, Inc., Phoenix, Arizona, Tier Operationsverstärker in einer einzigen Einheit; sie ist bei der vorliegenden Erfindung einsetzbar.

Der in Pig. 2 gezeigte verbesserte Generator der j> (x) Funktion ersetzt die Stufe 2o des nach dem genannten US-PS bekannten digitalen jJchounterdrückers.

V/ie in Fig. 2 gezeigt, ist der zweite Ausgang der Absolutwertstufe 112 an dem Pluseingang einer herkömmlichen Vergleichsstufe 25o angelegt. Das analoge Durchschnittswertsignal X. an der leitung 15o

ti

ist an den negativen Eingang der Vergleichsstufe 25o angelegt. Der Ausgang der Vergleichs3tufe 25o ist mit dem ersten Eingang eines UND Tores 256 verbunden.

Der Pluseingang der Vergleichsstufe 25o ist auch dem Minuseingang einer Vergleichsstufe 254 herkömmlicher Bauart verbunden. Der Pluseingang der Vergleichs stufe 254 ist mit Vj^·^ verbunden, welche auf die Maximalamplitude vor Überlast für den ßmpfang-Ein-Kanal einge-

309384/G99S

ORIGINAL INSPECTED

stellt ist. Der Ausgang der Yergleichsstufe 154 ist an den dritten Eingang des UND Sores 256 angelegt. Der Ausgang dieses Tores, an dem das logische Signal Phi (χ) anliegt, ist mit dem X-Register 16 verbunden.

Im folgenden wird nunmehr auf den Betrieb des verbesserten Phi (χ) Generators gemäß der Erfindung eingegangen. Immer wenn eine neue Probe |x.|am zweiten Ausgang der Absolutwertstufe 112 auftritt, wird es während der analog nach digital Umwandlung des analog nach digital Wandlers 116 mit der Durchsclniittswertanalogspannung X - in

Il ^

χ.j wird gleichzeitig mit der Referenzspannung V^^., iⁿ ^^er Vergleichsstufe 252 verglichen und ebenfalls gleichzeitig mit der Referenzspannung V™·™ in der Vergleichsstufe 254. Die Ausgangssignale jeder der Vergleichsstufen werden in dem UiTD Gatter 256. kombiniert. Das Aus gangs signal Phi (χ) des UND Tores 256 ist eine logische Sins, wenn und nur wenn die Probe |x. [ die folgenden 3 Bedingungen erfüllt-:

a) die Amplitude der Probe I x. [ ist größer als die Durchschnittswertanalogspannung X.;

b) die Amplitude der Probe Jx. j ist kleiner als die Amplitude von V^pg (dies schützt das in dem H-Register gespeicherte Impulsverhalten gegen Verzerrung durch ein Überlast signal in der Jimpfänger-Ein Seite des Kanals);

c) Die Amplitude der Probe j x^ j ist größer als die Amplitude von V™-™., (dies schützt das in dem H-Register gespeicherte Impulsverhalten gegen Verzerrung, die dann bewirkt \rä?d, wenn kein Stimmensignal im Stimmen-Ein Kanal vorhanden ist).

803884/09

283037Q

to

-ßei dem Phi (χ) Generator 2ο der Eehounterdrückung nach der genannten US-Po wurde die variable PM (x) für Jede Probe |x.| jedesmal berechnet, wenn die Probe jx,-f dem Querkorrelations-Prozessor zugeführt wurde. Versuche unter Einsatz der bekannten Echounterdrükkuiig haben jedoch gezeigt, daß in einem Zeitraum, von 32 bis 64 Millisekunden der 256 bis 512 im X-R.egister 16 gespeicherten jx-l Proben entspricht, die Änderung der Durchschnittswertanalogspannung X-j. so klein ist, daß der Phi (χ) Viert im Moment der Probe bestimmt und zusammen mit anderen der Probe zugeordneten Vierten im X-Register gespeichert werden kann. Wie oben erläutert, wird diese einzige Berechnung der Variablen Phi (χ) für jede Probe fx{ im erfindungsgemäßen Phi (χ) Generator durchgeführt. Eine Weiterbildung des erfindungsgemäßen Phi (χ) Generators besteht darüber hinaus darin, daß die Variable Phi (χ) zur gleichen Zeit aus dem X-Register 16 entnommen werden kann, wenn die entsprechende pseudo-logarithmisch kodierte Probe fx. ebenfalls zur Verfügung steht»

Der erfindungsgemäße Phi (χ) Generator kann auf sehr preiswerte Weise zusammengestellt werden. Die Vergleichsstufen 25o, 252 und 254 sind preiswerte, handelsübliche Einheiten. Auch das UiTD Tor 256 ist preisgünstig und handelüblich. Das im X-Register 16 notwendige zusätzliche Bit zur Speicherung des logischen Phi (χ) Wertes ist ebenfalls preiswert durchzufuhren.

Der verbesserte Fehlerdetektor gemäß der Erfindung, der in Pig. gezeigt ist, ersetzt die Stufe To der nach der vorbekannten US-PS bekannten Echounterdrückungseinrichtung nach Pig. 1.

Das wahre Echosignal y(t) wird an einen Eingang 26o angelegt, der mit einer Probenentnahme- und Haltestufe verbunden ist, die insgesamt mit 262 bezeichnet ist. Diese Stufe 262 weist einen mit einer Leitung 1o1 verbundenen Treiber 264 zum Empfang eines Proben-

8Q9884/0995

2S3Q370-

{entnahme)befehls der bekannten digitalen jlchounterdrückungs-einrichtung auf und gleichfalls einen durch den '!'reiber 264 gesteuerten elektronischen Schalter 266. Der Ausgang der Probenentnahme- und Haltestufe 262 ist mit dem nicht invertierenden Eingang eines Operationsverstärkers 268 verbunden. Eine Kapazität 27o ist zwischen den nicht invertierenden Eingang des Operationsverstärkers 268 und Erde geschaltet. Die berechnete Echosignalschätzung r.. der bekannten digitalen Echounterdrüclomgseinrichtung wird in den invertierenden Eingang des Operationsverstärkers 268 gegeben.

Das Ausgangssignal des Operationsverstärkers 268 ist das x)iffereiizsignal £·. Dieses Signal wird in den Bandpaßfilter "jo der erwähnten,

J
bekannten Echounterdrückungseinrichtung gegeben und ebenfalls auf den Pluseingang einer Vergleiehsstufe 27o sowie den Kinuseingang einer Vergleichsstufe 272. Die Vergleichsstufen 27o und 272 sind herkömmlich.

Die Durchschnittswertanalogspannung X. wird auf den ersten Eingang einer Addierschaltung 274 gegeben. Eine Bezugs spannung V--^™ _v wird auf den zweiten Eingang der Addierschaltung 274 gegeben. Deren Ausgangssignal wird an den Minuseingang der Vergleichsstufe 27o angelegt sowie an den Eingang eines herkömmlichen Inverters 276. Der Ausgang des Inverters 276 ist mit dem Pluseingang der Vergleichsstufe 272 verbunden. Der Ausgang der Vergleichsstufe 27o ist an den ersten Eingang eines ODER Tores 278 angelegt, das herkömmlichen Aufbau aufweist. Der Ausgang der Vergleichsstufe 272 ist mit dem zweiten Eingang des ODER Tores 278 verbunden. Jedesmal wenn das Differenzsignal £^j das Ausgangssignal der Addierschaltung 274 übersteigt, wird am Ausgang des ODER Tores 278 das quantisierte Signal Ah und am Ausgang der Vergleichsstufe 27o das logische Zeichensignal Sg(Ah) des quantisierten Signals A^- erzeugt. Der Wert der Bezugsspannung _ wird so eingestellt, daß er die Empfindlichkeit der Ver-

SQ98-8A/O9-.9S

ORiGINALlNSPECTED

— -PT —

»A

gleichsstuien 27o, 272 begrenzt. ¥enn somit das Differenzsignalfc.

j geringer als das Signal am Ausgang der Addierschaltung 274 ist,

wird weder am Ausgang des ODjüR Gatters 278 ein quantisiertes Signal Ah. noch ein logisches Zeiehensignal Sg(Ah) am Ausgang der Vergleichsstufe 27o erzeugt.

8 0 9-8 8 4/0 9 ÖS

OR/GfNAL fNSPECTED

Claims

PATENTANSPRÜCHE

1. /Digitale Echounterdrückungseinrichtung mit einem Wandler zur Um- ^—' Wandlung einer festen Anzahl jüngst entnommener Proben x^,..., χ.,..., χ eines empfangenen Signals in ein logarithmisches Format mit Vorzeichen, Exponent und Mantisse, mit einem X-Register zur Speicherung dieser jüngsten Proben χ..,..., χ.,..., χ in diesem logarithmischen Pormat, mit einem Η-Register zur Speicherung einer entsprechenden festen Zahl geschätzter Impulsansprechkoeffizienten h..,..., h.,..., h in einem logarithmischen Pormat mit Vorzeichen, Exponent und Mantisse, mit einer auf diese gespeicherten Proben und Koeffizienten ansprechenden Multipliziereinrichtung durch Addition der Logarithmen der gespeicherten Proben und Koeffizienten, mit einer Einrichtung zur Akkumulation der durch diese Multiplikation erzeugten Produkte zur Erzeugung eines angenäherten Echosignals, mit einer Einrichtung zum Subtrahieren des angenäherten Echosignals von einem wirklichen Echosignal unter Erzeugung eines Differenzsignals entsprechend einem resi-

809884/0995

ORIGINAL INSPECTED

283Q37Q

duellen üicho und mit einer auf das residuelle jJcho und die gespeicherten Proben ansprechenden Kreuzkorrelationseinrichtung, mit der die gespeicherten Koeffizienten jeweils auf den neuesten Stand bringbar sind, dadurch gekennzeichnet, daß der Wandler aufweist:

a) einen auf die jüngst genommenen Proben X₁,..., x.,..., χ des empfangenen Signals ansprechenden Analog/Digital-Wandler zur digitalen Kodierung jeder der Proben in einen Serienkode in der Ordnung vorn wichtigsten zum am wenigsten wichtigen Bit, zur einzelnen Ausgabe jedes der Bits eines jeden Serienkodes an einem ersten Ausgang sowie zur Erzeugung eines Steuersignals an einem faktausgang entsprechend der Ausgabe eines jeden der 3its eines jeden Serienkodes und zur erzeugung eines logischen Signals an einem zweiten Ausgang zur Anzeige des Vorzeichens einer jeden der digital kodierten, jüngsten Proben,

b) ein Schieberegister, das mit einem ersten Eingang mit dem ersten Ausgang des Analog/Digital-Wandlers zum Empfang der Bits jedes Serienkodes verbunden ist, zur Speicherung eines jeden empfangenen Bits, wenn ein entsprechendes Speichersignal an einem 'fakteingang empfangen wird, um eine Anzahl nicht invertierter Ausgangssignale zu erzeugen, deren jedes an eine der Stufen der entsprechenden Anzahl von Stufen des Schieberegisters unmittelbar im Bereich des ersten ülingangs angelegt ist, zur Erzeugung eines ersten und zweiten invertierenden Ausgangs, die an die am weitesten von dem ersten Eingang entfernten beiden Stufen des Schieberegisters

809884/0995

angelegt sind,

c) eine erste logische Steuereinrichtung, die auf das Steuersignal am 'Hakt aus gang des Analog/Digital-Viandlers und eine logische Eins am ersten invertierenden Ausgang des Schieberegisters anspricht, um das Speichersignal für den iakteingang des Schieberegisters zu erzeugen, wenn das Steuersignal und ein logisches Eins Bit am ersten invertierenden Ausgang gleichzeitig anliegen,

d) eine zweite logische Steuereinrichtung, die auf ein logisches Eins Bit sowohl an den ersten als auch an den zweiten invertierenden Ausgängen des Schieberegisters und auf das Steuersignal am Taktausgang des Analog/üigital-Wandlers anspricht, um immer dann ein Zählsignal zu erzeugen, wenn ein logisches Eins Bit am ersten invertierenden Ausgang und ein logisches üins Bit am zweiten invertierenden Ausgang und das Steuersignal gleichzeitig vorhanden sind und

e) eine auf das Zählsignal ansprechende Zähleinrichtung zur Zählung eines Bits von einem voreingestellten binären Wert jeweils bei Empfang des Zählsignals, wobei die Zähleinrichtung zu Beginn der digitalen Kodierung jeder der Proben voreingestellt wird und wobei die nicht invertierenden Ausgänge des Schieberegisters die Mantisse, die Ausgänge der Zähleinrichtung, den Exponenten und der zweite Ausgang des Analog/Digital-Wandlers das Vorzeichen des logarithmischen Formats jeder der digital kodierten,

809884/0995

jüngsten iroben darstellt und das logarithm!sehe i'oruat den: .I-iiegister zuführbar ist.

2. ^inivLehtung jiach Anspruch 1, dadurch gekennzeichnet, daß dor

aufweist:

a) οine Absolutwertstufe, die auf die jüngsten Proben ZZ^,..., x^,..., χ des empfangenen Signals anspricht, uw an einem ersten Ausgang jede der jüngsten Proben und an einem zweiten Ausgang ein entsprechendes Absolutwertsi^nal jeder der jüngsten Proben zu erzeugen,

b) eine mit dein ersten Ausgang der Absolutwert stufe verbundene Yergleichsstufe, um am zweiten Ausgang des Analog/Digital-V/andlers das logische Signal zu erzeugen, das das Vorzeichen jeder der digital kodierten, jüngsten Proben wiedergibt und

c) einen linearen Analog/Digital-Wandler, der über einen Eingang mit dem zweiten Ausgang der Absolutwsrtstufe verbunden ist, um jedes Absolutwertsignal jeder jüngsten Probe in einen linearen Serienkode zu kodieren, der der Größe nach vom wichtigsten bis zum am wenigsten wichtigen Bit geordnet ist und zur individuellen Ausgabe jedes Bits des linearen Serienkodes am ersten Ausgang des Analog/ Digital-Wandlers, sowie zur Erzeugung eines Steuersignals an dem Taktausgang entsprechend der Ausgabe eines jeden der Bits eines jeden linearen Serienkodes.

809884/0995

Einrichtung nach Anspruch 2, wobei die Kreuzkorrelationseinrichtung eine Einrichtung zur Erzeugung einer Dur ehschnltt tigert anal ο gspannung ~A. der Proben aufweist, weiterhin eine Auiricirfrung zum Vergleich des Differenzsignals der Einrichtung sum Subbrahieren mit der Durchschnittsv/ertanaiogspannuiig 1.- und erzeugung eines quantisierten Signals Ah entsprechend der Lantiasj einer Korrektur des gespeicherten Koeffizienten, eine mitte Ls der Durchschnittswerterzeugungseinrichtung gesteuerte Einrichtung zum Multiplizieren des gespeicherten Koeffizienten mittels eines Multiplikators durch Addition des Logarithmus den gespeicherten Koeffizienten und des Logarithmus von Eire plus oder minus dem quantisierten Signal der Vergleichs einrichtung, dadurch gekannzeichnet, daß die Durchschnittswerterzeugungoeinriehtung aufweist:

a) einen ITiederpaßfilter mit einem mit dem ersten Ausgang der Absolutwertstufe verbundenen Eingang und einer Grenzfrequenz, die geringer als die Minima L-frequenz des empfangenen Signals ist und eine InLegrationszeitkonstante aufweist, die gleich dem in~ versen Wert der Grenzfrequenz ist, um an einem Ausgang ein Signal zu erzeugen, bei dem alle gx*ötieren Frequenzen als die Minimalfrequenz des empfangenen Signals wesentlich gedämpft sind und

b) einen Spitzendetelctor mit einem mit dem Ausgang des Niederpaßfilters verbundenen Eingang und einer Auslösezeitkonstanten, die wesentlich langer als die Integrationszeitkon3tante des Uiederpaßfliters ist, um an einem Ausgang ein Signal au erzeugen, das im Durchschnitt einen größeren V/ert als das Signal am Ausgang des Uiederpaßfilters aufweist, wobei das Signal am Ausgang des Spitzendetektors die üurchachnittswertanalogspannung X, ist.

809884/0995

4. ii in richtung nach Anspruch 1, wobei die Kreuzkorrelationseinrichtuii;· a inn j«; Ln richtung; zur -Erzeugung einer Durchsclmittswertanalogspannung λ. der Proben aufweist, weiterhin eine üiinriehtung zum '/"erbleich des JJifferenzsignals der Einrichtung zum Subtrahieren mit der IJurchscIuiittswertanalogspajiniing JC. und zur ^rzeu-

j gun,-, eines tjuanbisierten Signals Ah entsprechend der Mantisse einer I orrektur des ;;;eopeicherten Koeffizienten, eine mittels der iAirclisc'inittsv/erteraeugungseinrichtung gesteuerte Kinrichtun^f; :ui uultiolizLoren den "espeiclierten Koeffizienten mit einem kulbipLikator durch Addition des Logarithmus des gespeichorten KoelTiii ion ten und des Logarithmus von Eins plus oder minus dem quankLsi'.'i'ton Jignal der Vergleichseinrichtung, dadurch gekennrsoichuob, daij die Durolisclmittswerterseugungseinrichtung auf- \m LiJ ύ:

a) einen ernten Vollv/tilLengleichrichter mit einem auf das empfangone oignal ansprechenden Eingang zur i.'j'rseugung dinua gleichgerichteten Vollwellensignals an eineu Ausgang,

b) üiiien Inverter axt einem Eingang und einem Ausgang, VWbei der Eingang auf das empfangene Signal anspricht,

o) eino Ihasenvorschiübungseinrichtung mit einem iiingaiif;, der mit dem Ausgang des Inverters verbunden int, um an einem Alisgang ein Signal zu erzeugen, das eine ihasenvorSchiebung von etv/a 9o bezugLioli d-'-v niedrigsten i'requenzkomponente des am Ausgang des Inverters empfangenen invertierten Signals auf-νΛ; ist,

ii) einen sueLten Vollwellengleichrichter mit einem α·;i.iL·;an,;, dor i.iit dem Ausgang der Miasenverschie-

Ö 0 0 B 0 4 / 0 9 9 5

ORIGINAL INSPECTED

bungseinrichtung verbunden ist, um an einem Ausgang ein gleichgerichtetes Vollwellensignal zu ei'zeugen,

e) eine Smimiereinrichtung mit einem ersten .Jingang, der mit dem Ausgang des ersten Vollwellengleichrichters verbunden ist und einen aweiten Eingang, der mit dem Ausgang des zweiten Vollwellengleichricliters verbunden ist, um an einem Ausgang ein zusammengesetzten Signal zu erzeugen, das die vierte harmonische Schwingung des eii φ fang en en Signals ist,

i") einen Hiederpaßfilter mit einem Eingang, der uit dem Ausgang der Sunmiiereinrichtiuig verbunden ist, und der eine G-renzfrequenz aufweist, die kleiner als die Hinimalfrequenz des empfangenen Signals ist sowie eine Integrationszeitkonstante aufweist, die gleich dem inversen Viert der Grensfrequenz ist, um an einem Ausgang ein Signal zu erzeugen, bei dem alle größeren Frequenzen als die llinimalfrequenz des empfangenen Signals wesentlich gedämpft sind und

g) einen Spitzendetektor mit einem üingang, der mit dem Ausgang des ITiederpaßfilters verbunden ist, und der eine Auslösezeitkonstante aufweist, die wesentlich langer als die Integrationszeitkonstante des Hiederpaßfilters ist, um an einem Ausgang ein Signal mit einem im Durchschnitt größeren Wert als das Signal am Ausgang des Niederpaßfilters zu erzeugen, wobei das Signal am Ausgang des Spitzendetektors die Durchschnittswertanalogspannung X. ist.

809884/0995

" ORIGINAL INSPECTED

nach Anspruch 4, dadurch gekennzeichnet, daß der ,Jj")it;jondei;e]:tor aufweist:

a) einen Spiisendetelctor mit einen Eingang sowie einem Ausgang, wobei der Eingang mit dem Ausgang des liiederpaßfilters verbunden ist,

Ij) eine Zeitkonstanteneinrichtung mit einem mit dem Ausgang des Öoitzendetektors verbundenen Eingang und einer Zeitkonstanten sur Erzeugung eines Signals, das in Durchschnitt einen größeren Wert als das Signal am Ausgang des Iliederpaßfliters aufweist und

c) einen Ausgangsverstärker mit einem Eingang sowie einem Ausgang, vrobei der Eingang mit dem Ausgang der Zeitlconstanteneinrichtung verbunden ist und wobei das Signal am Ausgang des Ausgangsverstärkers die Durclisclinittswertanalogspannung X. ist.

6. Einrichtung nach Anspruch 1, wobei die Kreuzkorrelationseinrichtung eine Einrichtung zur Erzeugung einer Durchschnittswertanalogspannung X. der Proben aufweist, weiterhin eine Einrichtung

sum Vergleich des Differenzsignals der Einrichtung zum Subtrahieren mit der Durchsclniittsv/ertanalogspainaung X. und zur Jirzeugung eines quantisierten Signals Δh entsprechend der Mantisse einer Korrektur des gespeicherten Koeffizienten, eine mittels der Durchschnittswerterzeugungseinrichtung gesteuerte Einrichtung zu multiplizieren des gespeicherten Koeffizienten mit einem Multiplikator durch Addition des Logarithmus des gespeicherten Koeffizienten und des Logarithmus von eins plus oder minus dem quantisierten Signal der Vergleichseinrichtung, dadurch gekenn-

809884/0995

2B30370

zeichnet, daß die Yergleichseinrichtung aufweist:

a) eine ei'ste Vergleiehsstufe mit einem Plus- und eineu Minuseingang sowie einem Ausgang, wobei der luinuseingang mit der Durchschnittswertanalogspannung X. der Durchschnittswerterzeugungseinrichtung verbunden ist und der Pluseingang auf das Differenzsignal anspricht,

b) einen Inverter mit einem Eingang und einem Ausgan;;, wobei der Eingang mit der Durchschnittswertanalogspannung X. der Durchschnittswerterzeiigiingseinrich-

J
tung verbunden ist,

c) eine zweite Vergleichsstufe mit einem Plus- und einem Minuseingang sowie einem Ausgang, wobei der Minuseingang auf das Differenzsignal anspricht und der Pluseingang mit dem Ausgang des Inverters verbunden ist und

d) ein ODER Tor mit einem ersten und einem zweiten Eingang sowie einem Ausgang, wobei der erste Eingang mit dem Ausgang der ersten Yergleichsstufe und der zweite Eingang mit dem Ausgang der"zweiten Yergleichsstufe verbunden ist, und wobei das quantisierte Signal Ah am Ausgang des ODüJR Tores und das logische Zeichensignal des quantisierten Signals Ah am Ausgang der ersten Yergleichsstufe erzeugbar sind.

809884/0995

7. iiinriclitung nach Anspruch 6, gekennzeichnet durch,

a) eine Addierschaltung mit einem ersten und einem zweiten .Eingang sowie einem Ausgang, wobei der era tu -.Jingang auf die Durchschnittswertanalogspannung Z. der iJurchsclinittswerterzeugungseinrichtung anspricht und der Ausgang mit dem Eingang des Inverters und dem Ilinuseingang der ersten Vergleichss tui'e verbunden ist und durch

b) eine Vorspannxingseinrichtung, die mit dem zweiten Eingang der Addierschaltung verbunden ist, um eine Vorspanmmg zxi ersexi ;en, wobei das quantisierte SignalA η nicht au Ausgang des ODJiI i'ores xxnd das Lo,;ii.johü i^icheiinignai dos quantisierten Signals AiL iiichfc au Aufj_£jan··: der ersten Vergleichsstufe er-Küii._:;b wurden, uuiiii daß Differenzsißiial kleiner als das 3i;;na.L am Ausgang der Addierschalti.uig ist.

ü. iJUu*Loh bung nach AtiGprxich 2, wobei die KreuzkoT-rolationseinrichciiii* Juii'Lchtung zur Erzeugung einer Durchschnittsvrertanader Proben aufweist, weiterhin eine jiiinrichtxxng

zum V(;t.*gl.eich den uiffercnzsignals der Üinrichbimg zum Subtrahieren uit dm' burchüchnitsswertanalogspannung X.. und zur jJraexi-

J gung· eines qxumtisierten Signals Ah entspx^echend der Mantisse einoi· Korrektur des gespeicherten Koeffizienben, eine mittels der lnu'chschnittswerterzeugungseinrichtung gesteuerte riinrichtun-· '¹Wi Multiplizieren dos gespeicherten Koeffizienten mit einem liULti-pLikator durch Addition des Logarithmus des gespeicherten kouf i'iiii-entoü xxnd des Logaritliiuus von &ins plus odcjr liiinxis dem quanliüiorten Signal der Vergleichseinriclitung, .^ekemizelehnet durch.

8U38ÜA/0995
ORiGiNAL iiMSPECTED

283037U

a) eine erste Vergleichsstufe mit einem riuseingang sowie einem Kiimse ingang und einem Ausgang, wobei der Idinus eingang auf die JJurchschnittswertanalogspannung X . der jJurchsclmittswerterzeurungseinrichtung und der Pluseingang auf das Absolutwertsignal der jüngsten Proben am zweiten Aus-Jan^' der Absolutwertstufe ansprechen,

b) eine l-iiniTaumrefa^enz spannung α einrichtung zur JrEeugung eines l'iinirauiiispannungsref erenz signals an Riuem Ausgang,

c) eine HaxiinurnreferenzsiJannungseinrichtuns zur Erzeugung eines kaximtunspannungsreferenzGignals an einen Ausgang,

d) eine zweite Yergleichsstufe mit einem Pluseingang und einem I-iinuseingang sowie einem Ausgang, wobei der Pluseingang auf daß Absolutwertsignal der jüngsten Proben am zweiten Ausgang der Absolutwertstufe anspricht und der Minuseingang mit dem Ausgang der Hininmmreferenzspaimung verbunden ist,

e) eine dritte Yergleichsstiife mit einem Pluseingang und einem Minuseingang sowie einem Ausgang, wobei der Pluseingang mit dem Minuseingang verbunden ist, der auf das Absolutwertsignal der jüngsten Proben am zweiten Ausgang der Absolutwertstufe anspricht und

f) ein UND Tor mit einem ersten, zweiten und dritten Eingang sowie einem Ausgang, wobei der erste

809884/0995

ORIGINAL INSPECTED

gang rait dem Ausgang der ersten Vergleichsstufe verbunden ist, der zweite Eingang mit dem Ausgang der zweiten Vei^gleichsstufe und der dritte Eingang mit dem Ausgang der dritten Vergleichsstufe, während das logische Signal Phi (χ) am Ausgang des TOID Tores nur dann erzeugt wird, wenn das Absolutwertsignal der jüngsten Probe größer als die Durchschnittswertanalogspannung X., größer als das Minimumspannungsreferenzsignal und kleiner als das Maximumspannungsrefereiizsignal ist.

9. Schaltwin zur Umwandlung einer festen Zahl von Proben X₁,..., χ.,.,., χ eines Signals in ein logarithmisches Format mit Vorzeichen, Exponent und Mantisse, gekennzeichnet durch,

a) einen auf die jüngst genommenen Proben X₁,..., χ.,..., χ des Signals ansprechenden Analog/Mgital-Wandler zur digitalen Kodierung jeder der Proben in einen Serienkode in der Ordnung vom wichtigsten zum am wenigsten wichtigen Bit zur einzelnen Ausgabe jedes der Bits eines jeden Serienkodes an einem ersten Ausgang sowie zur Erzeugung eines Steuersignals an einem Taktausgang entsprechend der Ausgabe eines jeden der Bits eines jeden Serienkodes und zur Erzeugung eines logischen Signals an einem zweiten Ausgang zur Anzeige des Vorzeichens eines jeden der digital kodierten, jüngsten Proben,

b) ein Schieberegister, das mit einem ersten Eingang mit dem ersten Ausgang des Analog/Digital-Wandlers zum Empfang der Bits jedes Serienkodes verbunden ist, zur Speicherung eines jeden empfangenen Bits, wenn ein entpsrechendes Speichersignal an einem

809884/0995

Takteingang empfangen wird, um eine Ansah! nicht invertierter Ausgangssignalo zti erzeugen, deren jedes an eine der Stufen der en"teprechenden Anzahl von Stufen des Schieberegisters unmittelbar im bereich des ersten Eingangs angelegt ist, zur Erzeugung eines ersten und zweiten invertierenden Ausgangs, die an die am weitesten von dem ersten Eingang entfernten beiden Stufen des Schieberegisters angelegt sind,

c) eine erste logische Steuereinrichtung, die auf das Steuersignal am Taktausgang des Änaiog/Mgi tal-Wandlers und eine logische Eins am ersten investierenden Ausgang des Schieberegisters anspricht, um das Speichersignal für den i'alcteingang des Schieberegisters zu erzeugen, wenn das Steuersignal und ein logisches Eins Bit am ersten invertierenden Ausgang gleichzeitig anliegen,

d) eine zweite logische Steuereinrichtung, die auf ein logisches Eins Bit sowohl an den ersten als auch an den zweiten invertierenden Ausgängen des Schieberegisters und auf das Steuersignal am Taktausgang des Analog/Digital-V/andlero anspricht, um immer dann ein Zählsignal zu erzeugen, wenn ein logisches Ein3 Bit am ersten invertierenden Ausgang und ein logisches Eins Bit am zweiten invertierenden Ausgang und das Steuersignal gleichzeitig vorhanden sind xvad.

e) eine auf das Zählsignal ansprechende Zähleinrichtung zur Zählung eines Bits von einem voreiliges te Ll-

80 9 884/0995

ORIGINAL INSPECTED

ten binären i/ert jeweils bei Empfang dec Zählsignals, wobei die Zähleinrichtung zu Beginn der digitalen Kodierung jeder der Proben voreingestellt wird und wobei die nicht invertierenden Ausgänge des ochieberegisters die Lantisse, die Ausgänge der Zähleinrichtung, den Exponenten und der zwei be Ausgang des Analog/i)igital-v/andlers das Vorzeichen des logarithniischen Formats jeder der digital kodierten jüngsbon Proben darstellt.

1o. .JchaLtung nach Anspruch 9, dadurch gekennzeichnet, daß der Ana-Lo /Dlgital-V/andler auf v/eist:

a) eine Absoiutwurtstufe, die auf die j unguten Proben Ji₁,..., χ.,..., χ des empfangenen oignaLs anspricht, Uli an einem ersten Ausgang jede der jüngsten iro bon und an einem zweiten Ausgang ein entSpruchendes Absolutwurtsignal jedur der jüngsten PiOb.iU zu iji.':;.jugütl,

b) eine mit dem ersten Ausgang der Absolutwertstui'e verbundene VergleLchss tui'e, um am zv/eiboii Ausgangdes Anaiog/DigLtaL-V/andiers das logische üignaL ku erzeuger', das das Vorzeichen jeder der digital !codierten, jüngsten Proben wiedergibt und

o) einen linearen AnaLog/Digital-viandler, der über einen uingang mit dom zv/eiten Ausgang d-.ir Absoiutv/ortstufe verbunden ist, um jedes Abso lutwertsignaL jeder jüngsten Probe in einen linearen Jerien-]cod,j zu kodieren, der der (J-rüße nach deu wicht i_t-

0ÜÜÜ8A/0995

ORIGINAL INSPECTED

sten bis zum aiii wenigsten wichtigen. 'Bit guoi-d.net ist und zur individuellen Ausgabe jedes Bits des linearen Serienkodes am ersten Ausgang des Analog/ Digital-Wandlers, sowie zur Erzeugung eines Steuersignals an dem 'üaktausgang entsprechend der Ausgabe eines jeden der Bits eines jeden linearen Serienico des.

11. Schaltung zur Umwandlung eines Analogsignals in ein digitales Signal logarithmischen Formats mit Vorseichen, jixponent und Mantisse, gekennzeichnet durch,

a) eine Probenentnahme- und Halteeinrichtung, die auf das analoge Signal anspricht, um Proben x.., ..., χ.,..., χ des Analogsignals au erzeugen,

b) einen Analog/.Digital-Wandler, der auf die Proben χ..,..., x. ,..., χ des Analogsignals zur digitalen Kodierung jeder der Proben in einen Serienkode in der Reihenfolge vom wichtigsten zum am wenigsten

anspricht,
wichtigen Bit / zur einzelnen Ausgabe jedes der Bits eines jeden Serienkodes an einem ersten Ausgang sowie zur Erzeugung eines Steuersignals an einem Taktausgang entpsrechend der Ausgabe eines jeden der Bits eines jeden Serienkodes und zur Erzeugung eines logischen Signals an einem zweiten Ausgang zur Anzeige des Vorzeichens eines jeden der digital kodierten, jüngsten Proben,

c) ein Schieberegister, das mit einem ersten Eingang mit dem ersten Ausgang des Analog/Digital-Wandlers zum Empfang der Bits jedes Serienkodes verbunden

8 09884/0995

ist, sur ,Speicherung eines jeden empfangenen Bits, wenn ein entsprechendes Speichersignal an einem i'akt eingang empfangen wird, um eine Anzahl nicht invertierter Ausgangssignale zu erzeugen, deren jedes an eine der Stufen der entpsrechenden Anzahl von Stufen des Schieberegisters unmittelbar im Bereich des ersten Eingangs angelegt ist, zur Erzeugung eines ersten und zweiten invertierenden Ausgangs, die an die am weitesten von dem ersten Eingang entfernten beiden Stufen des Schieberegisters angelegt sind,

d) eine erste logische Steuereinrichtung, die auf das Steuersignal am Taktausgang des Analog/Digital-Wandlers und eine logische Eins am ersten invertierenden Ausgang des Schieberegisters anspricht, um das Speichersignal für den Takteingang des Schieberegisters zu erzeugen, wenn das Steuersignal und ein logisches Eins Bit am ersten invertierenden Ausgang gleichzeitig anliegen,

θ) eine zweite logische Steuereinrichtung, die auf ein logisches Eins Bit sowohl an den ersten als auch an den zweiten invertierenden Ausgängen des Schieberegisters und auf das Steuersignal am Taktausgang des Analog/Digital-Wandlers anspricht, um immer dann ein Zählsignal zu erzeugen, wenn ein logisches Eins Bit am ersten invertierenden Ausgang und ein logisches Eins Bit am zweiten invertierenden Ausgang und das Steuersignal gleichzeitig vorhanden sind und

809884/0995

f) eine auf das Zählsignal ansprechende Zähleinrichtung zur Zählung eines Bits von einem voreiliges bellten binären Wert jeweils bei Empfang des Zählsignals, wobei die Zähleinrichtung zu Beginn der digitalen Kodierung jeder der Proben voreingestelit wird und wobei die nicht invertierenden Ausgänge des Schieberegisters die Hantisse, die Ausgänge der Zähleinrichtung, den Exponenten und der zwei be Ausgang des Analog/Digit al-V/andler s das Vorzeichen des logarithmisch^η formats jeder der digital kodierten, jüngsten Proben darstellb.

12. Quadratische Pseudomittelwertschaltung, gekennzeichnet durch,

a) einen ersten Vollwellengleichrichter mit einem Eingang für ein Eingangssignal zvir Erzeugung eines gleichgerichteten Vollwellensignals an einem Ausgang,

b) ein Inverter mit einem Eingang sowie einem Ausgang, wobei der Eingang ein Eingangssignal zuführbar ist,

c) eine Phasenverschiebungseinrichtung mit einem an den Ausgang des Inverters angelegten Eingang, um an einem Ausgang ein Signal mit einer Phasenverschiebung von etwa 9o ° bezüglich der niedrigsten Frequenzkomponente des Inverters zu erzeugen,

d) einen zweiten Vollwellengleichrichter mit einem Eingang, der mit dem Ausgang der Phasenverschiebungseinrichtung verbunden ist, um an einem Ausgang ein gleichgerichtetes Vollwellensignal zu erzeugen,

809884/0995

ORIGINAL INSPECTED

28303

e) cine Suriimiöreinrichtung mit einem ersten Eingang, der mit dein Ausgang des ersten Vollwellengleichz'ichters verblenden ist, sowie einem zweiten Eingang, der mit dem Ausgang des zweiten Vollwellengleichrichters verbunden ist, um an einem Ausgang ein zusammengesetztes Signal zu erzeugen, das die vierte harmonische Schwingung des Eingangssignals ist,

f) einen liiederpaßf ilter mit einem mit dem Ausgang der Summiereinrichtung verbundenen Eingang und einer G-renzfrequenz, die geringer als die Kinimalfrequenz des eingangssignals ist, und einer Integrationszeitkonstanten, die gleich dem inversen Wert der ü-renzfroquenz ist, um an einem Ausgang ein Signal zu erzeugen, bei dem alle Frequenzen, die größer als die tunLMaIfrequenz des iilingangssignals sind, wesentlich gedämpft werden und

g) eine Spitzendetektoreinrichtung mit einem Eingang, der mit dem Ausgang des Iüederpaß±'ilter3 verbunden ijb, und einer Auslöse ze itkons tanten, die wesentlich langer als die Integrationazeitkonstante des liiederpaßfiLters ist, um an einem Ausgang ein Signal zu erzeugen, dessen Durchschnittswert gröf3er als das Signal am Ausgang des liiederpaßfilters ist, wobei das Signal, am Ausgang am Ausgang des Spitzendetektors der quadratische P3eudomittelwert der Analogspannung ist.

j. SchaLtung nach Anspruch 12 dadurch gekennzeichnet, daß der Spitzende tektor aufweis t:

809884/0995

ORIGINAL INSPECTED

a) einen opitzendetektor mit einem Eingang und einem Ausgang, wobei der üingang mit dem Ausgang des Hiederpaßfilters verbunden ist,

b) eine Zeitlconstanteneiiirichtung mit einem Eingang, der mit dem Ausgang des Spitzendetelctors verbunden ist, sowie einer Zeitkonstanten, die wesentlich langer als die Integrationszeitkonstante ist, um ein Signal zu erzeugen, dessen "Durchschnittswert größer ist als das Signal am Ausgang des Hiederpaßfilters und

c) einen Ausgangsverstärker mit einem Eingang und einem Ausgang, wobei der Eingang mit dem Ausgang der Zeitkonstanteneinrichtung verbunden ist, während das Signal am Ausgang des Ausgangsverstärkers der quadratische Pseudomittelwert der Analogspannung ist.

80 9 884/0995

ORIGINAL INSPECTED