[go: up one dir, main page]

DE2824862A1 - Monolithisch integrierte digitale halbleiterschaltung - Google Patents

Monolithisch integrierte digitale halbleiterschaltung

Info

Publication number
DE2824862A1
DE2824862A1 DE19782824862 DE2824862A DE2824862A1 DE 2824862 A1 DE2824862 A1 DE 2824862A1 DE 19782824862 DE19782824862 DE 19782824862 DE 2824862 A DE2824862 A DE 2824862A DE 2824862 A1 DE2824862 A1 DE 2824862A1
Authority
DE
Germany
Prior art keywords
circuit
output
connection
input
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782824862
Other languages
English (en)
Other versions
DE2824862C2 (de
Inventor
Robert Dipl Ing Reiner
Eckart Dipl Ing Schatter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19782824862 priority Critical patent/DE2824862A1/de
Priority to FR7913590A priority patent/FR2428353A1/fr
Priority to GB7919512A priority patent/GB2023341B/en
Priority to JP7108679A priority patent/JPS54162438A/ja
Publication of DE2824862A1 publication Critical patent/DE2824862A1/de
Application granted granted Critical
Publication of DE2824862C2 publication Critical patent/DE2824862C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H10W20/495

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Processing Of Color Television Signals (AREA)

Description

SIEMENS AETIEFSESELLSCHAi1T Unser Zeichen Berlin und München VPA 78 P 1085 BRO
Monolithisch integrierte digitale Halbleiterschaltung 5
Die Erfindung betrifft eine monolithisch integrierte digitale Halbleiterschaltung, deren Halbleiterkörper mindestens einen elektrischen Anschluß aufweist, der sowohl als Signaleingang als auch als Signalausgang dient.
In dem Buch von Becker und Mäder "Hochintegrierte MOS-Schaltungen" (1972), S. 73, sind als einschlägige Beispiele die Schaltungen mit offenem Drainanschluß bzw. mit schaltbaren G-egentakt-Ausgangsstufen, insbesondere mit Tristate-Ausgängen, angegeben.
Eine weitere Möglichkeit ist in der Anmeldung P 27 44 111.8 (VPA 77 P 1154) vorgeschlagen, die sich auf eine Schaltungsanordnung zur Eingabe von Unterbrechungsbefehlen und Ausgabe von Unterbrechungsbestätigungen über einen einzigen Anschluß einer Unterbrechungsbefehls- Logik eines Oomputersystems bezieht.
Im Gegensatz zu den genannten monolithisch integrierten digitalen Halbleiterschaltungen sind in dem nun zu be-
Stg 1 EM/1.6.1978
909851/0054
- Z- tea 7BP 1 08 5 BRD
schreibenden, und der Erfindung entsprechenden Fall keine im Inneren der monolithisch integrierten Halbleiterschaltung liegende und von außen schaltbare Mittel vorgesehen, durch deren durch äußere Signale bewirkte Umschaltung von dem Betriebszustand Eingang auf den Betriebszustand Ausgang und umgekehrt übergegangen wird.
Statt dessen wird erfindungsgemäß vorgeschlagen, daß mindestens ein elektrischer Anschluß des Halbleiterkörpers fest sowohl als ein Signaleingang als auch als ein Signalausgang geschaltet ist und daß die über den elektrischen Anschluß geführten Digitalsignale über äußere Schaltungsmittel wahlweise auswertbar sind.
Die Erfindung ermöglicht eine Reihe von Aspekten, die nun sukzessive anhand der Fig. 1-10 beschrieben werden.
Eine erste Möglichkeit ist gegeben, wenn die in dem Halbleiterkörper integrierte Schaltung zwei Teilschalxkreise enthält, die als Ausgang bzw. als Eingang ein Schieberegister aufweisen. Diese Möglichkeit wird nun mittels der Fig. 1 bis 3 näher beschrieben.
Nach der in Fig. 1 dargestellten Anordnung enthält die integrierte Schaltung den Schaltungskreis K1 mit einem Schieberegister SE.1 als Ausgang und den Schaltungskreis K2 mit einem Schieberegister SR2 als Eingang. Beide Schieberegister und auch die übrigen Teile der digitalen integrierten Schaltung sind taktgesteuert. Hierfür ist ein gemeinsamer Taktgeber TG- vorgesehen, der sowohl extern aLs auch intern, also innerhalb der integrierten Schaltung vorgesehen sein kann.
Wesentlich ist der gemeinsame elektrische Anschluß A de3 Halbiditerkörpers über den der,Ausgang des Schiebe-
909851/0054
_ J1 _ YPA 78 ρ ι ο 3 5 BRD
registers SR1 entweder unmittelbar oder über eine als Verstärker ausgebildete Ausgangsstufe AS fest angeschlossen ist. Dasselbe gilt für den Signaleingang des zweiten Schieberegisters SR2. Auch hier kann eine Eingangsstufe ES in Gestalt eines Verstärkers vorgesehen sein. Erforderlich ist, daß die Ausgangsstufe AS einen Innenwiderstand aufweist, der größer als Null ist. Dann kann nämlich eine äußere Schaltung die Spannung am Anschlußpunkt beeinflussen.
Gegeben sei der Pail, daß der Schaltkreis K1 auf den Schaltkreis K2 arbeitet, daß also die Ausgangsstufe AS bzw. der Ausgang des Schieberegisters SR1 auf das Schieberegister SR2 geschaltet ist, so daß die Digitalinformation vom Schaltkreis K1 auf den Schaltkreis K2 übertragen wird. Zusätzliche Informationen können nun von einer äußeren Schaltung über den Anschluß A in das Register SR2 ggf. auch in das Register SR1 in den Übertragungspausen eingegeben werden, wobei ein entsprechender Code der Unterscheidung zwischen den von K1 gelieferten Informationen und den von der äußeren Schaltung über den Ausgang A angelieferten Informationen vorgesehen sein kann. Andererseits können zur Unterscheidung zwischen den von außen eingespeisten Informationen und den vom Teilschaltkreis K1 an den Teilschaltkreis K2 übertragenen Informationen ggf. auch Unterschiede zwischen den Impulspegeln der beiden Arten von Informationen herangezogen werden, aufgrund derer dann im Teilschaltkreis K2 die anfallenden Informationen, also Impulsgruppen, nach ihrer Herkunft unterschieden und dementsprechend verarbeitet werden können.
Hinsichtlich der Wirkungsweise läßt sich somit zu der aus Fig. 1 ersichtlichen Anordnung folgendes feststellen: Während des Ausschiebens der Information von K1 über das Ausleseregister SR1 wird diese Information synchron
909851/0054
in das Einleseregister SR2 von £2 eingelesen und erst dann weiterverarbeitet. Die Ausgangsstufe 3 des Auslese-Schieberegisters SR1 besitzt einen Innenwiderstand, der größer als Null ist. Damit kann eine äußere, auf den Anschluß A einwirkende Schaltung die elektrische Spannung am Anschluß beeinflussen. Man hat somit
1. einen vollwertigen Schieberegister-Ausgang der Teilschaltung K1 und einen vollwertigen Schieberegister-Eingang der Teilschaltung £2.
2. Eine Information kann über den Anschluß A in das Schieberegister SR2 von außen eingelesen werden. Vorteilhaft ist, wenn dabei im Ausleseregister SR1 von K1 eine Information steht, die dessen Ausgang AS während des Einlesens hochohmig steuert. Die eingelesene Information kann dann in K2 entweder aufgrund eines besonderen Codes weitergegeben werden, um in einer dritten Teilschaltung K3 der integrierten Schaltung weiterverarbeitet zu werden, oder sie wird an Ort und Stelle in K2 genau so weiter behandelt, wie eine aus K1 stammende Information.
J. Informationen von außen und innen können gemischt werden, da während des Ausschiebens eine äußere Schaltung die Information vor dem Bewertungszeitpunkt des Einleseregisters SR2 verändern kann.
4. Eine äußere Schaltung kann s.B. auch während der Ausgäbe der Information von K1 aus dem Schieberegister RS1 diese Information zuerst lesen und sie dann - ggf. in Abhängigkeit von der gelesenen Information - verändern.
5. Eine über den Anschluß A wirksame äußere Schaltung kann den Informationstransfer vom Ausleseregister SR1 zum Einleseregister ggf. teilweise oder ganz unterdrücken.
903851/0054
- $ - VPA 78 P 10 3 5 BRO
6. Eine am Anschluß A an dem integrierten Halbleiter-Baustein angeschlossene äußere Schaltung kann z.B. durch einen eigenen Befehl, der auch über den Anschluß A kommen kann, andere Informationen, die ebenfalls über den Anschluß A laufen, so verändern, daß für sie bestimmte Teile der im Halbleiterbaustein integrierten Halbleiterschaltung wirksam oder auch unwirksam werden. Zum Beispiel können alle für den Betrieb der integrierten Halbleiterschaltung erforderlichen Befehle über einen solchen Anschluß geführt werden. Ein Teil der Befehle wird in der Empfängerschaltung (also einem Schaltungsteil K2) nach dem Einlesen weiter verarbeitet. Durch eine Zusatzschaltung kann man diese Befehle für die interne Auswertung sperren und deshalb für andere Aufgaben zusätzlich ausnutzen.
7. Wie aus Fig. 2 ersichtlich, kann eine Vereinigung der beiden Schieberegister SR1 und SR2 zu einem einzigen Schieberegister SR erfolgen, welches einerseits den Ausgang des Teilschaltungskreises K1 und andererseits den Eingang des Teilschaltungskreises K2 bildet.
Ein Beispiel für die Kombination einer äußeren Schaltung mit einer Anordnung gemäß Jig. 1 ist in Fig. 3 dargestellt. Der Informationsaustausch zwischen der integrierten Halbleiterschaltung und ihren Teilschaltungen K1 und K2 erfolgt über den gemeinsamen Anschluß A, an welchem auch - permanent oder nur gelegentlich - ein Informationsausgang oder auch ein Informationseingang einer externen Schaltung angeschlossen sein kann.
lieben dem gemeinsamen Anschluß A, der der Datenübertragung zwischen der äußeren Schaltung und dem die Teilschaltungen K1 und K2 enthaltenden integrierten HaIbleiterbaustein dient, sind ggf. weitere Anschlüsse E und T des Halbleiterkörpers des Bausteins vorgesehen,
909851/0054
die ebenfalls an Anschlüsse der äußeren Schaltung gelegt werden bzw. bei der Montage des integrierten Halbleiterbausteins fest mit diesen Anschlüssen verbunden sind. Der Anschluß T dient der Taktübertragung entweder von einem in dem integrierten Halbleiterbaustein mit integrierten und einen Bestandteil der die Schaltungen des Halbleiterbausteins koordinierenden zentralen Steuerschaltung ZS bildenden Taktgeber TG oder von einem mit der äußeren Schaltung festverbundenen, z.B. in deren Steuerwerk ST vorgesehenen Taktgenerator. Ggf. können auch über den Anschluß T des Halbleiterkörpers Befehle und ggf. auch Austauschbefehle zwischen den Steuerwerken ZS und ST übertragen werden.
Einer ähnlichen Aufgabe dient der Anschluß B, über welchen Enable-Impulse angelegt bzw. zwischen den Steuerwerken ST und ZS übertragen bzw. ausgetauscht werden können. Das zentrale Steuerwerk ZS des integrierten Halbleiterbausteins liefert auch die Schiebetakte ST für den Betrieb der beiden Schieberegister SR1 und SR2 bzw. für das kombinierte Auslese- und Einschreiberegister SR. Für die Schieberegister des integrierten Halbleiterbausteins, also die Register SR1, SR2 und SR ist eine Festlegung auf eine bestimmte Gattung dieser Register nicht erforderlich. Sie können in bipolarer Technik als auch in MOS-Technik realisiert sein. Sie können aus Flip-Flop-Ketten oder aus Ladungsverschiebeelementen, wie z.B. Simerkettenschaltungen (BBD) und Ladungsgekoppelten Schaltungen (CCD) bestehen. Ss kön- nen auch verschiedene Arten von Schieberegistern miteinander kombiniert werden.
Der Dateneingang der externen Schaltung liegt am Dateneingang eines Einleseregisters ELR, also wiederum eines Schieberegisters oder auch eines Digitalzählers, dessen Ausgang bzw. Ausgänge auf eine Bewertungsschaltung D
909851/0054
"41-
-7- ™· 78 ρ ι ο 8 5 BRD
(also einen Dekoder) geschaltet sind, die für die Auswertung bzw. Weiterleitung der Informationen im Bereich der externen Schaltung zuständig ist. Mindestens ein Signalausgang der Bewerterschaltung D ist an mindestens einen Signaleingang einer logischen Verknüpfungsschaltung LY gelegt, die über eine Ausgangsstufe AUS und/ oder über einen elektronischen Schalter S Einfluß unter Vermittlung des Anschlusses A auf das Verhalten der Teilschaltung K2 nach dem Ergebnis der Bewertung der jeweiligen Information in der Bewerterschaltung D nimmt.
Der Schalter S kann durch einen sogenannten Tristate-Ausgang der Ausgangsstufe AUS gegeben sein, der neben einem niederohmigen Zustand einen hochohmigen Sustand einnehmen kann, so daß im ersten Pail der Schalter S geschlossen und die Verbindung vom Ausgang AU der externen Schaltung zu dem internen Schaltungskreis K2 hergestellt und im zweiten FaIl diese Verbindung durch den geöffneten Zustand des Schalters S unwirksam gemacht ist.
Eine andere Möglichkeit der Verbindung zwischen interner Schaltung und externer Schaltung wird anhand der Fig. 4 gezeigt. Hier ist der Ausgang des logischen Verknüpfungssystems LV auf das Gate eines Feldeffekttransistors 11 vom Anreicherungstyp gelegt, dessen Source am Nullpotential und dessen Drain an der vom Einleseregister ELR der externen Schaltung zu dem Anschluß A der internen Schaltung führenden leitenden Verbindung liegt.
Jenseits des Anschlusses A, also innerhalb der internen Schaltung ist die Serienschaltung eines als Lastwiderstand geschalteten Feldeffekttransistors T2 vom Verarmungstyp und eines Transistors 13 vom Anreicherungstyp vorgesehen, wobei der Drain des Transistors T2 am
909851/0054
Versorgungspotential V-n-n» die Source des Transistors T3 am liullpotential und die Gateelektrode des Transistors T3 an den Ausgang des Ausleseregisters SR1 entweder unmittelbar oder über eine Verstärkerstufe AS gelegt ist, während der Anschluß A unmittelbar oder über einen Eingangsverstärker ES an den Signaleingang des Einleseregisters SR2 geschaltet ist.
Diese Ergänzung der in Fig. 1 bzw. 3 gezeigten Anordnung ist insbesondere für den unter Ziff. 6 genannten Betrieb geeignet. Hierzu werden die Informationsbits, wenigstens soweit sie über den Anschluß A der internen Schaltung gelangen, mit einem zusätzlichen Prüfbit versehen, der z.B. am Ende der einzelnen die Informationen bildenden Folgen von Digitalimpulsen erscheint. Die Teilschaltung K2 des die interne Schaltung bildenden Halbleiterbausteins ist nur imstande, die am Eingang des Einleseregisters SR2 dann auszuwerten, wenn der Prüfbit einen bestimmten Pegel, z.B. den Pegel H hat. Die externe .Schaltung kann mit dem Open Drain-Anschluß gemäß Fig. 4 das Prüfbit vom Pegel H auf den Pegel L abändern und dadurch die Auswertung der Information im Teilschaltungskreis K2 verhindern.
Integrierte Halbleiterbausteine mit Teilschaltungskreisen K1 und K2, deren Signalausgang bzw. Signaleingang durch ein Schieberegister gegeben sind, werden z.B. in Fernsteuerungsanlagen angewendet. Heben solchen Schaltungen gibt es aber auch solche mit Teilschaltungskreisen, deren Signaleingang bzw. deren Signalausgang über eine bistabile Kippstufe, also ein Flip-Flop geführt ist. Hier ist eine andere Möglichkeit der Ausgestaltung einer Anordnung gemäß der vorliegenden Erfindung gegeben. Hier gehört ein Ausgang zu einer bistabilen Kippstufe, die über diesen Anschluß jederzeit in ' beiden Richtungen gesetzt werden kann, so daß auch die
909851/0064
Eingangsfunktion gegeben ist. Durch eine niederohmige Beschallung läßt sich von außen die bistabile Wirkung überspielen und eine Programmierfunktion erreichen. Diese Variante der Erfindung wird mittels der Fig. 5-7 näher beschrieben.
Die bistabile Kippstufe besteht aus den beiden kreuzgekoppelten und einander gleichen logischen Gattern G1 und G2 mit z.B. jeweils zwei Eingängen, von denen der eine durch die Kreuzkopplung verbraucht ist, und einem logischen Ausgang. In dem in den Fig. 3 und 4 gezeichneten Beispielsfall sind G-1 und G2 NOR-Gatter, an ihre Stelle können auch zwei NAND-Gatter treten.
Der logische Ausgang des Gatters G1 liegt an dem zur externen Schaltung führenden Anschluß A des integrierten Halbleiterbausteins, während der logische Ausgang des Gatters G2 nicht an diesen Anschluß A gelegt ist und ggf. anderen Funktionen zugeführt sein kann. Der noch freie Signaleingang von G1 ist mit R, der noch freie Signaleingang von G2 mit S bezeichnet.
Der in Fig. 5 dargestellten Schaltung zufolge geschieht die Kopplung von Gatter G2 auf das Gatter G1 direkt, während die Kopplung von Gatter G1 auf das Gatter G2 über den äußeren Anschluß A geführt ist. Somit kann über den äußeren Anschluß A die Kippstufe in beiden Richtungen gesetzt werden.
Eine schaltungstechnische Realisierung kann z.B. in der in Fig. 6 gezeigten Weise aussehen. Das erste logische Gatter G1 enthält die beiden Verarmungstransistoren 16 und 14, die mit ihren Sourceelektroden an das positivere Versorgungspotential Yg „ und mit ihren Drains über
einen gemeinsamen Lastwiderstand Rl (der a.B. durch die Source-Drainstrecke eines als Widerstand geschalteten Feldeffekttransistor vom Verarraungstyp gegeben sein
909851/0054
- /14-
- ίο - VPA ?8 ρ 1 ο 8 5 8RD
kann) und zum negativeren Yersorgungspotential V-^ führt. Su bemerken ist dabei, daß die Feldeffekttransistoren in dem Beispielsfall vom p-Kanaltyp, der bipolare Transistor TR1 vom iipn-Typ ist. In gleicher Weise enthält das zweite logische Gatter G2 die beiden Anreicherungstyp-Transistoren 115 und T7> deren Quellen wiederum an Vs„ und deren Drainelektroden über den Lastwider stand R2 am Versorgungspotential V-^ liegen. Die Gateelektrode von T4 liegt am Drain von T5, die Gateelektrode von T5 am Drain von T4, das Gate von 116 dient als Setzeingang S, das Gate von T7 als Resteingang der bistabilen Kippstufe. Die soeben beschriebene interne Schaltung ist über den Signalausgang A und die beiden der Stromversorgung dienenden Anschlüsse A1 und A2 mit der externen Schaltung verbunden. Diese besteht aus einem bipolaren Transistor TR1 als Vermittlungsstufe, dessen 3asis in noch zu beschreibender Weise an den Signalanschluß A geschaltet wird und dessen Emitter am Versorgungspotential V-J51J und dessen Kollektor über einen Ausv/erter, z.B. einen Anzeiger AZ, an Vcc gelegt ist. Die Wirkung der externen Schaltung wird durch die Art der Anschaltung der Basiszone des Bipolartransistors TR1 an den Anschluß A der internen Schaltung bestimmt.
a) Ist die Anschaltung der Basiszone des Transistors TR1 durch einen Widerstand R3 gegeben, so ist das Auslesen der Information bistabil.
b) Ist der Widerstand R3 sehr klein, d.h. die Basis von TR1 liegt direkt am Anschluß A, dann ist das Auslesen der Information aus der internen Schaltung nur möglich, solange der Setzirapuls vorliegt.
c) Durch einen Schalter S1 mit drei Schaltzuständen, derart, daß in dem einen Schaltzustand der Anschluß A an V-jypj, im anderen Schaltzustand an Y„„ und im dritten Schaltzustand an kein festes Potential gelegt ist, er-
909851/0054
reicht man, daß das Setzen des Zustandes von innen und von außen möglich wird, weil die bistabile Schaltung sowohl auf von der internen Schaltung als auch auf von der externen Schaltung herrührende Signale anspricht.
Eine mittels der Fig. 7 und 8 zu beschreibende weitere Ausgestaltung ermöglicht eine größere Freiheit in der Dimensionierung der Ausgangs- und Eingangsstufe der internen Schaltung gemäß Fig. 5. Sie ermöglicht auch das Zustandekommen zusätzlicher Funktionen. Allgemein kann hierzu festgestellt werden, daß durch die Zwischenschaltung einer Kette von weiteren Gattern bzw. Invertern zwischen dem Ausgang der bistabilen Schaltung G-1 , G2 und dem Ausgang A nicht nur Freiheit in der Dimensionierung der Ausgangs- und der Eingangsstufe, sondern auch zusätzliche Funktionen, wie z.B. eine gegenseitige Verriegelung der Ausgangs- und Eingangsstufen erreicht werden kann.
Bei einer Anordnung gemäß Fig. 7 ist der von mehreren Funktionen zu beaufschlagende Ausgang A der internen Schaltung über eine Ausgangsstufe AS an den logischen Ausgang des Gatters G1 und über eine Eingangsstufe ES an den einen logischen Eingang des Gatters G2 gelegt.
Der Ausgang von G2 ist hingegen unmittelbar an den einen Eingang des Gatters G1 gelegt, so daß die Kreuzkoppelung hier teilweise unter Vermittlung der Stufen ES und AS zustande kommt.
Die Ausgangsstufe AS kann z.B. in der aus Fig. 8 ersichtlichen Weise aus einem Feldeffekttransistor T7 aufgebaut sein, während für die Eingangsstufe ES ein normaler Inverter IN genügt. Als Ein- und Ausgang für die externe Schaltung kann z.B. ein Bipolartransistor TR2 vorgesehen sein, der analog zu der in Fig. 6 dargestellten Ausgestaltung so gewählt ist, daß seine
9098B1/0054
- -μ - VPA 78 ρ t o 8 5 BRO
Basiszone den Leitungstyp aufweist, den die Souree- und Drainsone der in der internen Schaltung verwendeten Feldeffekttransistoren aufweist. Der in der Ausgangsstufe vorgesehene Anreicherungstyp-Transistor T8 ist im Beispielsfalle vom p-Kanaltyp, der durch den Serienwiderstand R4 (zweckmäßig einen als Widerstand geschalteten p-Kanaltyptransistor, insbesondere vom Verarmungstyp) zu einem Inverter ergänzt ist, der zwischen den beiden Stromversorgungspotentialen V„s und VDI) liegt, dessen Eingang durch das Gate des Transistors T8 und dessen Ausgang durch den Drain von T8 gegeben ist. Der Drain von 18 ist an den Anschluß A und an den Eingang der Eingangsstufe ES gelegt.
Als externe Schaltung kann, wie bereits bemerkt, ein Bipolartransistor TR2 vorgesehen sein, dessen Basis entweder direkt oder auch in einer anderen entsprechend den beim Transistor TR1 in Pig. 6 gezeigten Weisen gegebenen Möglichkeiten an den Anschluß A der internen Schaltung gelegt wird. Die Kollektorspannung von TR2 wird über einen Kollektorwiderstand R5 zugeführt. Das Kollektorpotential kann zur Anzeige der Setsimpulse ausgewertet werden.
Als Vorteile hat man hier:
1. Bei relativ hochohmiger Last ist der Anschluß A der Ausgang der bistabilen Kippstufe.
2. Bei niederohmiger Ansteuerung des Anschlusses A kann die Kippstufe von außen gesetzt und rückgesetzt werden.
3. Bei ständiger niederohmiger Belastung ist die bistabile Funktion der Kippstufe unterbrochen. Der Anschluß A kann dann als Ausgang für Impulse, z.B. für Setzimpulse der eigentlichen Kippstufe G-1 , G2 wirken.
909851/0054
-nt-
-ya - YPA 78 ρ ι ο 8 5 BRD
Eine dritte Möglichkeit wird nun anhand der Jig. 9 bzw. 10 beschrieben. Bei dieser Möglichkeit ist eine Logikschaltung vorgesehen, mit deren Hilfe festgestellt wird, ob der elektrische Zustand am Ausgang A der internen Ansteuerung entspricht oder ob er von außen durch die externe Schaltung aufgeprägt wurde. Aus dem Ergebnis lassen sich Sekundärinformationen ableiten, die für weitere Aufgaben, z.B. als neue Befehle bei einer Ausgestaltung der integrierten Schaltung als Fernsteuerungsanlage, herangezogen werden können.
Es läßt sich z.B. mittels der in Fig. 9 gezeigten Schaltung folgendes erreichen: Ein Anzeigen-Dekoder-Ireiber soll bei möglichst wenig Anschlüssen eine bestimmte Stellung auskodieren können und daneben für zwei Anzeigearten umschaltbar sein. Entsprechend einer 4 Bit-Eingangsinformation soll er in der Betriebsart "Programmanzeige11 die Zahlen 1 bis 16 anzeigen, was z.B.
für eine Fernseh-Fernbedienungsanlage erwünscht sein kann. In der Betriebsart "Binärcode" soll er jedoch die Zahlen 1 bis 15 anzeigen. In der Betriebsart "Programmanzeige" soll er die Stellung "16" auskodieren.
Die Lösung hierzu zeigt Fig. 9. Mit einem Anschluß wird die Auskodierung und die Programmierung vorgenommen. Die Stellung "16" und die Stellung "0" entspricht der Eingangsinformation "LLLL". Diese Stellung wird im Gatter 0/16 auskodiert und damit der Anschluß A, der bei allen anderen Stellungen im Zustand H liegt, auf L geschaltet. Wenn er sich auf L schalten läßt, weil er nur hochohmig belastet wird, wird sine "16" angezeigt, wodurch die Auskodierungsfunktion gegeben ist. Venn er jedoch durch eine externe Schaltung, z.B. durch eine Leiterbrücke, auf den Pegel H gezogen wird, stellt die
909851/0054
S-.;haitung den Unterschied zwischen der Ansteuerung und dem Zustand des Anschlusses A fest und schaltet dia Anzeige auf eine rJull.
Nach Fig. ) besteht der Ausgang bzw. der Eingang der internen Schaltung aus den beiden - einen Inverter bildenden - Feldeffekttransistoren TS, T9, die zwischen die beiden Versorgungspotentiale V~-. und V_,„ gelegt sind. Das Gate des an V"DD liegenden Transistors T9 ist an dessen
Drain gelegt, so daß der Transistor einen Las"cwiderstand darstellt. Das Gate des anderen Transistors TS ist einerseits an den Ausgang eines Schaltungsteils K1 der internen Schaltung gelegt und ist außerdem auf einen Eingang eines logischen Gatters G3, eines NOR-Gatters, geschaltet. Das Potential. V„s wird über den Stromversorgungsanschluß A2, das Potential VßD über den Strocnversorgungsnaschluß A1 zugeführt bzw. an die externe Schaltung abgegeben. Als Signalanschluß dient der Anschluß A.
Der Anschluß A liegt in der internen Schaltung am Ausgang des Inverters TS, T9, also an einem Schaltungspunkt zwischen diesen beiden Transistoren. Sr liegt außerdem an zweiten Signaleingang des NOR-Gatters G3. Er liegt schließlich an einem Eingang eines zweiten Schaltungskreises K2 der internen Schaltung, die außerdem durch den logischen Ausgang des NOR-Gatters G3 beaufschlagt ist.
Die externe Schaltung entspricht den aus Fig. 5 ersichtlichen und bei deren Darlegung bereits besprochenen Möglichkeiten: Falls die beiden Anreicherungstyp-Transistoren T8 und T9 vom p-Kanaltyp sind, ist der die äußere Schaltung nebst einem Anzeigeelement AZ und einem Basiswiderstand Rö bildende Bipolartransistor TR3 vcra npn-Typ. Sein Emitter liegt an Vqq, sein Kollektor über die Anzeige oder Auswertung AZ an Vog. Der Basiswiderstand R6 läßt sich mittels eines 'Jberbriickungsschalters 32 überbrücken. Die Wirkung ist bereits oben angegeben.
909851/0054
- γ> - VPA 78 P 1 O 8 5 BRD
Bei der in Fig. 10 dargestellten Möglichkeit hat der die Verbindung zwischen interner und externer Schaltung ermöglichende Anschluß A folgende Funktionen:
a) Wenn z.B. über eine die Schaltung beaufschlagende
Fernsteuerung ein Programmwechsel verursacht wird, gibt der Anschluß einen H-Impuls ab.
b) ',Venn ein H-Impuls von außen angelegt wird, zählt der Programmzähler um einen Schritt vorwärts.
c) Solange der Anschluß A auf Η-Potential liegt, wird das durch die Fernsteuerung gesteuerte Gerät, z.B. ein Fernseher, stummgeschaltet, wobei sich über einen externen Kondensator die Dauer der Stummschaltung einstellen läßt.
d) Derselbe Kondensator sorgt für eine erwünschte Verzögerung des H-Impulses bei einem Programmwechsel.
e) Derselbe Kondensator sorgt auch für eine Entprellung bei der Betätigung nach b) mit einem Schalter.
Die Funktionen a) und b) beruhen auf dem angesprochenen Vergleich zwischen interner Ansteuerung und dem tatsächlichen Potential am Anschluß A.
In der internen Schaltung ist der Anschluß A des integrierten Halbleiterbausteins gemäß Fig. 10 einerseits über den Widerstand R3 an den Eingang eines Schmitt-Triggers ST gelegt, der durch die Feldeffekttransistoren T12 - T20 gebildet und durch die Potentiale V53 und VDD versorgt ist. Andererseits liegt der Anschluß A über einen Widerstand R7 an einem Inverter, der durch die Transistoren T11 und T10 gebildet ist. Der Eingang dieses Inverters wird durch ein System logischer Gatter gesetzt.
Das erste Gatter G74 und das zweite Gatter G5 dieses Systems (je ein NOR-Gatter) werden an .je einen logischen Eingang über einen Inverter 12 vom Signalausgang des Schmitt-Triggers gesteuert, der andere logische Eingang
9098B1
- #5 - VPA 78 ρ 1 0 3 5 BRO
des ersten Gatters G^ liegt an dem Ausgang des Gatters G5 (ebenfalls ein IIOR-Gatter). das zusammen mit dem Gatter G6 ein Flip-Flop bildet. Der Ausgang des Gatters G6 ist über einen Inverter 11 an das Gate des Transistors T10 angeschlossen, wodurch eine Vergleichsmöglichkeit zwischen den aus der internen Schaltung anfallenden Potentialen am ÄnschlulB A und dem von außen angelegten Potential gegeben ist.
IQ Figuren
10 Patentansprüche
Π 0 9 8 b 1 / 0 0 5 4

Claims (1)

  1. VPA 78 ρ ι ο 8 5
    Patentansprüche
    in .!Monolithisch integrierte digitale Halbleiterschaltung, deren Halbleiterkörper mindestens einen elektrisehen Anschluß aufweist, der sowohl als Signaleingang als auch als Signalausgang dient, dadurch gekennzeichnet, daß mindestens ein elektrischer Anschluß (A) des Halbleiterkörpers fest sowohl als ein Signaleingang als auch als ein Signalausgang geschaltet ist und daß die über den elektrischen Anschluß (A) geführten Digitalsignale über äußere Schaltungsmittel wahlweise auswertbar sind.
    2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der durch ein Schieberegister (SR1) gebildete Ausgang einer ersten Teilschaltung (K1) und der ebenfalls durch ein Schieberegister (SR2) gebildete Eingang einer zweiten Teilschaltung (K2) entweder unmittelbar oder über eine durch einen Verstärker gebildete Ausgangsstufe (AS) bzw. Eingangsstufe (ES) an denselben elektrischen Anschluß (A) des Halbleiterkörpers gelegt sind.
    3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schieberegister (SR) sowohl den Signalausgang einer ersten Teilschaltung (K1) als auch den Signaleingang einer zweiten Teilschaltung (K2) bildet, daß dabei der Signalausgang des gemeinsamen Schieberegisters (SR) - ggf. über eine durch einen Verstärker gebildete Ausgangsstufe (AS) - an den Anschluß (A) des Halbleiterkörpers geschaltet ist, daß ferner dieser Anschluß (A) - ggf. über eine durch einen Verstärker gegebene Eingangsstufe (ES)-an den Signaleingang des gemeinsamen Schieberegisters (SR) gelegt ist.
    4. Vorrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der gemeinsame Anschluß (A) an eine externe Schaltung,bestehend aus einem Einleseregister (ELR) mit nachgeschaltetem Bewerter, anlegbar ist, daß
    909851/0054
    ORIGINAL INSPECTED
    der Signalausgang des Bewerters (D) über ein logisches Verknüpfungsglied (LV) an eine Ausgangsstufe (AUS) geschaltet ist, da3 der zweite logische Eingang des logischen Verknüpfungsgliedes (LV) durch ein Steuerwerk (ST) geschaltet ist, daß außerdem der Signalausgang der Ausgangsstufe (AUS) über einen durch das logische Verknüpfungsglied (LV) gesteuerten Tristate-Ausgang oder Open-Drainausgang an den gemeinsamen Anschluß (A) der beiden Teilschaltungen (K1, K2) der internen Schaltung gelegt ist.
    5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Signalausgang des Ausleseregisters (SR1 bzw. SR) an die Steuerelektrode eines den Eingang eines Inverters bildenden Feldeffekttransistors (T3) vom Anreieherungstyp und der durch einen Schaltungspunkt zwischen diesem Transistor und einem zweiten, als Widerstand geschalteten Feldeffekttransistor (T2) gegebene Ausgang des Inverters an den Anschluß (A) des Halbleiterkörpers gelegt ist, daß außerdem dieser Anschluß (A) des Halbleiterkörpers direkt oder über einen Eingangsverstärker (ES) an den Signaleingang des Einleseregisters (SR bzw. SR1) geschaltet ist, daß ferner am Eingang der externen Schaltung ein Feldeffekttransistor (T1) mit seinem Drain an den Anschluß (A) des Halbleiterkörpers (A) anschaltbar ist und daß die Gateelektrode dieses Transistors durch den Signalausgang des logiaehen VerknUpfungsgliedes (LV) gesteuert ist.
    δ. Vorrichtung nach Anspruch 1, dadurch, gekennzeichnet, daß dit Signalauegänge zweier Teilschaltungen (K1, Κ2) der integrierten Halbleiterschaltung an Je einen Signaleingang einer bistabilen Kippstufe (G1, G2) und ein Signalauagang dieser Kippstufe an einen Anschluß (A) des die integrierte Schaltung aufnehmenden Halbleiterkärpers gelegt ist.
    909851/0Q54
    - 3 - VPA 78 P 1 O 8 5 BRO
    7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß eine einen Bipolartransistor (TR1) enthaltende externe Schaltung vorgesehen und der Bipolartransistor (TR1) derart beschaffen ist, daß seine Basiszone den Leitungstyp des stromführenden Kanals der die interne integrierte Halbleiterschaltung aufbauenden Feldeffekttransistoren aufweist, daß die Basiszone des externen Bipolartransistors (TR1) eine leitende Verbindung zu dem mit dem Signalausgang der internen bistabilen Kippstufe (G1, G2) verbundenen Anschluß (A) des Halbleiterkörpers der integrierten Halbleiterschaltung aufweist.
    8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die bistabile Kippstufe durch Kreuzkoppelung dadurch hergestellt ist, daß ein Zweig der Kreuzkopplung über den Anschluß (A) des Halblelterkörpers gegeben ist.
    9. Halbleiterschaltung nach den Ansprüchen 6 bis 8,
    dadurch gekennzeichnet, daß der Signalausgang der bistabilen Kippstufe über die Gateelektrode eines Feldeffekttransistors (T7) an den Anschluß (A) des Halbleiterkörpers geschaltet ist, daß dieser Transistor mit seinem Drain sowohl an den Anschluß (A) des Halbleiterkörpers als auch über einen Widerstand (R4) an einen weiteren Anschluß (A1) für das Versorgungspotential (VSq) gelegt ist, daß als ein die Kreuzkoppelung zwischen dem Signalausgang der bistabilen Kippstufe (G1 und G2) und deren einen Eingang vermittelnde Singangsstufe ein Inverter (IN) vorgesehen ist und daß schließlich der Eingang der externen Schaltung durch die Basiszone eines Bipolartransistors (TR2) gegeben ist, der durch dieselben Potentiale wie die interne Schaltung versorgt ist.
    10. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Anschluß (A) des Halbleiterkörpers der
    909851/0054
    der integrierten Halbleiterschaltung an den Ausgang eines logischen Gatters gelegt und dessen Eingänge teils durch die interne Schaltung teils durch die externe Schaltung unter Vermittlung des Anschlusses (A) gesteuert sind.
    909851/QQ54
DE19782824862 1978-06-06 1978-06-06 Monolithisch integrierte digitale halbleiterschaltung Granted DE2824862A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19782824862 DE2824862A1 (de) 1978-06-06 1978-06-06 Monolithisch integrierte digitale halbleiterschaltung
FR7913590A FR2428353A1 (fr) 1978-06-06 1979-05-29 Circuit integre monolithique numerique a semi-conducteurs
GB7919512A GB2023341B (en) 1978-06-06 1979-06-05 Monolithic integrated semiconductor digital circuit modules
JP7108679A JPS54162438A (en) 1978-06-06 1979-06-06 Monolithic integrated digital semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782824862 DE2824862A1 (de) 1978-06-06 1978-06-06 Monolithisch integrierte digitale halbleiterschaltung

Publications (2)

Publication Number Publication Date
DE2824862A1 true DE2824862A1 (de) 1979-12-20
DE2824862C2 DE2824862C2 (de) 1990-10-31

Family

ID=6041189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782824862 Granted DE2824862A1 (de) 1978-06-06 1978-06-06 Monolithisch integrierte digitale halbleiterschaltung

Country Status (4)

Country Link
JP (1) JPS54162438A (de)
DE (1) DE2824862A1 (de)
FR (1) FR2428353A1 (de)
GB (1) GB2023341B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57212563A (en) * 1981-06-25 1982-12-27 Fujitsu Ltd Address reading circuit for one-chip microcomputer
US4878168A (en) * 1984-03-30 1989-10-31 International Business Machines Corporation Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
RU2160925C1 (ru) * 1999-08-04 2000-12-20 Малков Андрей Вячеславович Матричный коммутатор "prosto"
RU2168204C1 (ru) * 1999-09-13 2001-05-27 Курский государственный технический университет Модуль матричного коммутатора

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2744111A1 (de) * 1977-09-30 1979-04-05 Siemens Ag Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2517630B2 (de) * 1975-04-21 1977-12-01 Siemens AG, 1000 Berlin und 8000 München Teileinrichtung eines datenverarbeitungssystems
NL7512834A (nl) * 1975-11-03 1977-05-05 Philips Nv Geheugen met vluchtige informatie opslag en willekeurige toegankelijkheid.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2744111A1 (de) * 1977-09-30 1979-04-05 Siemens Ag Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Hochintegrierte MOS-Schaltungen", Hrsg.: Becker und Mäder 1972, S. 73 *
"TTL Data Book", Datenbuch der Firma National Semiconductor, 1976, S. 532 *
Elektronik 1975, H. 5, S. 73-75 *

Also Published As

Publication number Publication date
FR2428353A1 (fr) 1980-01-04
GB2023341A (en) 1979-12-28
GB2023341B (en) 1983-01-06
JPS54162438A (en) 1979-12-24
DE2824862C2 (de) 1990-10-31
FR2428353B1 (de) 1984-11-30

Similar Documents

Publication Publication Date Title
DE2657948C3 (de) Logikschaltung
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
DE3323198A1 (de) Rs-master-slave-flipflop
DE2819524A1 (de) Taktgesteuerte spannungsvergleichsschaltung
DE19651548A1 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
DE4010145C1 (de)
DE2824862A1 (de) Monolithisch integrierte digitale halbleiterschaltung
DE3501274C2 (de)
DE2822835A1 (de) Schaltungsanordnung zur eliminierung koinzidenter impulse
DE2925331A1 (de) Schaltung mit doppelzweckanschluss
DE2811488C2 (de)
DE69222798T2 (de) Zählerschaltung
DE2833211C2 (de) Asynchroner binärer Vorwärts-Rückwärtszähler
DE2044418A1 (de) Schieberegister
DE2654575C2 (de) Elektronische Berührungsschaltvorrichtung
DE68927255T2 (de) Impulsgeneratorschaltung
DE2618760B2 (de) Halbleiter-Speichervorrichtung
DE19841203C1 (de) Digitale Schaltung
EP0588111B1 (de) Speicherelement
DE3215074A1 (de) Anordnung zur anpassung einer pruefeinrichtung an einen pruefling
EP0292817A2 (de) Schaltungsanordnung zur Erzeugung bipolarer digitaler Datensignale
DE2917596A1 (de) Monolithisch integrierte digitale halbleiterschaltung
DE2056479C3 (de) Schaltanordnung mit einer flankengesteuerten Flip-Flop-Schaltung
DE1929144C (de) Paritätsschaltung in ECL-Technik mit kurzer Laufzeit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee