DE2813128A1

DE2813128A1 - Mikroprogrammspeicher

Info

Publication number: DE2813128A1
Application number: DE19782813128
Authority: DE
Inventors: Thomas F Joyce; Michel M Raguin
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1977-04-01
Filing date: 1978-03-25
Publication date: 1978-10-12
Also published as: FR2386077B1; GB1603171A; JPS6114535B2; JPS53146541A; DE2813128C2; CA1109967A; AU512882B2; US4118773A; FR2386077A1; AU3468678A

Description

Die Erfindung bezieht sich auf einen Mikroprogrammspeicher gemäß Gattungsbegriff des Anspruchs 1.

In einem auf der "Manchester University Computer Inaugural Conference" vom July 1951 veröffentlichten Bericht hat M.V. Wilkes auf den Seiten 16-18 unter der Überschrift "The Best Way to Design an Automatic Calculating Machine" vorgeschlagen, Rechner mit einem veränderbaren Satz von Befehlen .auszustatten. Normalerweise steht dem Programmierer ein vorgegebener Befehlssatz zur Verfügung, wobei jeder Befehl aus einer Folge von Elementaroperationen oder Mikrooperationen besteht. Die Einführung von Mikrooperationen bedeutet den Entwurf einer Maschine mit veränderbaren Befehlen. Für jeden Befehl ist die Mikrooperationsfolge üblicherweise in der Computer Hardware festgelegt. Wilkes hat demgegenüber eine Einrichtung vorgeschlagen, durch welche ein Programmierer Mikrobefehle zu einem Befehl zusammensetzen kann, den der Rechner auszuüben vermag. Durch Mikroprograminierung könnte das Befehlsrepertoire eines Rechners geändert werden, wenn dieser für andere Zwecke eingesetzt wird. Für die Einführung eines veränderbaren Befehlsrepertoires wurde ein Speicher zum Speichern der Mikrooperationsfolgen als erforderlich angesehen und Wilkes schlug hierfür die Verwendung einer Diodenmatrix vor. Man bezeichnet solche Speicher heute als Festwertspeicher ROM oder besser gesagt, zerstörungsfrei lesbare Speicher. Die letztgenannte Bezeichnung dürfte dabei besser sein, weil ein Repertoire aus veränderbaren Befehlen die Möglichkeit einer Änderung des SpeicherInhalts voraussetzt. Jedoch wird die Bezeichnung Festwertspeicher allgemein benutzt und soll folglich auch in dieser Beschreibung als Bezeichnung für einen zerstörungsfrei lesbaren Speicher dienen. Es handelt sich um einen Speicher, dessen Inhalt durch Mikroprogrammierung, nicht jedoch von der Maschine selbst geändert werden kann.

809841/0777

ο I O 1 2 ·3

Die Einrichtung, welche den Ablauf der MikroOperationen in einem Rechner durchführt, wird üblicherweise als Steuereinrichtung bezeichnet. Bei einer Steuereinrichtung für einen Festwertspeicher ROM bedeutet dies eine Vielzahl rechteckiger Speicheranordnungen mit einer speziellen Anzahl von Worten in jedem Speicher. Jedes Wort besteht aus einer vorgegebenen Anzahl von Bits. Alle Bits eines Wortes werden zusammen ausgelesen und bilden zusammen einen Satz von Mikrobefehlen, die entweder gleichzeitig oder nacheinander im Rhythmus eines externen Taktgebers ausgeführt werden. Anschließend wird ein anderes Wort ausgelesen und in ähnlicher Weise abgewickelt. Jedes Wort bezeichnet eine Gruppe von MikroOperationen, und eine Folge von Worten bezeichnet eine Folge von Mikrocperatioxisgruppen. Eine Gruppe von Worten, deren Mikrooperation eine spezielle Funktion bestimmen oder durchführen, wird als Mikroprogramm bezeichnet. In der derzeitigen Technik werden unterschiedliche Einrichtungen als Festwertspeicher-Steuereinrichtung verwendet. Halbleitereinrichtungen setzen sich jedoch immer mehr durch.

Im einfachsten Anwendungsfall wird jedes Bit eines Mikroworts zur Erzeugung eines Mikrooperation benutzt. Eine Bit-Position im Wo\t enthält eine "1", wenn die entsprechende Mikrooperation in diesem Wort erwünscht ist; andernfalls ist das Bit "0". Diese Mikroworte werden in einem Festwertspeicher ROM gespeichert. Ein aus dem Hauptspeicher MM ausgelesener Befehl setzt das Auslesen der ersten Serie von Mikroworten aus dem Festwertspeicher in Gang und bewirkt die Durchführung des aus dem Hauptspeicher gelesenen Befehls durch die Zentraleinheit des DV-Systems. Diese Technik ist bekannt und beispielsweise in dem Buch "Microprogramming: Principles and Practices" von Samir S. Husson, veröffentlicht 1970 durch Prentice Hall Inc., Englewood Cliffs, New Jersey. Darüberhinaus wurden mehrere Patente für verschiedene Merkmale mikroprograrnraierbarer DV-Systeme veröffentlicht, beispielsweise die US-PS 37 36 567,

809841/0 777 original inspected

281312

wo ein vorbestimmtes Bit im letzten Mikrowort eines Mikroprogramme einen neuen Prcgrairur.speicherzyklus und einen neuen Mikroprogramir.speicherzyklus in Gang setzt. Festwertspeicher finden vielfache Zuwendung, beispielsweise in den Rechnersystemen fioneywell 4200/8200 der Honeywell-Serie 60 sowie in den IBM-Serien 360 und 370.

In jüngster Zeit sind Festwertspeicher in Kleinrechnern zur Steuerung der Befehlsdurchführung eingesetzt worden. Zwei Hauptforderungen treten immer mehr in den Vordergrund, nämlich einerseits eine größere Durchsatzkapazität und andererseits die Möglichkeit, den Benutzern ein breiteres Spektrum von Diensten anbieten zu können. Diese beiden Forderungen ergeben die Aufgabe, eine maximale Datenverarbeitungskepazität mit einem Minimalaufwand an Hardware zu ermöglichen. Einerseits sollen die Endkosten des DV-Systems verringert und andererseits dessen Kapazität erhöhe werden. Diese beidon Forderungen stehen einander entgegen, denn zusätzliche Datenverarbeitungsfähigkelten und Kapazitäten benötigen mehr Hardware und sind somit teurer. Eine Verringerung der Kosten führt im allgemeinen zu einer Einschränkung der Einsatzmöglichkeiten, weil die zur Verfügung gestellte Hardware geringeren Umfang hat.

Obwohl Festwertspeicher ROM in Kleinrechnern eingeführt wurden, um die Befehlsausführung durch Mikroprogramme und Mikrobefehle zu steuern, besteht weiterhin der Wunsch, einen wirkungsvolleren Festwertspeicher zur Befehlsausführung au schaffen, indem die Hardware verringert, Speicherplatz gespart: oder die Anzahl der bei der Durchführung eines Befehls erforderlichen Schritte vermindert wird.

Der Honeywell-Rechner Serie 60 - System 64 benutzt eine ähnliche Technik, benötigt aber zusätzliche Zyklen und Mikroworte. Im ersten Zyklus gibt das Mikrowort FOC eine Konstante auf die Datensairimelschiene, während ein anderes Mikrowort WIS die Konstante in den Zwischenspeicher einschreibt. Im zweiten

809841/0777

_ 7 —

Zyklus liest ein Mikrowort RES die im Zwischenspeicher befindliche Konstante und gibt sie auf die Sammelschiene, während ein anderes Hikrowort LSM die Konstante von der Samuelschiene in das Mikroprogrammbasisregister MB lädt. Im dritten Zyklus addiert eixi weiteres Mikrowort BUN, welches eine bedingungslose Verzweigung anzeigt, die Konstante im ME-Register zum Inhalt das Adressregisters und bildet ein 4096-Wort-Segment, dessen erstes Wort die Konstante ist. Diese Technik benötigt drei Maschinenzyklen und vier Mikroworte, um eine Verzweigungsoperation auszuführen.

Aufgabe der Erfindung ist es, ein verbessertes Festwertspeichersystem zu schaffen, welches für eine Verzweigungsoperation weniger Maschinenzyklen und weniger Mikroworte, und damit auch weniger Speicherplatz benötigt. Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Erfindung. Vorteilhafte VJeiterbildungen ergeben sich aus den Unteransprüchen. Durch Verwendung eines Mikrowortes LER zum Laden eines externen Registers wird durch die Erfindung Festwertspeicherraum gespart und der Datendurchsatz erhöht» Mikrobefehle mit nur 8 Bits reichen zur tatsächlichen Adressierung irgendeines von bis zu 16k Worten aus. Das LER-Mikrowert hat ein 13-Bit-Steuerfeld, wobei 5 dieser 13 Bits eines von 32 Registern adressierenkönrei, während die übrigen 8 Bits eine Konstante speichern, die zu den Daten in vielen der Register hinzugefügt werden oder diese ersetzen kann. Wird ein im Festwertspeichei* ROM gespeichertes LER-Mikrowort adressiert und in das lokale ROM-Register RSLR eingegeben und wählt das 5-Bit-Adressfeld das ROM-Adressregister RSAR an, so werden die 4 niedrigwertigen Bits die 4 höherwertigen Bitpositionen des ROM-Adressregisters übertragen und wählen eine von bis zu 16 ROM-Modulen aus. Somit wird in einem Zyklus ein Mikrowort gelesen, welches ein Register mit 4 Bits lädt, um auf diese Weise den nächsten ROM-Modul auszuwählen, während im zweiten Zyklus das nächste Mikrowort aus dem ausgewählten ROM-Modul in das lokale ROM-Register RSLR eingegeben wird.

809841/0777

— R ·-

Die Erfindung wird nachfolgend anhand eines in den Zeichnungen wiedergegebenen Ausführungsbeispiels erläutert. Dabei zeigt:

Fig. 1 das Blockschaltbild der hier interessierenden Teile eines Hauptspeicher-Subsystems sowie eines Festwertspeicher-Subsystems ;

Fig. 2 den Schaltungsaufbau des erfindungsgemäßen Mikroprogrammspeichers im einzelnen? die Flg» 3a bis 3c das Format des Mikroworts LER 2um Laden eines externen Registers sowie zwei andere typische Mikrowortformate und

Fig. 4 den Aufbau des ROM-Adressregisters RSAR.

Da sich die Erfindung besonders mit der Steuerfunktion des LER- ' Mikroworts bei einer Verzweigungsfunktion befaßt, ist das in Fig. 3b wiedergegebene Format dieses LER-Mikrov^Torts von Bedeutung. Die Mikroworte U.LB, SBR und SPL haben einen Adressplatz des nächsten Mikroworts, wie dies im ULB-Mikrowort gemäß Fig, 3c durch die Verzweigungsadresse 50 angedeutet ist.

In Fig. 1 nimmt ein herkömmlicher Halbleiterspeicher 1 mit wahlfreiem Zugriff Befehle und Daten auf. Das Hauptspeicher-Adressregister 2 speichert die Adressen der Speicherplätze im Hauptspeicher, v/elcher Informationen aus dem Datenausgaberegister DOR 3 erhält, sofern der Operationscode des Befehls eine Schreiboperation in den Hauptspeicher anfordert. Er speichert darüberhinaus die Adresse des Speicherplatzes im Hauptspeicher 1, welcher Informationen an das Dateneingaberegister DIR 4 liefert, sofern der Operationscode des Befehls eine Leseoperation anfordert. Das Eingaberegister 4 speichert Signale, welche einen Befehl darstellen, der unter der Steuerung des Festwertspeichersystems ausgeführt wird. Der Befehl wird in einem Decoder 10 decodiertf und 10 Bits, welche die Festwertspeicheradresse darstellen, werden vom Multiplexer 8 ausgewählt und stellen eine Adresse im Festwertspeicher ROM 5 dar. Der Multiplexer 8 ist ein Dual-4:!-Multiplexer vom Typ SN74153, wie er auf den Seiten

809841/0777

9-351 bis 9-364 des "Integrated Circuit. Catalog for Design Engineers" der Firma Texas Instruments Inc. beschrieben ist. Die Mikroworte werden im Festwertspeicher 5 gespeichert, der aus bis zu 16 Speichermodulen ROH 0 - ROM F besteht,, wobei jeder Modul 1024 Worte und jedes Wort 36 Bits zuzüglich 4 Paritäts-Bits umfaßt. Das hier gezeigte Festwertspeichersystem ist nur als Beispiel aufzufassen, denn auch andere Festwertspeicher mit unterschiedlichem Wortumfang können eingesetzt werden. Jedes Mikrowort in einem einzigen Festwertspeicher 5 wird durch 10 Bits aus dem RSAR-Register 9 adressiert. Die ersten

4 Bits (0-3) des RSAR-Registers 9 wählen einen der bib zu 1C Festwertspeicher 5 aus, während die nächsten 10 Bits (4-13) des RSAR-Registers 9 über den ROM-Adreasenmultiplexer die Adresse innerhalb eines bestimmten Moduls liefern. Ein vom Multiplexer 8 adressiertes Mikrowort wird in das lokale ROM-Register RSLR7 eingegeben. Es besteht aus verschiedenen Steuerbits, welche verschiedenen Subsystemen zugeführt vier den und dort je nach Aufbau spezielle Steuerfunktionen ausüben. Diese

5 teuer funktionen, ausgenommen diejenigen des LTJR-Mikroworts, werden im einzelnen nicht beschrieben, weil sie für die vorliegende Erfindung von untergeordneter Bedeutung sind. In den Figuren 3a und 3c sind die Formate der Steuerworte BCL bzw. ÜLB dargestellt, um wenigstens einen Eindruck vom Aufbau dieser Mikroworte zu geben. Fig. 3b zeigt wie erwähnt des hier besonders interessierende Mikrowort LER. Es können auch Mikroworte mit anderem als 36-Bit-Format Anwendung finden.

Zusammen mit dem Auslesen der 10 Bits eines Befehls, der die Adresse des ersten Wortes des auszuführenden Mikroprogramms im Festwertspeicher 5 anzeigt, werden diese IO Bits auch in das RSAR-Register 9 eingegeben, nachdem dieses vom Rechenwerk 17 um einen Schritt fortgeschaltet wurde. Somit hält das RSAR-Register 9 die Adresse des nächsten Mikrobefehls in der auszuführenden Mikroprogrammfolge. Wird der Mikrobefehl, gesteuert durch den ROM-Adress-Multiplexer 8, in das lokale Speicherregister 7 eingegebenj so wird er durch die nicht dargestellte

8 0 9BA1 /0777

2813123 - ίο -

Mikroprogrammsteuereinheit verarbeitet, sofern es sich nicht um einen Verzweigungsbefehl ähnlich demjenigen gemäß Fig. 3c handelt. Dabei werden die letzten 10 Bits des Verzweigungsbefehls über die Leitung 14, den Multiplexer 8 und die Leitung 13 in den Festwertspeicher überführt. Die letzten 10 Bits stellen die neue Verzweigungsadresse dar,und somit beginnt die Ausführung des Mikroprogramms an der zur Verfugung gestellten neuen Adresse.

Außerdem werden die die Adresse des ersten Befehls des auszuführenden Mikroprogramms bildenden zehn Verzweigungsbits in das RSAR-Register 9 eingegeben, nachdem dieses erneut durch das Rechenwerk 17 um einen Schritt fortgeschaltet wurde. In aufeinanderfolgenden Zyklen, die üblicherweise alle 200 ns ablaufen, überträgt das RSAR-Register 9 10 Bits über den Multiplexer 8 in den Festwertspeicher 5.und das RSAR-Register 9 wird über die Leitungen 13 und 16 vom Rechenwerk 17 jeweils um einen Schritt fortgeschaltet. Nachdem die Adresse des ersten Mikrobefehls über den Multiplexer 8 zur Verfügung gestellt ist, kommt die Adresse der nachfolgenden Mikrobefehle, gesteuert durch den Taktgeber 18 jeweils im Abstand von 200 ns über das RSAR-Register 9. Das Mikroprogramm wird abgearbeitet bis ein Mikrowort im ablaufenden Programm mit Hilfe eines Auswahlsignals 20 über den Multiplexer 8 eine andere Adresse anschließt.

Die Leitung 43 stellt den Steuerausgang des RSLR-Registers 7 dar und steuert über ein Gatter 21 die Zufuhr von Taktimpulsen 18 an das RSAR-Register 9, sobald ein LER-Mikrowort im RSLR-Register 7 gespeichert ist. Die Leitung 22 bildet den Datenweg zur übertragung von 4 Bits vom RSLR-Register 7 in das RSAR-Register 9, welches einen der bis zu 16 Festwertspeicher 5 auswählt.

8G98A1/0777

1t -

Bei einem Rechnersystem gemäß der Erfindung sind deshalb vorzugsweise sechs verschiedene Typen von Mikroworten vorhanden, von denen drei typische Formate in den Figuren 3a bis 3c wiedergegeben sind. Ihr Aufbau und ihre Funktion ergeben sich aus der nachfolgenden Tabelle:

Code Symbol Funktion

0 BCL Schnittstellensteuerung

1 ULB Weite Verzweigung

4 LER Generalregistersteuerung

5 SBR Kurze bedingte Verzweigung

6 SPL Mikroprogramm-Fortgang (splatt

7 GCN Konstanten-Generator

Nachfolgend wird auf Fig. 2 Bezug genommen. Der ROM-Adress-Multiplexer 8 wählt die Adresse eines der Festwertspeichermodulen ROMO bis ROMF des Festwertspeichers 5 aus. Es wird angenommen, daß ein LER-Mikrowort in dieser Adresse gespeichert ttfar und in das lokale ROM-Register RSLR7 eingegeben wird. Dieses speichert nunmehr ein Wort, dessen Format in Fig. 3b dargestellt ist. Das Register 53 besteht aus Flip-Flops F/FOOB bis F/F03B und speichert einen Binärcode 100, welcher dieses LER-Mikrowort bestimmt. Das Register 51 besteht aus Flip-Flops F/F23B bis F/F27B und speichert einen Code 00101, welches die Flip-Flops F/FOOA bis F/F03A des RSAR-Registers 9 als diejenigen bestimmt, welche mit der 4-Bit-Adresse im Register 52 geladen werden sollen, welches aus den Flip-Flops F/F32B bis F/F35B des RSLR-Registers 7 besteht. Sobald das in Fig. 3b wiedergegebene Mikrowort LER im RSLR-Register 7 gespeichert ist, wird der Ausgang des UND-Gatters 4 2 auf "1" gesetzt, sobald der Binärcode 00101 In den Flip-Flops F/F23B bis F/F27B des Registers 51 erscheint. Auch der Binärcode 100, welcher angibt, daß es sich hier um ein LER-Mikrowort handelt, wird in die Flip-Flops F/FOOB bis F/F03B des Registers 53 eingegeben, wodurch

809S41/0777

die drei Eingänge des UND-Gatters 41 auf ^I!1" gesetzt werden. Der vierte Eingang, welcher mit dem Ausgang des UND-Gatters verbunden ist, wurde ebenfalls auf "1" gesetzt. Damit nimmt die Leitung 4 3 den Pegel "1" an, der an dem einen Eingang des UND-Gatters 40 steht. Sobald an seinem anderen Eingang ein Taktgeberimpuls erscheint, wird das Ausgangcsignal des UND-Gatters 40 "1", wodurch die Ausgangssignale der Flip-Flops F/F3213 bis F/F35B des Registers 52 in die Flip-Flops F/FOOA bis F/F03A des RSAR-Registers 9 übertragen werden. Dieser 4-Bit-Binärcode wählt einen der 16 Festwertspeicheriitodulen ROMO his ROMF des Festwertspeichers 5 aus. Die Signale werden über ein vieradriges Kabel 44 übertragen. Es endet an. jedem Festwertspeicher mit 4-Bit-Eingöngen und wählt jeweils einen Speichermodul aus. Der hierzu dienende 4-Bit-Code ist für jeden Modul exklusiv.

Wird vom Multiplexer 8 eine 10-Bit-Adresse ausgewählt, so wird diese Adresse zuzüglich dem Wert Eins beim Eingang eines Taktimpulses 18 in den Flip-Flops F/F04A bis F/F13A des RSAR-Registers 9 gespeichert. Zur gleichen Zeit, zu der die lO-Bit~ Adresse im Takt in das RSAR-Register 9 eingegeben wird, v/erden die Ausgangspegel der Flip-Flops F/F32B bis F/F35B des Registers 52 in die Flip-Flops F/FOOA bis F/F03A übertragen. Damit wird das nächste Mikrowort am neu ausgewählten Festwertspeicher 5 und an der alten 10-Bit-Adresse zuzüglich 1 ausgewählt.

Fig. 3a zeigt das Format des BCL-Mikrowcrts zur Sammelschienensteuerung (Bus Control). In allen Fällen wird das auf das BCL-Mikrowort folgende Mikrowort aus dem nächsten Adressenplatz ausgewählt. Fig. 3b zeigt das LER-Mikrowort, welches mit seinen Bit-Positionen 0 bis 3 dem Register 53 anzeigt, daß es sich um ein LER-Mikrowort. handelt. Die Positionen 23 bis 27 melden dem Register 51 welches Register auf den neuesten Stand gebracht werden muß. Im gezeigten Ausführungsbeispiel müssen die 4 höhervertigen Bits des RSAR-Registers 9 bezeichnet worden,

8098Λ1/0777

v/eil das Registerfeld 51 den Code 00101 hat. Im Konstantenfeldregister 52 sind die Daten gespeichert, v/elche übertragen werden müssen, um das ausgewählte Register auf den neuesten Stand zu bringen. Fig. 3c zeigt ein ULB-Mikrowort (Unconditioned Branch), welches eine bedingungsfreie Verzweigung kennzeichnet und ein 10-Bit-Verzweigungsadressenfsld 50 ciufweist. Fig. 4 zeigt die durch die einzelnen Felder des RSAR-Registers 9 gesteuerten Adressen. Die B.i Ls 0 bis 3 wählen eine der bis zu 16 Festwertspeicher 5 aus. In einem typischen Anwendungsfall kann jeder Festwertspeicher 1024 Worte mit je 36 Datenbits und 4 Paritätsbits pro Wort speichern. Die Bits 4 und 5 wählen eine von 4 Seiten pro Festwertspeicher 5 aus, wobei jede Seite 256 Worte umfaßt. Die Bits 6 bis 13 schließlich wählen eines der 256 Worte pro Seite aus.

80984 1/0777

Leerseife

Claims

r> ι J ι ? α

HONEYWELL INFORMATION SYSTEMS IKC. 23. Kärz 1978

Smith Street 5101543 Ge

Waltham, Mass., USA

Mikroprogr amm spe icher

Patentansprüche:

i. Mikroprogramrnspeicher mit mehreren Speicherregistern sowie wenigstens einem Festwertspeicher mit mehreren Speichermodulen zur Speicherung von jeweils mehreren Mikroprogrammen, von denen jedes aus mehreren Mikroworten und jedes Mikrowort aus mehreren Bits besteht und wobei jedes gespeicherte Mikrowort durch eine vorgegebene Anzahl in einem Festwertspeicher-Adressregister gespeicherter Bits adressierbar ist und wobei außer dem Festwertspeicher-Adressregister ein lokales Festwertspeicherregister an den Festwertspeicher angeschlossen ist und die durch die vorgegebene Anzahl von Bits adressierten Mikroworte speichert, gekennzeichnet durch

a) eine erste Einrichtung im Festwertspeicher, welche codierte erste Signale zum Adressieren eines der Register speichert;

b) eine darin enthaltene zweite Einrichtung, welche codierte zweite Signale einer vorgegebenen ersten Konstanten speichert und einen vorgegebenen Speichermodul bezeichnet;

8098 A1/0777

2β 13

c) eine ein das lokale Festwertspaicherregister, das Festwertspeicher-Adressregister und an die zweite Einrichtung angeschlossene dritte Einrichtung, welche die codierten zweiten Signale in das Festwertspeicherregister überträgt.
2. Mikroprogranunspeicher nach Anspruch 1 , dadurch gekennzeichnet , daß die erste Einrichtung eine vierte Einrichtung umfaßt, welche zum Kennzeichnen der ersten Einrichtung für eine zweite vorgegebene Konstcmke charakteristische dritte codierte Signale speichert.
3. Mikroprograimnspeicher nach Anspruch 2, dadurch gekennzeichnet , daß an die vierte Einrichtung eina fünfte Einrichtung angeschlossen ist und aktiviert wird, wenn die vierte Einrichtung für die zweite vorgegebene Konstante charakteristische Signale speichert.
4. Mikroprogrammspeicher nach Anspruch 3, dadurch gekennzeichnet , daß an die zweite Einrichtung eine sechste Einrichtung angeschlossen ist und aktiviert wird, wenn die zweite Einrichtung für die erste vorgegebene Konstante charakteristische Signale speichert.
5. Mikroprogrammspeicher nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die fünfte Einrichtung ein erstes UND-Gatter enthält.
6« Mikroprogrammspeicher nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die sechste Einrichtung ein zweites UND-Gatter enthält.

809841 /0777

2813123
7. Mikroprogrartmtcpeicher nach einejn der Ansprüche A bis 6_f gekennzeichnet durch eine an das Festwertspeicher-Adressregister angeschlossene siebente Einrichtung zum schrittweisen Fortschalten des Speicherinhalts.

809841/0777