DE2811358A1

DE2811358A1 - Circuit for danger signalling systems - transmits each data block twice, stores in receiving station and compares with preceding block

Info

Publication number: DE2811358A1
Application number: DE19782811358
Authority: DE
Inventors: Patrick Dipl Phys Chadwick; Gottfried Ernst
Original assignee: Friedrich Merk Telefonbau GmbH
Current assignee: Friedrich Merk Telefonbau GmbH
Priority date: 1978-03-16
Filing date: 1978-03-16
Publication date: 1979-09-27

Abstract

State and/or alarm signals are arranged in data blocks, and data blocks acknowledging the above, are exchanged between transmitting and receiving stations. Data blocks containing state and/or alrm signals are transmitted at least twice in the receiving station which intermediately stores each incoming block and compares it with the preceding block. When the two blocks coincide, the data block is retransmitted back with the addition of an acknowledgement signal. This ends the block transmission, which is then evaluated in the receiving station.

Description

Schaltungsanordnung für Gefahrenmeldeanlagen Circuit arrangement for hazard alarm systems

Gegenstand der Erfindung ist eine Schaltungsanordnung für Gefahrenmeldeanlagen, bei denen Zustands- und/oder Alarmmeldungen beinhaltende Datenblöcke sowie der Quittierung derartiger Meldungen dienende Datenblöcke bit-weise seriell zwischen den Sende-und Empfangseinrichtungen einer sendenden und einer empfangenden Station ausgetauscht werden. Zur Sicherung der Datenübertragung ist es bekannt, die einzelnen Datenwörter, aus denen sich ein Datenblock zusammensetzt, in einem bestimmten Sicherheitscode zu codieren und jedem Datenwort ein Paritätszeichen beizufügen, durch das einzelne Bitfehler innerhalb eines Wortes erkannt und ggf.The subject of the invention is a circuit arrangement for hazard alarm systems, in which data blocks containing status and / or alarm messages as well as the acknowledgment data blocks serving such messages are bit-wise serially between the send and Receiving devices of a sending and a receiving station exchanged will. To secure data transmission, it is known to use the individual data words, from which a data block is composed, in a specific security code to encode and to add a parity character to each data word, through the individual Bit errors detected within a word and, if necessary,

korrigiert werden können. Treten aber zwei Bitfehler innerhalb eines Wortes auf, so wird kein Paritätsfehler verursacht und dieser zweimalige Fehler bleibt unerkannt. Durch die Erfindung läßt sich aber der Einfluß derartiger Fehler auf einfache Weise weitgehend verringern, indem nämlich die Zustands- und/oder Alarmmeldungen beinhaltenden Datenblöcke mindestens zweimal hintereinander von der jeweils sendenden zu der empfangenden Station übertragen werden, daß in der empfangenden Station eine Zwischenspeicherung jedes einlaufenden Datenblockes und ein Vergleich mit dem zuvor eingelaufenen Datenblock erfolgt und daß bei Übereinstimmung dieser beiden Datenblöcke durch Rückübertragung des Datenblockes unter Zuführung eines Quittungscharakters seiten der sendenden Station die Aussendung des betreffenden Datenblockes beendet und in der empfangenden Station die Auswertung des zuletzt eingelaufenen Datenblockes veranlaßt wird. Der Vergleich eines einlaufenden Datenblockes mit dem zuvor einlaufenden Datenblock erfolgt zweckmäßig bit-weise, so daß eine Abweichung zwischen den einzelnen Datenblöcke zum frühest möglichen Zeitpunkt festgestellt werden kann. Zur Aufnahme der einzelnen Datenblöcke der jeweiligen Empfangseinrichtung dient ein Umlaufregister, wobei der Umlauf eines aufgenommenen Datenblockes unter gleichzeitiger Sperrung der Eingabe weiterer Datenblöcke in dieses Register durch bei tbereinstimmung des eingespeicherten Datenblockes mit dem zuvor aufgenommenen Datenblock aktivierte Datenwegumschaltemitte 1 freigegeben wird.can be corrected. But if two bit errors occur within one Word, no parity error is caused and this double error remains undetected. However, the invention allows the influence of such errors largely reduce in a simple manner, namely by the status and / or alarm messages containing data blocks at least twice in a row from the respective sending be transmitted to the receiving station that one in the receiving station Intermediate storage of each incoming data block and a comparison with the previous one incoming data block takes place and that if these two data blocks match by retransmitting the data block with the addition of an acknowledgment character the sending station ends the transmission of the relevant data block and in the receiving station the evaluation of the data block last arrived is initiated. The comparison of an incoming data block with the previous one The data block is expediently carried out bit-by-bit, so that there is a discrepancy between the individual Data blocks can be determined at the earliest possible point in time. To record a circulating register is used for the individual data blocks of the respective receiving device, whereby the circulation of a recorded data block with simultaneous blocking the input of further data blocks in this register by, if the stored data block activated with the previously recorded data block Data path switching center 1 is enabled.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung in Form eines Blockschaltbildes wiedergegeben. Da der Aufbau der einzelnen Baugruppen, die in diesem Blockschaltbild zusammengefaßt sind, allgemein bekannt ist, da es sich hierbei um gängige elektronische Baugruppen handelt, wurde auf eine schaltungsmäßige Ausführung des Inhaltes der einzelnen Baugruppen verzichtet.In the drawing, an embodiment of the invention is in the form reproduced in a block diagram. Since the structure of the individual assemblies that summarized in this block diagram, is generally known as it is This is about common electronic assemblies, was switched to a circuit Execution of the content of the individual assemblies is omitted.

Die in der Zeichnung wiedergegebene Stationsschaltung, die die Sende- und Empfangseinrichtungen für aus mehreren Wörtern bestehende Datenblöcke für einen Verkehr in beiden Richtungen enthält, ist an eine Datenleitung DL angeschlossen. Die mit "Bus-Line" bezeichneten Ein- und Ausgänge AA, AB, AC bzw. HB, GQ, HQ, LZ, LA und GR sind an einen Daten und Adressen über gesonderte Leitungen übertragenden Daten-Bus angeschlossen, an den die weiteren Alarmaufnahme und Anzeigemittel angeschlossen sind.The station circuit shown in the drawing that controls the transmission and multi-word data block receiving means for one Containing traffic in both directions is connected to a data line DL. The inputs and outputs AA, AB, AC or HB, GQ, HQ, LZ, LA and GR are to transmit data and addresses via separate lines Data bus connected to which the further alarm recording and display means are connected are.

Eine asynchron arbeitende Sende- und Empfangseinrichtung VART ist auf der Eingabeseite an einen Serienparallelwandler SWT und auf der Ausgabeseite an einen Parallel-Serienwandler SWR angeschlossen.An asynchronously operating transmitting and receiving device VART is on the input side to a series parallel converter SWT and on the output side connected to a parallel-series converter SWR.

Beide Wandler sind taktgesteuert, und zwar über die Daktübertragungsleitung TRS. Der Vergleich der einlauf enden Datenblöcke untereinander erfolgt mit Hilfe eines Vergleichers VGL, während die Zwischenspeicherung der Datenblöcke über einen Datenwegumschalter DUR durch das Empfangsumlaufregister RUR erfolgt. Für die sendende Richtung ist ebenfalls ein Datenwegumschalter DUT sowie ein Sendeumlaufregister TUR vorgesehen. Die Eingabe von zu sendenden Daten erfolgt mittels einer Einlade steuerung EST, wobei die Zuführung der zu sendenden Daten in das Sendeumlaufregister TUR wiederum über den Daten-Bus "Bus-Line" erfolgt. Mit der Einrichtung E wird das erste Wort eines einlaufenden Datenblockes erkannt und über den Zähler BZ wird das Ende jedes Datenblockes festgestellt, da durch diesen die einzelnen Bits des Blockes abgezählt werden. Es wird nämlich davon ausgegangen, daß jeder Datenblock die gleiche Länge besitzt. In der Einrichtung QE wird in der sendenden Station eine einlaufende Quittung erkannt und über die Schaltstufe Q der Programmendeerkennungseinrichtung PE zugeführt, die die weitere Aussendung des zuletzt ausgegebenen Datenblockes beendet. Abweichungen zwischen zwei aufeinanderfolgenden Datenblöcke werden in der Fehlererkennungseinrichtung FE festgestellt,bzw. wenn keine Abweichung vorliegt, wird in der Einrichtung GE die Gültigkeit des eingelaufenen Datenblockes festgehalten und damit die Auswertung des betreffenden Datenblockes eingeleitet.Both converters are clock-controlled via the Dakt transmission line TRS. The incoming data blocks are compared with one another with the help of a comparator VGL, while the intermediate storage of the data blocks via a Data path switch DUR is carried out by the receive circulation register RUR. For the sending Direction is also a data path switch DUT and a transmit circulation register TUR provided. The data to be sent is entered by means of an invitation control EST, whereby the feeding of the data to be sent into the send circulating register TUR in turn takes place via the "Bus-Line" data bus. With the facility E. first word of an incoming data block is recognized and the counter BZ is used The end of each data block is determined because it is through this the individual bits of the block to be counted. Namely, it is assumed that each data block is the same Owns length. In the facility QE an incoming Acknowledgment recognized and via the switching stage Q of the program end detection device PE supplied, which ends the further transmission of the data block output last. Deviations between two consecutive Blocks of data are detected in the error detection device FE, or. if there is no deviation, the validity of the incoming data block is recorded in the device GE and thus the evaluation of the relevant data block is initiated.

Die seriell im Sende und Empfänger VART einlaufenden Daten werden in dieser Einrichtung datenwortweise auf Paritätsfehler überprüft und anschließend 8-Bit-Parallel, was jeweils einem Datenwort entspricht, ausgegeben. ueber den 8 Bit-Parallel-Serienwandler SWR gelangen die Daten über den Datenwegumschalter DUR sowie über eine Einrichtung Sitz2, in der sie mit etwa erforderlichen Steuerzeichen versehen werden, in das Empfangsumlaufregister RUR. Die Kapazität des Umlaufregisters RUR entspricht der Länge eines aus 15 Datenwörtern bestehenden Datenblockes.The data arriving serially in the sender and receiver VART are in this facility checked for parity errors on a word-by-word basis and then 8-bit parallel, which corresponds to one data word in each case, is output. over the 8 Bit-parallel-serial converter SWR, the data reach the data path switch DUR as well as a facility seat2, in which they are provided with any necessary control characters are provided in the receive circulation register RUR. The capacity of the circular register RUR corresponds to the length of a data block consisting of 15 data words.

Gleichzeitig gelangen die Zeichen auch in den VergleicherVGL, in dem der jeweils zuletzt eingelaufene Datenblock mit dem neu einlaufenden Block verglichen wird. Dieser Vergleich erfolgt bitweise und wenn eine solche Abweichung festgestellt wird, so gelangt ein entsprechendes Signal in die Fehlererkennungseinrichtung FE, die das Auslösen einer Meldungsregistrierung durch die Einrichtung M verhindert. Diese Auswertung eines eingelaufenen Datenblockes kommt nur dann zustande, wenn die Gültigkeit dieses Datenblockes über die Einrichtung GE festgestellt wurde, die ein entsprechendes Quittungskennzeichen in der noch zu beschreibenden Weise erhält.At the same time, the characters also get into the comparatorVGL, in which the last incoming data block is compared with the new incoming block will. This comparison is made bit by bit and when such a discrepancy is detected is, a corresponding signal reaches the error detection device FE, which prevents the device M from triggering a message registration. This evaluation of an incoming data block is only possible if the validity of this data block was determined by the device GE, the receives a corresponding acknowledgment identifier in the manner still to be described.

Wird der zuletzt eingelaufene Datenblock als gültig gekennzeichnet, so wird über die Umlauf steuerung US der Datenwegumschalter DUR so beeinflußt, daß das Empfangsumlaufregister RUR für die noch weiter einlaufenden Datenblöcke gesperrt wird. Gleichzeitig wird ein Datenwort des empfangenden, im Umlaufregister RUR enthaltenden Datenblockes mit Hilfe der Einrichtung QC in ein spezielles "Quittungswort" umgewandelt. Der auf diese Weise geänderte Datenblock wird über den Datenwegumschalter DUT der Senderichtung in den 8 Bit-Serien-Parallel-Wandler SWT der Senderseite gegeben und von diesem in den Sender und Empfänger VART bit-weise parallel geleitet, der den aufgenommenen Datenblock zur sendenden Station zurücküberträgt.If the data block last entered is marked as valid, so the data path switch DUR is influenced by the circulation control US so that the receive circulating register RUR is blocked for the incoming data blocks will. At the same time, a data word of the receiving, contained in the circulating register RUR Data block converted into a special "acknowledgment word" with the aid of the device QC. The data block changed in this way is transmitted via the data path switch DUT Transmission direction given in the 8-bit serial-parallel converter SWT on the transmitter side and from this into the transmitter and receiver VART bit-wise in parallel, which the recorded Transferring data block back to the sending station.

Für die Freigabe des Senders ist eine Senderfreigabeeinrichtung SF vorgesehen, die von der Senderzustandserkennung SZF gesteuert wird. Deren Beeinflussung erfolgt aus der die Meldungen aufnehmenden Einrichtung M bzw. aus der Programmendeerkennung PE, um sicherzustellen, daß durch gegenläufige Datenübertragungen keine Übertragungsfehler entstehen.A transmitter release device SF is used to release the transmitter provided, which is controlled by the transmitter status detection SZF. Influencing them takes place from the device M receiving the messages or from the program end detection PE in order to ensure that no transmission errors are caused by data transmissions in the opposite direction develop.

In der Gegenstation erkennt die Einrichtung QE den empfangendn Datenblock als "Quittung" und stellt damit die Sendetätigkeit ein. Das betreffende Signal gelangt über die Einrichtung Q zur Programmendeerkennung PE, die ihrerseits über die Senderzustandserkennung SZF den Sender für die Aussendung von Datenblöcken sperrt.In the opposite station, the device QE recognizes the receiving data block as a "receipt" and thus stops sending. The signal in question arrives via the device Q for program end detection PE, which in turn uses the transmitter status detection SZF blocks the transmitter from sending data blocks.

In der Programmendeerkennung PE der empfangenden Station wird die Einstellung der Sendetätigkeit über den Quittungserkenner QE ebenfalls erkannt und die Ausgabesteuerung AST für die Übergabe der im Empfangsumlaufregister RUR gespeicherten Information an den Datenbus "Bus-Line" freigegeben. Die Übergabe erfolgt aber erst, wenn die auf dem Datenbus gerade vorliegende Adresse mit der im Umlaufregister RUR enthaltende Adresse übereinstimmt, was durch einen Vergleicher V festgestellt wird.In the program end detection PE of the receiving station, the Adjustment of the transmission activity via the acknowledgment detector QE also recognized and the output control AST for the transfer of the items stored in the receive circulating register RUR Information released on the "Bus-Line" data bus. However, the handover will only take place if the address currently on the data bus corresponds to that in the RUR containing address matches, which is determined by a comparator V.

Die Zeit vom Einlaufen des ersten Datenwortes bis zur Übergabe des Datenblockes an den Datenbus wird überprüft und bei Zeitüberschreitung erfolgt eine Betätigung der Rückstelleinrichtung RS auf der Empfangsseite. Kommt es auch nach mehreren derartigen Rückstellungen des Empfängers mit jeweils nachfolgender erneuter Aufnahme eines Datenblockes nicht zu der Übergabe eines Datenblockes auf den Datenbus, so erfolgt eine Alarmierung mit Hilfe der Alarmeinrichtung AL.The time from the arrival of the first data word to the transfer of the Data block on the data bus is checked and if the time is exceeded, a Actuation of the reset device RS on the receiving side. It will also follow several such provisions of the recipient with each subsequent renewed Acceptance of a data block not for the transfer of a data block to the data bus, an alarm is issued with the aid of the alarm device AL.

Die im Blockschaltbild enthaltenen Einrichtungen ST'Z1, SrCZ2 STZ2 und SITZ3 dienen zur Auswertung und Bildung von Steuerzeichen, die dem jeweils aufgenommenen bzw. auszusendenden Datenblocks beigefügt werden und die für die vorliegende Erfindung ohne Bedeutung sind. Wird die dargestellte Station zur Aussendung von Meldungen benutzt, so werden aufgrund eines über die Leitung GOB der Einladesteuerung EST eingegebenen "Ladeimpulse", die auf dem Datenbus der betreffenden Station ankommenden Datenwörter in das Sendeumlaufregister TUR eingegeben. Dieses Sendeumlaufregister TUR wird über den Datenwegumschalter DUT zum 8 Bit-Serien-Parallelwandler SWT durchgeschaltet. Von diesem gelangen sie zur Sende- und Empfangseinrichtung WART, die sie im Falle des Freiseins, was in der Senderzustandserkennungseinrichtung SZF festgestellt wird, auf die Datenleitung DL gibt. In der Sende- und Empfangseinrichtung VART erfolgt ide Formatierung der einzelnen Datenwörter sowie die Zufügung eines Paritätsbits.The devices ST'Z1, SrCZ2 STZ2 contained in the block diagram and SITZ3 are used to evaluate and form control characters that correspond to the respectively recorded or to be sent out data blocks are attached and for the present invention are irrelevant. The station shown is used to send messages are used, based on a GOB line of the invitation controller EST entered "charging pulses" that arrive on the data bus of the relevant station Data words entered in the transmit circulation register TUR. This circulating send register TUR is switched through to the 8-bit serial parallel converter SWT via the data path switch DUT. From this you get to the transmitting and receiving device WART, which you in the case the freedom of what is determined in the transmitter status detection device SZF, on the data line DL. In the transmitting and receiving device VART takes place ide formatting of the individual data words as well as the addition of a parity bit.

LeerseiteBlank page

Claims

Patent claims (J) Circuit arrangement for hazard alarm systems, in which status and / or alarm messages containing data blocks as well as the acknowledgment Data blocks serving such messages are bit-by-bit serially between the send and Receiving devices of a sending and a receiving station exchanged are, characterized 9 that the status and / or alarm messages containing Data blocks at least twice from the sending to the receiving station be transmitted that in the receiving station an intermediate storage each incoming data block and a comparison with the previously incoming data block takes place and that if these two data blocks match by retransmission of the data block with the addition of an acknowledgment character on the part of the sending Station ends the transmission of the relevant data block and in the receiving The evaluation of the data block last entered is initiated.

2. Circuit arrangement according to claim 1, characterized in that the comparison of an incoming data block with the previously incoming data block takes place bit-wise.

3. Circuit arrangement according to claim 1, characterized in that a circulating register is used to receive the individual data blocks, whereby the circulating of the respectively recorded data block with simultaneous blocking of the input further data blocks through if the stored data block matches enabled data path switching means activated with the previously recorded data block will.

4. Circuit arrangement according to Claims 1 and 3, characterized in that that the data block arriving in the circulating register is a data block sending this data block Station is inserted as an acknowledgment signal recognizable character.

5. Circuit arrangement according to claim 1, characterized in that by time switching means between the input of the first data word of a data block and the forwarding of the relevant data block to the receiving and evaluation devices the receiving station, provided with address and data lines Bus system is monitored in such a way that the time has elapsed an adjustable target time a reset of the receiving device in the Recording of the further incoming data blocks takes place and only after several such provisions have been carried out without result, the relevant one Malfunction is signaled while the facility is blocked.