DE2857329C1

DE2857329C1 - Verfahren und Einrichtung zur Verringerung des Bedarfs der Zahl von uebertragenen Bits bei der UEbertragung von PCM-Information

Info

Publication number: DE2857329C1
Application number: DE2857329A
Authority: DE
Inventors: Karl Ivan Lennart Farsta Skoog
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1977-12-30
Filing date: 1978-12-18
Publication date: 1983-12-08
Also published as: SE7714964L; JPS55500027A; NO145673B; NL7812670A; GB2036484B; NO784437L; GB2036484A; WO1979000462A1; SE409793B; NO145673C; US4349913A

Description

Gebiet der Erfindung

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Verringern des Bedarfs der Zahl von übertragenen Bits bei der Übertragung von PCM-Information.

Beschreibung des Standes der Technik

In einem bekannten PCM-System wird der Amplitudenpegel einer jeden Probe des ankommenden Analogsignals in einem Binärcode ausgedrückt, wobei der Code in Teilcodes unterteilt ist, die Information enthalten, z. B. die Polarität, das zugehörige Segment und die Amplitudenstufe des Signals innerhalb des Segments der Signalprobe, das ist derjenige Quantisierschwellwert innerhalb des Segmentes, der dem Pegel der Signalprobe am nächsten kommt und kleiner ist als dieser.

Zusammenfassung der Erfindung

Charakteristisch für ein derartiges System ist, daß die Information darüber, zu welchem Segment die Signalprobe gehört, immer übertragen werden muß, trotz der Tatsache, daß ein Vertauschen des Segmentes selten auftritt im Vergleich zu der gesamten Zahl von Codierungen. Wird PCM-Information beispielsweise zwischen Teilnehmern und einer Ortsvermittlungsstelle über eine Teilnehmerleitung übertragen, dann werden große Anforderungen an die Übertragungskapazität der Leitung gestellt, woraus folgt, daß, je mehr Bits im übertragenen Code benötigt werden, die erforderliche Bandbreite um so größer ist, was die Übertragungsqualität und folglich die Länge der Übertragungsentfernung beeinflußt. Außerdem werden die Codes komplizierter und teurer, je mehr Bits der Code umfassen muß.

Die Erfindung, die dieses Problem löst, betrifft ein Verfahren, dadurch gekennzeichnet, daß Amplituden- und Polaritätsinformation von einer Senderseite zu einer Empfängerseite übertragen wird, ausgedrückt durch Binärcode-Wörter ohne irgendeinen Segmentcode, daß Information, die das zugehörige Segment betrifft, in Gestalt von Segmentänderungsinformation übertragen wird und daß, wenn das zugehörige Segment einen gewählten oberen Grenzwert übersteigt, in der Amplitudeninformation ein Codewort auf der Senderseite festgestellt wird, um festzulegen, daß ein Übergang zu einem höheren Segment auftritt, und daß, wenn das zugehörige Segment abnimmt, eine Feststellung durchgeführt wird, um anzuzeigen, daß das Amplitudeninformationscodewort unterhalb einer gewählten oberen Grenze während einer vorbestimmten Zeit ist, um zu entscheiden, daß der Übergang zu einem niedrigeren Segment stattfindet, wobei die Grenzwerte zur Empfängerseite hin übertragen werden und auf der Senderseite wie auch auf der Empfängerseite dazu benutzt werden, Zählsignale zu erzeugen, die sowohl auf der Sender- als auch auf der Empfängerseite registriert werden, um einen Wert abzugeben, der die Segmentzugehörigkeit ausdrückt, und daß mit Hilfe des registrierten Wertes ein Steuersignal erzeugt wird, um den Segmentwert des übertragenen Signals zu erhöhen oder zu erniedrigen.

Die Erfindung weist auch eine Einrichtung zur Durchführung des Verfahrens auf, dadurch gekennzeichnet, daß sie auf der Senderseite einen Decodierer enthält, um in dem zum Empfänger übertragenen Signal festzustellen, daß der gewählte obere Grenzwert im Amplitudeninformationscodewort erreicht worden ist, und um festzustellen und mit Hilfe eines Zeitmeßkreises festzulegen, daß der Signalwert unter dem gewählten oberen Grenzwert des Amplitudencodewortes ist, so daß, wenn dies während einer bestimmten Zeitspanne zutrifft, ein Vorwärtszählimpuls oder ein Rückwärtszählimpuls erzeugt wird, und daß ein erster Zähler vorwärts oder rückwärts durch die entsprechenden Zählimpulse gezählt wird, so daß er das zugehörige Segment des Signals definiert, wobei die Werte des Zählers Steuersignale für die in der Einrichtung enthaltene Schaltung darstellen, welche Einrichtung durch die Steuersignale beeinflußt ist und in Abhängigkeit von ihnen ein Ansteigen oder Abnehmen der Segmentzugehörigkeit des Signals aussendet, und daß auf der Empfängerseite ein Decodierer zum Feststellen der gewählten Grenzwerte und zum Erzeugen eines positiven oder negativen Zählimpulses aus den Werten sowie ein zweiter Zähler, der durch die Zählimpulse vorwärts oder rückwärts gezählt wird, vorhanden sind, so daß er die Segmentzugehörigkeit des empfangenen Signals anzeigt, wobei die Zählwerte Steuersignale für weitere Schaltungsteile innerhalb der Einrichtung darstellen, die von den Steuersignalen beeinflußt sind und in Abhängigkeit von ihnen das Abnehmen oder Ansteigen des zugehörigen Segmentes des empfangenen Signals bewirken.

Die Erfindung ermöglicht es, die Zahl der für die Übertragung einer bestimmten Information erforderlichen Bits und damit die benötigte Bandbreite zu verringern.

Kurzbeschreibung der Zeichnung

Die Erfindung wird nun beispielsweise mit Bezug auf die beigefügte Zeichnung beschrieben, in der F i g. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels einer Einrichtung gemäß der Erfindung und Fig.2 ein Blockdiagramm eines anderen Beispiels einer Einrichtung gemäß der Erfindung zeigen.

Bevorzugte Ausführungsbeispiele

Das in F i g. 1 gezeigte Ausführungsbeispiel einer Einrichtung gemäß der Erfindung weist auf der Senderseite einen steuerbaren Verstärker Fl zum Einstellen des Pegels des ankommenden Signals (welches Analogsignal-Amplitudenproben enthält) auf den Arbeitsbereich eines Analog-Digital-A/D-Wandlers AD auf, der mit dem Ausgang des Verstärkers verbunden ist, in dem abhängig von Digitalsteuersignalen, die in die Steuereingänge des Verstärkers eingegeben werden, eine Verstärkung oder Dämpfung

hervorgerufen wird. Als Ergebnis davon werden als Eingangssignale des A/D-Wandlers AD normalisierte Signalamplituden erhalten. Durch Abtasten der normalisierten Amplituden der Signale und ausschließliches Übertragen von Information über das Segment, d. h. den Amplitudenbereich, innerhalb dessen die Decodierung erfolgt, wenn ein Wechsel des Segmentes nötig ist, kann der gesamte Segment bestimmende Code im Übertragungscode weggelassen werden. Gewöhnlich ist der PCM-Code aus acht Bits zusammengesetzt, aufgeteilt in ein Bit für die Polaritätsbestimmung, drei Bits zur Bestimmung des zugehörigen Segmentes (C-Code) und vier Bits für Amplitudenbestimmung (S-Code). Die Segmentbestimmung wird bei dieser Anordnung gemäß der Erfindung mittels des Amplitudencodes (S-Code) in der Weise ausgeführt, daß eine positive Maximalamplitude (+S_max) einen Befehl zum Übergang zum nächsthöheren Segment gibt und daß eine negative Maximalamplitude (—5_max) einen Befehl zum Übergang zum nächstniedrigeren Segment gibt. Auf diese Weise wird ein Übertragungscode erhalten, der lediglich fünf Bits aufweist, vier Bits für Amplitudenbestimmung und ein Polaritätsbit.

Nach einer A/D-Umwandlung im Wandler AD werden die Signale in paralleler Form zu den Eingängen eines Decodierers Di geleitet. Die Signale werden gemäß dem Beispiel auch in paralleler Form zu den Eingängen eines Parallel/Serien-Wandlers PS geleitet. Die Übertragung von Signalen zur Empfängerseite kann auch genauso in paralleler Form erfolgen. An den Ausgängen des Decodierers D\ werden Signale zu einer Steuereinrichtung gesendet, die aus einer Zeitmeßschaltung CRa, einer Logikschaltung 01 und einem Zähler CMl besteht. Wenn der Decodierer Di ein Signal entsprechend dem maximalen positiven Amplitudenwert mit der Binärkombination 11111 decodiert hat, wird ein logisches EINS-Signal vom Ausgang +S_n,;,* des Decodierers als Vorwärtszählsignal an einen ersten Eingang des Zählers CMi geleitet. Der Zähler gibt dadurch ein Ausgangssignal an den stellbaren Verstärker Fl ab, welches anzeigt, daß eine Einstellung auf das nächst höhere Segment zu erfolgen hat, woraufhin Signale vom Verstärker, um es möglich zu machen, daß z. B. doppelt große Amplitudenwerte gemessen werden können, mit dem Faktor 2 gedämpft werden, der durch ein Signal vom Zähler CMl bestimmt wird.

Wenn auf ein niedrigeres Segment übergegangen wird, ist der Ablauf folgendermaßen. Der Zeitmeßkreis CRa besteht aus einem Zähler, der auf einem NULL-Stelleingang das höchststellige Bit in jedem Amplitudencode erfaßt, der von dem Ausgang Sh des Decodierers D1 übertragen wird. Der Zähler nimmt an einem zweiten Eingang Zählimpulse von einem Taktsignalgenerator auf, der dem gesamten System gemeinsam ist und der in F i g. 1 nicht dargestellt ist, und zählt dadurch z. B. jede zehnte ms einen Schritt weiter. Wenn der Ausgang Sh nicht aktiviert worden ist, d. h., wenn das höchststellige Bit zu jeder Zeit eine logische »NULL« gewesen ist, bis der Zähler die achte Stellung erreicht, d.h. nach 80ms, dann wird ein Signal vom Zähler CRa an einen ersten Eingang der Logikschaltung 01 abgegeben. Wenn der Ausgang Sh aktiviert worden ist, bevor der Zähler die achte Stellung erreicht hat, ist der Zähler NULL-gesetzt, und der Zählvorgang wird wieder gestartet. Wenn der Decoder Di ein Signal entsprechend dem Nullpegelwert (Sb) decodiert hat, d. h. ein Signal, das die Binärkombination 10000 hat, dann wird ein logisches EINS-Signal vom Ausgang Sq des Decodierers an den zweiten Eingang der Schaltung 01 gegeben. Wenn die Schaltung 01 aktiviert worden ist, wird ein Abwärtszählsignal an den zweiten Eingang des Zählers CM1 gegeben, der ein Ausgangssignal an den stellbaren Verstärker Fi überträgt. Dieses Ausgangssignal zeigt an, daß eine Verstellung zum nächst niedrigeren Segment vorzunehmen ist. Folglich werden Signale vom Verstärker mit einem Faktor 2 verstärkt, der durch das Signal vom Zähler CMl bestimmt ist.

ίο Somit wird deutlich, daß eine Einstellung auf das nächst höhere Segment erfolgt, wenn die Binärkombination Hill decodiert wird, während eine Einstellung zum nächst niedrigeren Segment davon abhängt, daß der Amplitudenwert während einer bestimmten Zeit unterhalb eines definierten Amplitudenwertes, gemäß dem Beispiel der Hälfte des maximalen Amplitudenwertes, geblieben ist, wobei in Verbindung damit das Nullpegelsignal 10000 auftreten muß.
Wenn kein Segmentwechsel vorkommen soll, dann werden alle Signale unverändert nach einer Umwandlung in dem Parallel/Serien-Wandler PS der Empfängerseite zugeleitet.

Auch die Empfängerseite des Systems muß Information über mögliche Segmentwechsel erhalten. Diese Information wird erhalten durch die Codes + S_müX (Hill) nach Einstellung auf ein höheres Segment und — Smax (00000) nach Einstellung auf ein niedrigeres Segment.

Für den Fall, daß der Decodierer Di ein Signal entsprechend dem Code S₀ (10000) überträgt, bestehen zwei Möglichkeiten, nämlich entweder stellt das Signal nur Pegelinformation dar, die nicht mit einem Segmentwechsel verbunden ist, wobei dann das Signal unverändert auf die Empfängerseite übertragen wird, oder das Signal ist verbunden mit der Bedingung für Einstellung auf ein niedrigeres Segment. In diesem Fall muß das Bit der höchsten Stelle (MSB) im Code invertiert sein, damit die Empfängerseite das Signal als ein Einstellsignal erkennt. Auf der Senderseite wird der Code 00000 nun übertragen, d.h. — S_max, was für die Empfängerseite den Befehl bedeutet, die Einstellung auf ein niedrigeres Segment durchzuführen. Die Inversion des MSB-Bit im Signal S₀ erfolgt in solcher Weise, daß die Information vom Zustand des MSB-Bit vom A/D-Wandler auf einen der Eingänge eines Exklusiv-ODER-Kreises 02 übertragen wird, dessen zweiter Eingang durch das Ausgangssignal vom Kreis 01 aktiviert ist, d. h. das Signal für Einstellung auf ein niedrigeres Segment. Da das Nullpegelsignal 5b nur eine

so Pegelanzeige darstellt, d.h. keinen Segmentwechsel, wird an dem einen Eingang der Schaltung 02 eine logische EINS erhalten. Da von der Schaltung 01 für die Einstellung auf ein niedrigeres Segment kein EINS-Signal ausgeht, wird an dem zweiten Eingang des Schaltkreises 02 NULL empfangen, wodurch der Schaltkreis an seinem Ausgang EINS erzeugt. Wenn das Nullpegelsignal mit einer Einstellung auf ein niedrigeres Segment verbunden ist, erhält der eine Eingang des Schaltkreises 02 weiterhin ein EINS-Signal, während der zweite Eingang, der nun vom Schaltkreis 01 aktiviert ist, ebenfalls ein EINS-Signal erhält. Folglich erzeugt der Schaltkreis 02 ein NULL-Signal an seinem Ausgang, und das MSB-Bit des Signals wird nun invertiert. Auch das Signal —S_max, das maximale negative Amplitude anzeigt, kann ein reines Pegelanzeigesignal darstellen. Da der Code für -S_m!lx 00000 ist, sollte dieses Signal in diesem Fall nicht über die Leitung gesendet werden, damit die Empfängerseite dieses Signal nicht mit einer

Botschaft zum Einstellen auf ein niedrigeres Segment verwechselt. Statt dessen wird der angrenzende Amplitudenpegel, d. h. 00001, ausgesendet, was bedeutet, daß das Bit der letzten Stelle, das LSB-Bit, im Datenwort invertiert werden soll, was in einem Exklusiv-ODER-Kreis 03 erfolgt. Ein Eingang zum ■Kreis 03 wird durch das Signal — S_max vom Decoder D1 aktiviert. Auf den zweiten Eingang des Kreises 03 wird ein Signal gegeben, das den Zustand des LSB-Bit anzeigt. Wenn das Signal — S_max decodiert worden ist, erhält der genannte eine Eingang einen logischen Wert EINS, wodurch, da das LSB-Bit NULL ist, am Ausgang des Kreises EINS erzeugt wird. Für alle anderen Kombinationen passiert das LSB-Bit den Kreis 03 unverändert.

Der hintereinander, d. h. in Serienform, ankommende Datenstrom wird auf der Empfängerseite in Parallelsignale innerhalb eines Serien/Parallel-Wandlers SP umgewandelt und einem Digital/Analog-(D/A)-Wandler DA zugeführt. Ein Decodierer D 2 decodiert die Signale vor der D/A-Umwandlung. Die decodierten Signale werden in einem D/A-Wandler umgewandelt, so daß ein normalisiertes Analogsignal am Ausgang des D/A-Wandlers ausgesendet wird. Dieses Analogsignal wird dem Eingang eines steuerbaren Verstärkers F2 zugeführt, der in Abhängigkeit von Steuersignalen, die in Steuereingänge des Verstärkers eingegeben werden, die Normalisierung wieder beseitigt, indem er Verstärkung oder Dämpfung vornimmt und das ursprüngliche Analogsignal, das in das System hineingekommen ist, wiederherstellt. Vom Decodierer D 2 werden Steuersignale auf einen Zähler CM 2 übertragen. Wenn der Decodierer ein Signal entsprechend der maximalen positiven Amplitude ( + S_max) decodiert hat, dann wird ein Vorwärtszähleinstellsignal einem ersten Eingang des Zählers CM 2 zugeführt, der ein Steuersignal an den steuerbaren Verstärker F2 abgibt. Dieses Steuersignal zeigt an, daß eine Einstellung auf das nächst höhere Segment vorzunehmen ist, wobei das Signal vom Verstärker F2 durch einen Faktor 2 verstärkt wird, der durch dieses Steuersignal bestimmt wird. Wenn der Decodierer D 2 ein Signal entsprechend dem maximalen negativen Amplitudenwert —S_max decodiert hat, wird ein Rückwärtszählsignal an einen zweiten Eingang des Zählers CM 2 übertragen, der ein Steuersignal an den steuerbaren Verstärker F2 leitet. Dieses Steuersignal gibt an, daß eine Einstellung auf das nächst niedrigere Segment durchzuführen ist. Dadurch wird das Signal vom Verstärker um einen Faktor 2 gedämpft, was durch das letzterwähnte Steuersignal bestimmt ist. Da, wie früher erwähnt, die Botschaft für eine Einstellung auf ein niedrigeres Segment von der Senderseite des Systems mit einem Nullpegelsignal 5b kombiniert ist, in dem das MSB-Bit invertiert ist, muß das MSB-Bit auf der Empfängerseite vor der D/A-Wandlung wieder zurückgestellt werden. Dies geschieht so, daß das Signal,- das sich auf den Binärzustand des MSB-Bits bezieht, auf einen Eingang eines Exklusiv-ODER-Kreises 04 gegeben wird. Der zweite Eingang des Kreises 04 wird durch das Signal — Smax aktiviert, wenn es auftritt, was bedeutet, daß alle die Signale mit Ausnahme des Signals 00000, in dem das MSB-Bit invertiert ist, unverändert passieren, so daß das Signal 1000 (Sb) wieder hergestellt ist.

In tabellarischer Form sind Beispiele gezeigt, wie ein Binärwort aus Teilcodes zusammengesetzt ist, die die Polarität, das Segment und Amplitudenpegel angeben. Der Einfachheit halber ist nur der positive Teil des Signals gezeigt.

Wie früher erwähnt, ist die gesamte Amplitudenspanne des Signals in eine Anzahl von Segmenten unterteilt, worin jedes Segment eine Zahl von Amplitudenstufen enthält. Die Amplitudenstufen innerhalb eines Segmentes sind gleich, während die Amplitudenstufen in zwei benachbarten Segmenten zueinander im Verhältnis des Faktors 2 stehen. Die Größe der Amplitudenstufe innerhalb des Segments entspricht dem Amplitudenwert der geringsten Stelle LSB für das in Rede stehende Segment.

In bekannten Systemen ist eine bestimmte Amplitude eindeutig einem Segment und einer Amplitudenstufe zugeordnet, das es möglich macht, daß zwischen aufeinanderfolgenden Decodierungen das Segment und die Amplitudenstufe in ein beliebiges anderes Segment und eine Amplitudenstufe in Abhängigkeit vom Amplitudenwert bei der tatsächlichen Codierung verändert werden können. Gemäß der Erfindung jedoch, wie an früherer Stelle beschrieben, ist die Segmentzuordnung durch eine spezielle Segmentsteuereinrichtung bestimmt, und es sind Veränderungen der Segmentzuordnung nur gemäß vorbestimmten Bedingungen möglich. Gemäß dem Beispiel ist die Segmentspanne derart gewählt, daß das erste Segment ein LSB entsprechend 2°=t mV hat und bei, wie im Beispiel, 16 Amplitudenstufen dadurch die Amplituden 0, 1, 2 ... 15 mV festlegt. Das nächste Segment hat ein LSB gemäß 2¹=2 mV und legt somit bei 16 Amplitudenstufen die Amplituden 0, 2, 4 ... 30 mV fest. Das nächst folgende Segment hat ein LSB entsprechend 2²=4 mV und ergibt bei 16 Amplitudenstufen die Amplituden 0,4, 8... 60 mV und so weiter für die folgenden Segmente. In der Tabelle ist der LSB-Wert für jedes Segment mit einer Dezimalzahl angegeben.

Mit Hilfe der Tabelle sind Beispiele für einen Umwandlungsvorgang gemäß dem Beispiel gezeigt. Ein Signal mit einer großen Amplitudenspanne wird in eine Anzahl von Segmenten unterteilt, von denen Q>—Q gezeigt sind, wobei jedes Segment in eine Anzahl von Amplitudenstufen Sb—St 5 unterteilt ist.

Der Amplitudenunterschied zwischen Amplitudenstufen innerhalb eines Segmentes umfaßt eine Amplitudenspanne, die durch den LSB-Wert des Segmentes 1,2, 4 usw. bestimmt ist. Die Tabelle zeigt auch die binäre Darstellung der verschiedenen Amplitudenstufen Sb-Si 5.

Eine Amplitude, z. B. 8 mV, ist einerseits durch die Segmentpositionsanzeige C₀ angezeigt, wo das Segment

so LSB gemäß obigem 1 mV entspricht, und andererseits durch die Amplitudenstufenanzeige. Die angezeigte Amplitude erhält man aus dem Produkt des LSB-Wertes der Segmentstelhmg und der Amplitudenstufenanzeige, d.h. in dem Beispiel 1 χ8=8mV. Dieselbe Amplitude kann auch durch eine andere Segmentpositionsanzeige C\ angezeigt werden, wo das Segment LSB entsprechend obigem Beispiel 2 mV entspricht und zusätzlich durch die Amplitudenstufenanzeige S₄, d. h. gemäß dem Beispiel 2x4=8 mV. Die Amplitude kann in gleicher Weise auch durch die Segmentstellungen Ci und Q, angezeigt werden. In einem höheren Segment wird 0 angezeigt. Es wird aus der Tabelle deutlich, daß eine höhere Genauigkeit möglich ist, wenn das Signal in einem niedrigeren Segment definiert ist, und in dem Beispiel der Anordnung gemäß der Erfindung wird durch Veränderung die Verstärkungstätigkeit dauernd in dem Segment durchgeführt, das die höchste Genauigkeit ergibt.

1 1111
1 1110

S₁₅ 15 30 60 120 240 480 S₁₄ 14 28 56 112 224 448

1 1000	Ss	8	16	32	64	128	Ca	256
10111 I	S₁	7	14	28	56	112	224
I 10100	S₄	4	8	16	32	64	128
10011	S₃	3	6	12	24	48	96
10010	S₂	2	4	8	16	32	64
10001	Si	1	2	4	8	16	32
10000	S₀	0	0	0	0	0	0
Pol + S-Code	C	Cn	C,	C,	C,	C< usw.

LSB 1 2 4 8 16 32

Mit Bezug auf F i g. 2 wird ein weiteres Ausführungsbeispiel einer Anordnung gemäß der Erfindung beschrieben, welches mit A/D- und D/A-Wandlern herkömmlicher Art in einem PCM-System zusammenarbeitet. Der A/D-Wandler zeigt sich selbst an, in welchem Segment die Codierung stattfinden wird, während ein Zähler CM1 anzeigt, in welchem Segment die Codierung stattfinden sollte. Durch Ausführen eines Vergleichs zwischen den zwei Segmentanzeigen kann der Code übersetzt und gemäß diesem Beispiel der Erfindung angepaßt werden. In diesem Beispiel ist der Verstärker Fi auf der Senderseite weggelassen und statt seiner ein Code-Wandler CRb, ein Komparator /, ein Schieberegister SR1 und eine Anzahl von ODER-Kreisen Ci-C5 hinzugefügt worden. Auf der Empfängerseite ist der Verstärker F2 weggelassen, und statt dessen sind ein Code-Wandler CRc, ein Schieberegister SR₂ und ein Steuerkreis 05 hinzugefügt. Die übrigen Schaltkreise haben dieselben Aufgaben und Funktionen wie im Beispiel gemäß F i g. 1.

Ein Wandler AD setzt auf der Senderseite jede Amplitudenprobe eines ankommenden Analogsignals in ein Digitalsignal um und sendet dieses Signal von seinen Ausgängen in paralleler Form, wobei Information über den Segmentcode auf Eingänge des Code-Wandlers CRb und Information über den Amplitudencode auf Eingänge des Schieberegisters SR1 geleitet werden und ein zusätzliches EINS-Bit E die erste Position im Register füllt. Das Polaritätsbit wird unmittelbar auf einen Eingang des Decoders D1 geleitet. Bei diesem Beispiel werden in dem Code-Wort 6 Bits benützt, ein Polaritätsbit, vier Amplitudenbits und das zusätzliche EINS-Bit E Der das Segment bestimmende Wert im Zähler CMi ist ein augenblicklicher Segmentwert, da zu diesem Wert eins (1) addiert oder subtrahiert werden kann, abhängig von Steuersignalen an den Eingängen, wie dies bereits in Verbindung mit F i g. 1 beschrieben wurde. Bei dem früher genannten Vergleich zwischen dem Segment bestimmenden Code vom A/D-Wandler und dem genannten augenblicklichen Segmentwert vom Zähler CMl können die folgenden drei Fälle auftreten:

(a) Die Codes sind gleich.

(b) Der Code vom A/D-Wandler ist größer als der Code vom Zähler.

(c) Der Code vom A/D-Wandler ist kleiner als der Code vom Zähler.

Von den Ausgängen des Code-Wandlers CRb wird der segmentbestimmende Code des A/D-Wandlers auf Eingänge des !Comparators /gegeben. Der Komparator erhält an anderen Eingängen vom Zähler CMl den bestimmenden Wert des gerade maßgeblichen Segments, und danach werden die aufgenommenen Codes verglichen.

Wenn der Vergleich zeigt, daß die Codes gleich sind und wenn entweder +S_max oder — S_max auftritt, dann wird der Amplituden-Code von dem Schieberegister ίο SR1 unverändert über die ODER-Kreise Cl - C5 und den Parallel/Serien-Wandler PS an die Empfängerseite weitergeleitet. Das zusätzliche Bit E folgt dem Amplitudencode immer bis zur Empfängerseite.

Auf der Empfängerseite wird das Signal einer Serien/Parallel-Umwandlung im Wandler SP unterworfen, wonach der Amplitudencode unverändert das Schieberegister SR 2 durchläuft und zum Eingang eines Digital/Analog-Wandlers DA kommt. Dieser D/A-Wandler ist von derselben Art wie der A/D-Wandler auf der Senderseite und benötigt deshalb Information über den segmentbestimmenden Code. Ein Decodierer Dl decodiert das Signal und bestimmt, daß entweder +S_max oder —S_max auftritt, und als Folge davon wird der Inhalt des Zählers CM2 ohne Veränderung dem D/A-Wandler über den Code-Wandler CRc als dem endgültigen segmentbestimmenden Code zugeführt.

Wenn der Vergleich auf der Senderseite zwischen den Segment-Codes zeigt, daß der Segment-Code vom A/D-Wandler größer als der genannte augenblickliche oder kurzzeitige segmentbestimmende Wert, dann sendet der Komparator / ein logisches EINS-Signal als ein Steuersignal auf einen der Eingänge sämtlicher ODER-Kreise Ci-C5. Unabhängig davon, welcher Amplituden-Code nun vom Schieberegister SR1 ausgesendet wird, haben alle Ausgänge der ODER-Kreise den Binärwert EINS, d. h. die Binärkombination, die dem maximalen positiven Amplitudenwert +S_max entspricht. Dieses Signal wird dem Decodierer Di zugeleitet, der das Zählsignal zum Zähler CMl sendet, um dessen Zählwert um eins zu erhöhen, und außerdem wird das Signal in der früher beschriebenen Weise auf die Empfängerseite übertragen. Der Komparator /führt nun einen neuen Vergleich zwischen den Segmentcodes aus, nachdem der Zählstand des Zählers CMl um eins vergrößert worden ist. Wenn noch ein Unterschied besteht, wird der Vorgang so lange wiederholt, bis Gleichheit hergestellt ist.

Auf der Empfängerseite stellt der Decodierer D 2 die

so übertragene maximale positive Amplitude +S_max fest und sendet einen Zählimpuls an den Zähler CM2, um dessen Zählstand um eins (1) zu vergrößern, woraufhin der neu gebildete Segmentwert an den D/A-Wandler über den Code-Wandler CKcübertragen wird.

Wenn der Vergleich auf der Senderseite schließlich zeigt, daß der Wert vom A/D-Wandler kleiner als der Augenblicks- oder derzeitige Segmentwert ist, dann sendet der Komparator ein Steuersignal aus, das einerseits einen Schrittimpuls zum Code-Wandler CRb bedeutet und dessen Inhalt um eins (1) vergrößert, während das Signal andererseits einen Schiebeimpuls darstellt, der dem Schieberegister SR1 zugeht. Wenn das Register den ersten Schiebeimpuls erhält, dann wird das Amplitudencodewort im Register um einen Schritt verschoben, wodurch die niedrigste Bit-Stelle im Wort ausgeschoben wird. Das gesonderte EINS-Bit E, das in die erste Position des Registers eingeschrieben ist, ist nun in die zweite Stellung geschoben, und statt dessen

ist in die erste Stellung NULL eingeschrieben.

Wenn die Differenz zwischen den Segmentcodes beim Vergleich so groß ist, daß ein weiterer Schiebeimpuls zum Schieberegister geleitet wird, dann wird das gesonderte EINS-Bit ein die dritte Stelle verschoben, die in die vorher erste Stelle eingeschriebene NULL wird in die zweite Stelle geschoben, und eine neue NULL wird in die erste Stelle geschoben, während gleichzeitig das nun an der letzten Stelle befindliche Bit ausgeschoben wird. Wenn das Code-Wort im Schieberegister vor der Verschiebung den Wert 10000 hatte, hat es nun nach der zweimaligen Verschiebung den Wert 00100. Dieses neue Code-Wort wird der Empfängerseite in unveränderter Form zugeleitet, da entweder +S_max oder -S_max auftreten kann. Natürlich wird auch das Polaritätsbit zusammen mit dem Rest des Code-Wortes übertragen. Der Schrittimpuls vom Komparator / erhöht den Inhalt des Code-Wandlers CRb, wonach der neue Wert vom Code-Wandler dem Komparator /für einen neuen Vergleich zugeleitet wird. Der Vorgang wird wiederholt, bis der Segmentcode vom A/D-Wandler gleich dem augenblicklichen Segmentwert vom Zähler CMl ist. Wenn der Segmentcode vom A/D-Wandler zu Beginn des Vergleichs z. B. 3 war, d. h. die definierte Amplitude in Segment 3 zu decodieren ist, und der augenblickliche Segmentwert vom Zähler CMl z. B. 5 war, d. h. das geeignetste Segment zum Codieren des Amplitudenwertes Segment 5 ist, dann beträgt die Differenz zwei Segmentstufen. Dies bedeutet, daß der Codewandler CRb zwei Stufen aufwärts gezählt wird und daß das Schieberegister SR1 zwei Schiebeimpulse zugeführt erhält, wodurch das eingeschriebene Wort um zwei Stufen verschoben wird.

Auf der Empfängerseite wird das aufgefangene und serien/parallel-umgewandelte Codewort zum einen den Eingängen des Registers SR 2 und zum anderen den Eingängen des Decodierers D 2 zugeführt. Da entweder + S_max oder - S_max empfangen worden ist, sendet der Decodierer keinerlei Aktivierungssignale von diesen Ausgängen aus, so daß deshalb der segmentbestimmende Wert, der früher in den Zähler CM 2 eingeschrieben worden ist, unverändert in den Codewandler CRc eingeschrieben wird. Wie erwähnt, wird das Codewort ohne ein Polaritätsbit auch in das Schieberegister SR 2 eingeschrieben. Um von diesem Register das Signal zu erhalten, das ursprünglich auf der Senderseite angekommen ist, muß dieses Register um so viele Schritte zurückgestuft werden, wie es der Verschiebung im Register SR1 entspricht. Dies erfolgt auf die Weise, daß in der ersten Position des Registers SR 2 die Polarität des Signals erfühlt wird. Wenn dies eine NULL ist, dann wird ein Signal auf einen ersten Invertiereingang eines UND-Kreises 05 gegeben, der die Anzahl von NULL-Bits feststellt, die dem besonderen EINS-Bit E vorangehen. Der Kreis 05 erhält an einem zweiten Eingang Signale von einem Taktsignalgenerator, der in der Zeichnung nicht gezeigt ist, der aber für das ganze System wirksam ist. Aktiviert sendet der Kreis 05 ein Steuersignal aus, das zum einen das Schieberegister für jede NULL-Stelle um einen Schritt aufwärts schiebt, die vor dem EINS-Bit E empfangen wird, und zum anderen den Inhalt des Codewandlers CRc verändert, so daß eins (1) für jedes empfangene Steuersignal von dem in ihm eingeschriebenen Wert abzieht. Wenn der Inhalt des Registers SR 2 entsprechend den zwei ersten NULLEN des empfangenen Codeworts um zwei Stufen verschoben worden ist, wird das Signal E festgestellt, das eine logische EINS ist. Das Register sendet diese EINS an den UND-Kreis 05, der dadurch blockiert wird, so daß keine weiteren Steuersignale an das Schieberegister oder den Codewandler abgegeben werden. Das Schieberegister sendet nun den ursprünglichen Amplitudencode an den Wandler DA, und der Codewandler CRc gibt an den Wandler DA den Segmentcode 3 ab, der ursprünglich vom Wandler AD ausgesendet wurde, da der Segmentwert 5 vom Zähler CM 2 um zwei Stufen infolge der Codeumwandlung im Wandler CRC reduziert worden ist. Das Polaritätsbit vervollständigt das Codewort und wird einem speziellen Eingang des D/A-Wandlers zugeführt. Nach der D/A-Umwandlung kann dann das originale Analogsignal, das auf der Senderseite aufgenommen worden ist, wieder abgegeben werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Verringerung des Bedarfs der Zahl von übertragenen Bits bei der Übertragung von PCM-Information, dadurch gekennzeichnet, daß Amplituden- und Polaritätsinformation von der Senderseite zu einer Empfängerseite übertragen wird, ausgedrückt durch Binärcode-Wörter ohne irgendeinen Segmentcode, daß Information, die das zugehörige Segment betrifft, in Gestalt von Segmentänderungsinformation übertragen wird und daß, wenn das zugehörige Segment einen gewählten oberen Grenzwert übersteigt, in der Amplitudeninformation ein Codewort auf der Senderseite festgestellt wird, um festzulegen, daß ein Übergang zu einem höheren Segment auftritt, und daß, wenn das zugehörige Segment abnimmt, eine Feststellung durchgeführt wird, um anzuzeigen, daß das Amplitudeninformationscodewort unterhalb einer gewählten oberen Grenze während einer vorbestimmten Zeit ist, um zu entscheiden, daß der Übergang zu einem niedrigeren Segment stattfindet, wobei die Grenzwerte zur Empfängerseite hin übertragen werden und auf der Senderseite wie auch auf der Empfängerseite dazu benützt werden, Zählsignale zu erzeugen, die sowohl auf der Senderais auch auf der Empfängerseite registriert werden, um einen Wert abzugeben, der die Segmentzugehörigkeit ausdrückt, und daß mit Hilfe des registrierten Wertes ein Steuersignal erzeugt wird, um den Segmentwert des übertragenen Signals zu erhöhen oder zu erniedrigen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Senderseite der genannte obere bzw. untere Grenzwert zur Erniedrigung oder Erhöhung des Amplitudenwertes des Signals benutzt wird, das in den Sender eingegeben wird, so daß eine normalisierte Signalamplitude für die Übertragung zur Empfängerseite erhalten wird, wobei der genannte Grenzwert auf der Empfängerseite zur Erhöhung bzw. Erniedrigung der Verstärkung des von der Empfängerseite kommenden Signals verwendet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das auf die Senderseite auftreffende Signal einer Analog/Digital-(A/DJ-Umwandlung unterworfen wird, um Binärcodewörter zu erhalten, die die Polarität, die Segmentzugehörigkeit und die Amplitude des Signals anzeigen, daß ein augenblicklicher Segmentwert von den genannten erzeugten Zählsignalen gebildet wird, dieser augenblickliche Segmentwert mit dem segmentbestimmenden Code, der durch die A/D-Umwandlung erhalten wird, verglichen wird, woraufhin für den Fall, daß der segmentbestimmende Code größer als der beliebige Segmentwert ist, der genannte gewählte obere Grenzwert unabhängig vom wirklichen Amplitudenwert erzeugt und der obere Grenzwert dazu verwendet wird, um den äugenblicklichen Segmentwert um eins zu erhöhen, während der genannte obere Grenzwert gleichzeitig zur Empfängerseite übertragen wird, während immer dann, wenn der segmentbestimmende Code kleiner als der beliebige Segmentwert ist, das Amplitudencodewort, das zur Übertragung vorgesehen ist, um eine Stufe abwärts geschoben wird, so daß das Wort um ein NULL-Bit ergänzt ist, welche NULL-Bits vor einem besonderen EINS-Bit übertragen werden, das in das Amplitudencodewort eingefügt ist und der segmentbestimmende Code um eins vergrößert ist, und daß auf der Empfängerseite ein Segmentwert aus den Zählsignalen gebildet und als rückgestellter segmentbestimmender Code ausgegeben wird, der, wenn die zusätzlichen NULL-Bits empfangen worden sind, ebenfalls um so viele Stellen verschoben wird, wie zusätzliche NULL-Bits empfangen werden, woraufhin ebenfalls der Inhalt des Amplitudencodewortes um so viele Stellen, wie zusätzliche NULL-Bits empfangen werden, zurückverschoben wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der maximale positive Amplitudenwert (+ Smax) sowohl auf der Sender- als auch der Empfängerseite benützt wird, um direkt den Übergang auf ein höheres Segment zu bewirken, während für den Übergang auf ein niedrigeres Segment auf der Senderseite die Bedingung erfüllt sein muß, daß der Pegel während einer bestimmten Zeitdauer unterhalb eines definierten Amplitudenwertes war, unter der gleichzeitigen Bedingung, daß der Nullpegelwert (Sb) des Signals auftritt, und daß nach Erfüllung dieser Bedingungen der negative Maximalwert (—S_nuix) als Steuersignal zur Empfängerseite ausgesendet wird für den Übergang zum niedrigeren Segment.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Übertragung des negativen Maximalamplitudenwertes (—S_max) durch Invertieren des Polaritätsbits im auftretenden Nullpegelsignal (So) erreicht wird.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der endgültige Amplitudenwert die Hälfte des maximalen Amplituden wertes ist.

7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Verstärkung wie auch die Dämpfung um einen Faktor 2 verändert wird.

8. Einrichtung zur Verringerung des Bedarfs der Zahl von übertragenen Bits bei der Übertragung von PCM-Information gemäß Anspruch 1, dadurch gekennzeichnet, daß sie auf der Senderseite einen Decodierer (D 1) enthält, um in dem zum Empfänger übertragenen Signal festzustellen, daß der gewählte obere Grenzwert im Amplitudeninformationscodewort erreicht worden ist, und um festzustellen und mit Hilfe eines Zeitmeßkreises (CRa) festzulegen, daß der Signalwert unter dem gewählten oberen Grenzwert des Amplitudencodewortes ist, so daß, wenn dies während einer bestimmten Zeitspanne zutrifft, ein Vorwärtszählimpuls oder ein Rückwärtszählimpuls erzeugt wird, und daß ein erster Zähler vorwärts oder rückwärts durch die entsprechenden Zählimpulse gezählt wird, so daß er das zugehörige Segment des Signals definiert, wobei die Werte des Zählers Steuersignale für die in der Einrichtung enthaltene Schaltung darstellen, welche Einrichtung durch die Steuersignale beeinflußt ist und in Abhängigkeit von ihnen ein Ansteigen oder Abnehmen der Segmentzugehörigkeit des Signals aussendet, und daß auf der Empfängerseite ein Decodierer (D 2) zum Feststellen der gewählten Grenzwerte und zum E₁ zeugen eines positiven oder negativen Zählimpulses aus den Werten sowie ein zweiter Zähler (CM 2), der durch die Zählimpulse vorwärts oder rückwärts gezählt wird, vorhanden sind, so daß er die Segmentzugehörigkeit des

empfangenen Signals anzeigt, wobei die Zählwerte Steuersignale für weitere Schaltungsteile innerhalb der Einrichtung darstellen, die von den Steuersignalen beeinflußt sind und in Abhängigkeit von ihnen das Abnehmen oder Ansteigen des zugehörigen Segmentes des empfangenen Signals bewirken.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie auf der Senderseite einen Verstärker (Fl) aufweist, durch den ein in den Sender eintretendes Signal hindurchgeht, und einen Analog/Digital-Wandler (AD), der das Ausgangssignal des Verstärkers in Binärsignale umwandelt, die die Amplitude und die Polarität des eintretenden Signals anzeigen, daß die Steuersignale, die von dem ersten Zähler (CM 1) ausgehen, die Verstärkung des Verstärkers in der Weise verändern, daß beim Aufwärts- bzw. Abwärtszählen des Zählers die Verstärkung verringert bzw. vergrößert wird um einen definierten Faktor, so daß ein normalisierter Amplitudenwert am Ausgang des Verstärkers erhalten wird, und daß auf der Empfängerseite ein Digital/Analog-Wandler (DA) vorgesehen ist, der ein ankommendes Signal in ein Analogsignal umwandelt und letzteres einem Verstärker (F2) zuführt, durch den das Ausgangssignal der Empfängerseite hindurchgeht, daß die Steuersignale, die vom zweiten Zähler (CM 2) erhalten werden, die Verstärkung des Verstärkers derart ändern, daß nach Aufwärts- bzw. Abwärtszählen des zweiten Zählers die Verstärkung erhöht bzw. verringert wird um einen bestimmten Faktor, so daß der empfangene normalisierte Amplitudenwert in dem Verstärker auf den Wert umgewandelt wird, der der Senderseite ursprünglich zugeführt wurde.

10. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie auf der Senderseite einen Analog/Digital-Wandler (AD) enthält, die das ankommende Signal in Binärcodewörter umwandelt, welche die Polarität, das zugehörige Segment und die Amplitude des genannten ankommenden Signals enthalten, daß ein Vergleichskreis (J) an einer Anzahl von Eingängen den segmentbestimmenden Code vom A/D-Wandler über einen Codewandler (CRb) erhält und den segmentbestimmenden Code mit Steuersignalen vergleicht, die das zugehörige Segment anzeigen und vom ersten Zähler (CM) zugeleitet werden und, wenn der segmentbestimmende Code größer als der Wert vom ersten Zähler (CMi) ist, ein Steuersignal an einen Grenzwertschaltkreis (Ci-C5) leitet zur Übertragung des genannten oberen Grenzwertes, während, wenn der segmentbestimmende Code kleiner als der genannte Wert vom ersten Zähler (CM 1) ist, ein Steuersignal auf einen Eingang des Codewandlers (CRb) leitet zur Erhöhung des segmentbestimmenden Codes, der vom A/D-Wandler dem Vergleichskreis zugeführt wird, wobei das genannte Steuersignal zum Codewandler gleichzeitig ein Steuersignal zu einem Schieberegister (SR 1) darstellt, das einen Amplitudencode vom A/D-Wandler zusammen mit einem besonderen EINS-Bit (E) enthält, das stets zusammen mit dem Amplitudencodewort übertragen wird, das genannte Steuersignal im Schieberegister eine Verschiebung hervorruft, so daß, für jedes Steuersignal, ein NULL-Bit vor dem mit dem genannten besonderen EINS-Bit vervollständigten Amplitudencode ausgesendet wird, und daß auf der Empfängerseite ein zweiter Codewandler (CRc) vorgesehen ist, der Steuersignale von dem genannten zweiten Zähler (CM2) erhält und von seinen Ausgängen den segmentbestimmenden Code an einen Digital/Analog-Wandler (DA) aussendet, dessen Ausgangssignal das Ausgangssignal der Empfängerseite bildet, ein Schieberegister (SR 2), in dem das empfangene Amplitudencodewort zusammen mit dem besonderen EINS-Bit (E) gespeichert wird, ein Logikkreis (05), der die Anzahl von NULL-Bits feststellt, die dem besonderen EINS-Bit in dem im Schieberegister gespeicherten Codewort vorausgehen und für jedes dieser NULL-Bits einen Schiebeimpuls einerseits an das Schieberegister abgibt, um das Codewort um eine Stufe aufwärts zu verschieben, und andererseits an den zweiten Codewandler (CRc) leitet, um dessen Stellung derart zu verändern, daß von dem im zweiten Zähler (CM2) gespeicherten Wert für jeden Schiebeimpuls eine Einheit abgezogen wird, um ein korrektes Segmentwort am Eingang des D/A-Wandlers zu erzielen, während bei NichtVorhandensein von NULL-Bits vor dem besonderen EINS-Bit der Inhalt des zweiten Zählers (CM2) das an den D/A-Wandler abgegebene Segmentcodewort darstellt.

11. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der erste Zähler (CMl) mit einem Vorwärtszähleingang und einem Rückwärtszähleingang ausgestattet ist, daß der Vorwärtszähleingang mit dem Decoder (D 1) direkt verbunden ist, um ein Signal entsprechend dem positiven Maximalwert (+S_max) zu erhalten, während der Rückwärtszähleingang mit dem Ausgang eines Gatterkreises (01) verbunden ist, dessen einer Eingang ein Signal entsprechend dem Nullpegelwert (So) und dessen zweiter Eingang ein Signal von dem genannten Zeitmeßkreis (CRa) nach der definierten Zeitspanne erhält.

12. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie zur Verwendung des Nullpegelwertes als dem genannten unteren Grenzwert auf der Senderseite einen Logikkreis (02), der an einem ersten Eingang den genannten Rückwärtszählimpuls und an einem zweiten Eingang das Polaritätsbit im Nullpegelsignal erhält, das gleichzeitig ausgesendet worden ist, um durch Invertieren der Polarität des genannten Polaritätsbits den auftretenden Nullpegelwert in einen negativen Maximalwert umzuwandeln und diesen Wert als ein Steuersignal auf die Empfängerseite zu übertragen, und daß sie auf der Empfängerseite einen Logikkreis (04) enthält, der durch Inversion des Polaritätsbits in dem empfangenen negativen Maximalwert den genannten Wert vor der D/A-Umwandlung in ein Nullpegelsignal umwandelt.

13. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie auf der Senderseite einen Logikkreis (03) aufweist, der, wenn der maximale Negativamplitudenwert (—Smax) nur als Amplitudenpegel ohne Bezug zu einem einen Segmentwandel betreffenden Befehl" auftritt, das letztstellige Bit im Amplitudenwort vor der Übertragung zur Empfängerseite invertiert.

14. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der genannte zweite Zähler (CM2) mit einem Vorwärtszähleingang und einem Rückwärtszähleingang versehen ist, der Vorwärtszähleingang mit dem Decodierer (D 2) verbunden ist, um ein Signal entsprechend dem maximalen

positiven Amplitudenwert (+S_ma*) zu erreichen, und der Rückwärtszähleingang mit dem Decoder (D 2) verbunden ist, um den maximalen negativen Amplitudenwert (— S_max) zu' erhalten.

15. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der genannte Grenzwertkreis (Ci-CS) nur durch Logikkreise gebildet ist, von denen je ein erster Eingang ein Bit im Amplitudenwort von den Ausgängen des genannten Schieberegisters (SR 1) erhält und ein zweiter Eingang jedes dieser Logikkreise (Ci- C5) das genannte Steuersignal vom Komparator (J) erhält, so daß bei Auftreten des Steuersignals ein durch diese Logikkreise bestimmtes Codewort unabhängig vom Inhalt des Schieberegisters übertragen wird.