DE2840325C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zum Verbuchen vorbestimmter gleichartiger Einheiten, nach dem Oberbegriff des Patentanspruchs 1.

Anordnungen dieser Gattung, die aus der US-PS 39 71 916 bekannt sind, bestehen aus einem Informationsträger, der eine Anfangsmenge enthält und dazu bestimmt ist, Größen zu registrieren, die empfangenen oder erbrachten Leistungen entsprechen, einem Gerät zum Einschreiben der Anfangsmenge in den Informationsträger, einem Gerät, mit welchem in dem Informationsträger die verfügbare Menge um eine Größe geändert werden kann, die der gewünschten oder empfangenen Leistung entspricht, deren Erbringung durch das Gerät freigegeben ist, und ein Verbindungssystem zwischen dem Informationsträger und diesen Geräten.

Solche Anordnungen haben den Zweck, Unterlagen für Transaktionen oder für die Registrierung zu schaffen, die ganze Werte von Einheiten registrieren können und für die Erfassung und Verbuchung der Daten der durchgeführten Transaktion oder Registrierung dienen.

Bei der in der US-PS 39 71 916 beschriebenen Anordnung ist der Informationsträger beispielsweise durch eine Karte gebildet, auf der in codierter Form eine bestimmte Menge von gewünschten Leistungen in Form einer gewissen Anzahl von gleichen getrennten Einheiten aufgezeichnet ist. In dem Zeitpunkt, in welchem sich der Benutzer eine Karte verschafft, enthält diese in einem Kreditspeicher einen bestimmten Kredit, der im Verlauf der Benutzung geändert werden kann, indem die verbrauchten Einheiten in einem Belastungsspeicher abgebucht werden. Der danach verfügbare Kredit ist die Differenz aus Kreditspeicher und Belastungsspeicher.

Da der Speicher der Karte nicht wiederverwendbar ist, kann die Karte, sobald sie leer ist, nicht mehr benutzt werden, und sie muß von dem Benutzer zurückgegeben werden, wenn dieser sich eine neue Karte beschafft.

Wenn die Karte für eine große Menge von Leistungen ausreichen soll, kann der in die Menge eingeschriebene Anfangswert sehr groß werden, was beim Kauf der Karte eine beträchtliche Investition erfordert.

Damit sich die Karte besser rentiert und leichter zugänglich ist, ist es daher erwünscht, die Möglichkeit vorzusehen, sie abschnittsweise gültig zu machen. Dies setzt eine gute Ausnutzung des verfügbaren Speicherplatzes voraus.

Bei der aus der US-PS 39 71 916 bekannten Anordnung wird der verfügbare Speicherplatz nicht optimal genutzt, da die zum Verbrauch verfügbaren Einheiten zweimal aufgezeichnet werden müssen, nämlich zunächst in dem Kreditspeicher und anschließend beim Verbrauch der Einheiten in dem Belastungsspeicher.

Aufgabe der Erfindung ist die Weiterbildung der gattungsgemäßen Anordnung dahingehend, daß der verfügbare Speicherplatz besser ausgenutzt wird.

Diese Aufgabe wird bei der gattungsgemäßen Anordnung erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst. Bei der erfindungsgemäßen Anordnung wird für die Kreditierung und Belastung von Einheiten derselbe Speicher benutzt. Der Speicher ist in Zonen eingeteilt, und die einzelnen Informationsbits jeder Zone entsprechen einer verfügbaren Einheit oder, je nach Zone, einem Vielfachen einer Einheit und werden beim Abbuchen der entsprechenden Einheit einzeln gesetzt. In jeder Zone des Speichers werden daher alle Informationsbits zur Abbuchung von Einheiten genutzt. Die Größe des Speichers kann daher für mehrere Verwendungen der Karte ausreichend groß bemessen werden. Wenn beispielsweise die mit einer Karte erworbene Anzahl von Einheiten verbraucht ist, kann die Karte zurückgegeben werden, dann aber erneut an denselben oder einen anderen Benutzer ausgegeben werden, nachdem im Speicher noch verbliebene Zonen zum Abbuchen von Einheiten freigegeben werden.

Von den in den Unteransprüchen angegebenen Weiterbildungen der Erfindung ist diejenige hervorzuheben, bei welcher die Zonen des Speichers unterschiedlich gewichtet sind. Beispielsweise verkörpert ein Informationsbit einer bestimmten Anzahl von Zonen jeweils eine Einheit, während in einer anderen Gruppe von Zonen jedes Informationsbit ein Vielfaches einer Einheit verkörpert, beispielsweise 2, 5, 10, 20, 50 oder auch 100 Einheiten. Auf diese Weise läßt sich eine große Anzahl von Einheiten auf der Karte speichern.

Es ist noch anzumerken, daß es aus der DE-OS 25 51 893 an sich bereits bekannt war, die in einem Kreditspeicher als verfügbar gekennzeichneten Einheiten einzeln zu entwerten. Als Kreditspeicher wird aber nach dieser Druckschrift nur eine optisch oder magnetisch codierte Wertkarte in Betracht gezogen.

Eine bevorzugte Ausführungsform der Erfindung wird nun unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigt

Fig. 1 das Organisationsschema des Informationsgehalts eines Informationsträgers bei der Anordnung nach der Erfindung,

Fig. 2 das allgemeine Logikschema der auf dem Informationsträger angebrachten Schaltungen und eines Teils der Schaltungen der Einrichtungen zum Beschreiben und/ oder Benutzen des Informationsträgers,

Fig. 3 ein genaueres Logikschema des Adressengenerators der Anordnung von Fig. 2,

Fig. 4 ein genaueres Logikschema der Schaltungen des Informationsträgers,

Fig. 5 eine genaueres Logikschema des Schlüsselgenerators der Anordnung von Fig. 2,

Fig. 6 ein genaueres Logikschema des Adressengenerators der Anordnung von Fig. 4,

Fig. 7 Diagramme der Zyklussignale für das Einschreiben oder Lesen des Informationsinhalts des Informationsträgers,

Fig. 8 Diagramme der Phasensignale für das Einschreiben oder Lesen des Informationsinhalts des Informationsträgers und

Fig. 9 die Unterteilung einer Zone, die es ermöglicht, jedem Bit verschiedene Werte zuzuordnen.

Fig. 1 zeigt das Schema der Organisation des Informationsinhalts eines Informationsträgers, beispielsweise einer Karte. Der Informationsinhalt hat Binärform.

Am Kopf der Karte ist bei 1 die Identifizierungscodegruppe der Karte eingeschrieben, welche die Benutzung der Karte in geeigneten Auswertegeräten ermöglicht. Bei 2 ist die Codegruppe eingeschrieben, welche bei einer gegebenen Benutzungsart die Identifizierung des der Krediteinheit zugeordneten Wertes ermöglicht.

Bei 3 ist eine Dienst- oder Ordnungsnummer aufgezeichnet, welche die Identifizierung der Karte erlaubt.

Diese drei Codegruppen 1, 2 und 3 sind unveränderlich, d. h., daß sie nicht manipulierbar sein dürfen, um eine bestimmte, von einem Auswertegerät anerkannte Codegruppe in eine andere Codegruppe umzuwandeln, die gleichfalls von dem Gerät anerkannt wird, aber einer anderen Art von Leistungen zugeordnet ist.

Zu diesem Zweck werden für diese Codegruppen Felder von n Bits benutzt, in denen der Übergang von einem Zustand jedes Bits in den anderen Zustand irreversibel ist.

Für genauere Einzelheiten einer solchen Codierung kann auf die DE-OS 28 14 003 Bezug genommen werden.

Bei 4 befindet sich ein Freigabefeld für die Freigabe einer gewissen Anzahl von Zonen, die von 1 bis Z numeriert sind.

Im Freigabefeld 4 sind Z Bits zusammengefaßt, die von 1 bis Z numeriert sind und jeweils einer der Zonen 1 bis Z entsprechen.

Durch den irreversiblen Übergang eines der Bits des Freigabefelds 4 auf den Zustand 1 wird die entsprechende Zone freigegeben. Um die Verwendung der Karte vielseitiger zu machen, haben die Bits der verschiedenen Zonen 1 bis Z nicht die gleiche Werte.

Beispielsweise kann in einer Zone das Bit verschiedene Einheitswerte annehmen, je nach seiner Funktion in der Zone; gemäß Fig. 9 hat ein Bit in der Unterzone 1 den Wert U, ein Bit in der Unterzone 2 den Wert 5U, ein Bit in der Unterzone 3 den Wert 10U, ein Bit in der Unterzone 4 den Wert 20U, ein Bit in der Unterzone 5 den Wert 50U und ein Bit in der Unterzone 6 den Wert 100U.

Das Freigabefeld 4 hat die Aufgabe, der Verwendungsmaschine für die Karte die zu verwendende Zone oder die zu verwendenden Zonen (1 bis Z) anzugeben, wobei der Ausdruck "Verwendung einer Zone" bedeutet, daß ein oder mehrere Bits der betreffenden Zone unter der Steuerung der Verwendungsmaschine vom Zustand 0 in den Zustand 1 gebracht werden.

Der Übergang der Bits der veränderbaren Zone oder Zonen des Speichers der Karte bei der Verwendung der Karte erfolgt in irreversibler Weise vom Zustand 0 in den Zustand 1.

Wenn die veränderbaren Zonen erschöpft sind, kann die Karte dadurch erneut benutzbar gemacht werden, daß die Verwendung von einer oder mehreren weiteren verbleibenden Zonen der Karte zugelassen wird; dieser Vorgang erfolgt dadurch, daß die Karte in eine geeignete Einschreibmaschine oder Kreditierungsmaschine eingeführt wird.

Um jede Möglichkeit eines Betrugs zu verhindern, wird die Adresse des Freigabebits der Karte von der Kreditierungsmaschine in chiffrierter Form zu der Karte geschickt, wobei die Chiffrierung durch einen Schlüssel erfolgt, der mit dem in der Karte verbleibenden Schlüssel identisch ist. Dieser Schlüssel findet sich in der Kreditierungsmaschine in einem Speicher, der durch die Dienst- oder Ordnungsnummer an der Stelle 3 geschützt ist.

Fig. 2 zeigt das allgemeine Logikschema der Anordnung. Die Karte enthält einen programmierbaren Speicher 10 des Tpys PROM (programmierbarer Festspeicher), der durch einen zyklischen Adressengenerator 11 adressiert wird, der Synchronisationssignale von einem Taktgenerator (Signal H) empfängt, der in der Einschreibmaschine oder Verwendungsmaschine für die Karte liegt.

Der Speicher 10 steht mit den äußeren Schaltungen über eine Eingangsklemme EM und eine Ausgangsklemme SM in Verbindung.

Der Eingang EM empfängt das von der Maschine stammende Signal S, das auch an eine Antivalenz-Schaltung 12 angelegt wird, deren zweiter Eingang mit dem Ausgang eines Umlauf-Schieberegisters 13 verbunden ist, das die Aufgabe hat, einen Codierschlüssel C zu liefern (Generator für den Schlüssel C).

Der Ausgang der Antivalenz-Schaltung 12 ist mit dem Adressengenerator 11 verbunden.

Der Ausgang SM des Speichers 10 ist mit dem Adressengenerator 11 und über einen Schaltungsblock 24 mit der Leitung verbunden, welche die Karte mit der Maschine verbindet und die Signale E und S führt, wobei E das von der Karte abgegebene und für die (Einschreib- oder Verwendungs-)Maschine bestimmte Signal ist.

An den Adressengenerator 11 ist ein Generator 14 für Zyklus- und Phasensignale (Kontrollsignale) angeschlossen, der später erläutert wird.

Die Maschine enthält außer den für das Beschreiben und Lesen der Karte bestimmten Schaltungen, die nicht dargestellt sind, aber mit den in der DE-OS 28 14 003 dargestellten und beschriebenen Schaltungen identisch sind, ein Umlauf-Schieberegister (Generator) 15, das dazu bestimmt ist, einen Schlüssel M gemäß den durch die Dienst- oder Ordnungsnummer 3 der Karte gelieferten Angaben zu erzeugen. Dieses Schieberegister 15 ist mit einer Antivalenz- Schaltung 16 verbunden, von der ein zweiter Eingang die von der Maschine gebildeten Adressen empfängt und dessen Ausgang mit der die Signale E und S führenden Leitung verbunden ist. Die Maschine enthält ferner einen Speicher 67, der an die Leitung E/S angeschlossen ist und zur Speicherung der bei jeder Transaktion in der Karte abgelesenen Informationen bestimmt ist. Das für die Synchronisation des Informationsaustauschs zwischen der Karte und der Maschine notwendige Taktsignal H wird von einem Taktgeber 68 geliefert.

Fig. 3 zeigt ein genaueres Schaltbild des Adressengenerators 11 von Fig. 2.

Der Adressengenerator enthält einen Komparator 17, der die Ausgangssignale eines Registers 18 für die effektive Adresse und eines Adressenregisters 19 für die ankommende Adresse empfängt.

Das Register 18 ist an den Ausgang SM des Speichers 10 angeschlossen, und das Adressenregister 19 ist an die Antivalenz- Schaltung 12 angeschlossen.

Der Ausgang des Komparators 17 ist mit einem Wähler 20 verbunden, der außerdem das Ausgangssignal des Adressenregisters 19 empfängt und die Adressen A₀ bis A₁₀ erzeugt.

Fig. 4 zeigt ein genaueres Logikschema der Schaltungen der Karte von Fig. 2.

Dieses Schaltbild zeigt wieder den Speicher 10, den Adressengenerator 11, den Schlüsselgenerator 21, den Zyklus- und Phasensignalgenerator 14 sowie einen Schaltungsblock 22, der die Versorgungsspannung V₁ für die digitalen Schaltungen der Karte und die Versorgungsspannung V₂ für den Speicher 10 sowie das Rückstellsignal RAZ liefert, das durch einen Inverter 23 in ein Signal umgeformt wird.

Der Generator 14 ist durch ein Schieberegister gebildet, das die Zyklussignale C 1 bis C 5 (Fig. 7) und die Phasensignale ϕ 1, ϕ 2, ϕ 3, ϕ 4 und ϕ 7 (Fig. 7 und 8) liefert, während die Phasensignale ϕ 5 und ϕ 6 von dem Adressengenerator 11 erzeugt werden (Fig. 6).

Der Ausgang SM des Speichers 10 ist mit der die Signale E und S führenden Verbindungsleitung über eine UND-Schaltung 24 verbunden, die durch die Zyklussignale C 1, C 3 und C 5 freigegeben wird.

Der Speicher 10 hat einen Schreibsteuereingang CE, der mit einem Schaltungsblock 25 verbunden ist, der eine UND-Schaltung 26 und zwei NAND-Schaltungen 27 und 28 enthält, welche die Signale C 4, ϕ 7 bzw. C 2, ϕ 5 empfangen.

Der Schlüsselgenerator 21 empfängt die Signale ϕ 1, ϕ 3, C 2, H und , und der Adressengenerator 11 empfängt die Signale ϕ 1, ϕ 2, ϕ 3, ϕ 4, C 2, H, RAZ und sowie das von der (Einschreib- und Verwendungs-)Maschine stammende Signal S; er gibt außer den Adressenbits A₀ bis A₁₀ das Signal ϕ 5 ab.

Fig. 5 zeigt ein genaueres Logikschema des Schlüsselgenerators 21 von Fig. 4. Der Schlüsselgenerator enthält einen Schaltungsblock 30, der den digitalen Zustand der Anschlußklemmen A, B, C, D von zwei Schieberegistern 31 und 32 bestimmt, die den Schlüssel C festlegen.

Die Steuerung des Schlüsselgenerators erfolgt durch eine NAND-Schaltung 33, welche die Signale C 2 und ϕ 1 empfängt, und durch eine ODER-Schaltung 34, welche die Signale C 2, ϕ 3 und H über eine UND-Schaltung 35 sowie das Ausgangssignal der NAND-Schaltung 33 über einen Inverter 36 und eine vom Taktsignal H freigegebene UND-Schaltung 37 empfängt.

Fig. 6 zeigt ein genaueres Logikschema des Adressengenerators 11 von Fig. 1. Der Adressengenerator enthält einen Zähler, der durch die Register 41, 42, 43 gebildet ist und die Aufgabe hat, die Adressen A₀ bis A₁₀ zu erzeugen.

Die Schaltungsblöcke 44, 45 und 46 sind Register, die die Aufgabe haben, einerseits die effektive Adresse des freizugebenden Bits zu empfangen, und andererseits die vom Komparator 51 gebildete ankommende Adresse. Dem Komparator 17 von Fig. 3 entsprechen die beiden bistabilen Kippschaltungen 47 und 48, die den Zähler 41, 42, 43 über eine UND-Schaltung 49 steuern, die durch das Signal C 2 freigegeben wird. Die Kippschaltung 47 wird durch eine Antivalenz-Schaltung 50 gesteuert, die einerseits mit dem Ausgang Q _C des Registers 46 und andererseits mit dem Ausgang einer weiteren Antivalenz-Schaltung 51 verbunden ist, die das an den Eingang EM des Speichers 10 angelegte Signal empfängt und vom Schlüsselsignal C freigegeben wird.

Das Ausgangssignal der Antivalenz-Schaltung 51 steuert auch die Regsiter 44 bis 46.

Die Kippschaltung 48 wird durch eine UND-Schaltung 52 gesteuert, welche die Signale H, C 2 und ϕ 4 empfängt. Die Kippschaltungen 47 und 48 werden durch eine UND-Schaltung 53 auf Null zurückgestellt, die durch das Signal freigegeben wird und das Ausgangssignal einer UND-Schaltung 54 empfängt, an deren Eingänge die Signale ϕ 1 und C 2 angelegt sind.

Die Register 44 bis 46 werden durch das Signal RAZ auf Null zurückgestellt, und die Rückstellung der Zähler 41 bis 43 auf Null erfolgt durch eine UND-Schaltung 55, die das Signal RAZ und das Ausgangssignal einer UND-Schaltung 56 empfängt, an die die Signale H und ϕ 6 angelegt sind.

Die Steuerung der Übertragung des Inhalts der Register 44 bis 46 in die Zähler-Register 41 bis 43 erfolgt durch eine Reihe von ODER-Schaltungen 57, die von der UND-Schaltung 49 freigegeben werden, sowie unter der Steuerung durch eine NAND-Schaltung 58, an welche die Signale C 2 und d 5 angelegt sind.

Die Fortschaltung der Bits in den Schieberegistern 44 bis 46 wird durch eine ODER-Schaltung 59 gesteuert, die einerseits das Ausgangssignal einer UND-Schaltung 56 empfängt, an welche die Signale C 2, ϕ 3 und H angelegt sind, und andererseits das Ausgangssignal einer UND-Schaltung 61, die durch das Signal H freigegeben wird und das (invertierte) Ausgangssignal einer NAND-Schaltung 62 empfängt, die durch die Signale C 2 und ϕ 2 freigegeben wird und das Ausgangssignal vom Ausgang SM des Speichers nach Invertierung empfängt.

Der Ausgang der NAND-Schaltung 62 dient auch zur Beschickung der Register 44 bis 46.

Schließlich erzeugt der Adressengenerator 11 die Phasensignale ϕ 5 und ϕ 6 mit Hilfe von zwei bistabilen Kippschaltungen 63 und 64 unter der Steuerung durch die Signale C 2 und ϕ 4.

Fig. 8 zeigt die Phasensignale ϕ 1 bis ϕ 6, wobei das Taktsignal H entsprechend der Beschreibung in der erwähnten älteren Patentanmeldung das von der (Einschreib- oder Verwendungs-)Maschine gelieferte Signal ist.

Fig. 7 zeigt die Zyklussignale C 1 bis C 5 sowie das Phasensignal ϕ 7.

Die dargestellten und zuvor beschriebenen Anordnungen arbeiten in folgender Weise, gleichgültig, ob es sich um das Beschreiben der Karte (Einschreiben des Kredits in den Speicher der Karte) oder um eine Verwendung der Karte (Eintragen einer Belastung in den Speicher) handelt, wobei die Operationen in fünf Zyklen C 1 bis C 5 ablaufen.

Im Zyklus C 1 erfolgt das Lesen des Speichers 10 der Karte, wobei im Verlauf dieses Zyklus der ganze Speicher abgelesen wird, einschließlich der nicht freigegebenen Zonen.

Im Zyklus C 2 erfolgt das Einschreiben in die Freigabezone (Freigabefeld für die Zonen 1 bis Z).

Wenn ein Kredit in eine oder mehrere Zonen des Speichers der Karte eingebracht werden soll, werden ein oder mehrere Bits des Freigabefelds 4 vom Zustand 0 in den Zustand 1 gebracht.

Wenn beispielsweise die Zonen 1, 2, 3 und 4 verwendet werden sollen, bringt die Einschreibmaschine die vier ersten Bits des Felds 4 in den Zustand 1.

Wenn dagegen die Karte belastet werden soll, bringt die Verwendungsmaschine die Bits, die dem zu belastenden Wert entsprechen, in der oder den verfügbaren (veränderbaren) Zonen auf den Wert 1.

Die Adresse des einzuschreibenden Bits wird von der (Einschreib- oder Verwendungs-)Maschine gesendet. Diese Adresse wird nicht im Klartext abgegeben, sondern nach Chiffrierung durch den Schlüsselgenerator 15 (Fig. 2).

In der Karte (Fig. 3) wird die ankommende Adresse dechiffriert (in 12) und (Komparator 17) mit der effektiven Adresse des einzuschreibenden Bits (Register 18) verglichen. Wenn die beiden Adressen identisch sind, wird das Bit eingeschrieben (Wähler 20), und wenn sie verschieden sind, wird das letzte Bit des Speichers eingeschrieben. Diese Anomalie wird später von der Verwendungsmaschine entdeckt, was die Zurückweisung der Karte verursacht.

Der Zyklus C 3 ist ein Lesezyklus, der dem Zyklus C 1 gleich ist.

Der Zyklus C 4 ist ein Einschreibzyklus, in dessen Verlauf die Felder 1, 2, 3 und 4 geschützt sind und nur die Zonen 1 bis Z zugänglich sind.

Schließlich ist der Zyklus C 5 ein Lesezyklus, der dem Zyklus C 1 gleich ist.

Es soll nun der Vorgang der Einschreibens eines gewissen Kredits in die Karte im einzelnen beschrieben werden.

Nachdem die Karte eingeführt ist und die Verbindungen hergestellt worden sind, wird der Zyklus C 1 durch das Erscheinen des Signals RAZ (Fig. 7) ausgelöst. Er erstreckt sich über einen vollständigen Zyklus (2048 Bits) der Adressierung des Speichers 10 der Karte (Lesen der Karte).

Alle Lesedaten (Signal E) werden zu der Kreditmaschine übertragen. Wenn irgendeine Anomalie festgestellt wird, wird die Karte zurückgewiesen.

Es sei nun angenommen, daß die Karte bereits benutzt worden ist, so daß ihre Felder 1, 2, 3 bereits beschrieben sind, und daß sie "nachgefüllt" werden soll.

Am Ende des Zyklus C 1 erscheint das Signal C 2 (Fig. 7 und 8). Der Zyklus C 2 ist ein kurzer Zyklus von 141 Perioden des Taktsignals H für das Einschreiben in das Freigabefeld 4 des Speichers der Karte.

Dieses Einschreiben ist möglich, weil die Maschine die Ordnungsnummer 3 kennt, die ihr von der Karte im Verlauf des Zyklus C 1 mitgeteilt worden ist. Diese Ordnungsnummer ergibt den zu verwendenden Schlüssel.

Das ankommende Signal hat den Zweck, der Karte, nach Vergleich mit dem Signal des Schlüsselgenerators 21, die Adresse des nächsten Freigabebits anzugeben, das in das Freigabefeld 4 einzuschreiben ist.

Wenn das Signal ϕ 2 erscheint, wird das Freigabefeld 4 gelesen. Die Feststellung des ersten Bits mit dem Wert Null in diesem Feld 4 verursacht die Eingabe der Adresse dieses Bits in die Register 44 bis 46.

Während der Phase ϕ 3 des Zyklus C 2 empfängt die Karte die Adresse des einzuschreibenden Freigabebits, wobei der Empfang mit dem höchsten Stellenwert voran erfolgt.

Wenn während der Phase ϕ 3 keine Differenz entdeckt wird, bleibt die Kippschaltung 47 im Zustand 0. Wenn eine Differenz festgestellt wird, geht die Kippschaltung 47 in den Zustand 1.

Wenn in der Phase ϕ 4 die Kippschaltung 47 im Zustand 0 ist, bleibt die Kippschaltung 48 im Zustand 0; ist dagegen die Kippschaltung 47 im Zustand 1, so geht auch die Kippschaltung 48 in den Zustand 1. Während der Phase ϕ 3 wird der Inhalt der Register 31-32 elfmal im Kreis verschoben. Diese Umlaufverschiebung erzeugt den Schlüssel C, der zum Adressengenerator 11 geschickt wird.

Während der Phase ϕ 5 wird der Inhalt der Register 44 bis 46 im Zähler 41 bis 43 kopiert, wenn die Kippsschaltung 48 im Zustand 0 ist. Wenn dagegen die Kippschaltung 48 im Zustand 1 ist, wird der Zähler 41 bis 43 mit 11 Bits des Wertes 1 beschickt.

Während der Phase ϕ 6 wird der Zähler 41 bis 43 auf Null zurückgestellt.

Wenn im Verlauf der Phase ϕ 3 der Vergleich zwischen der wirklichen Adresse des einzuschreibenden Bits und der von der Maschine gelieferten Adresse eine Differenz ergibt, wird das letzte Bit des Speichers während der Phase ϕ 5 auf 1 gebracht. Dies ist im oberen Teil von Fig. 8 auf der Höhe der Taktsignale H und der Speicheradressen dargestellt. Im Fall einer richtigen Adressierung wird (beispielsweise) das 67. Bit des Freigabefelds des Speichers adressiert. Im Fall einer unrichtigen Adressierung wird das 2047. Bit adressiert.

Die Adressierung des 2047. Bits drückt somit einen Betrugsversuch aus, der von der Verwendungsmaschine leicht entdeckt wird. Da die Wahrscheinlichkeit für einen Betrüger (der den Schlüssel C nicht kennt), ein Freigabebit richtig einzustellen, gleich 1 : 2048 ist, weist das System eine große Sicherheit gegen Betrugsversuche auf.

Das Ende des Zyklus C 2 löst den Zyklus C 3 aus, der ein Lesezyklus ist.

Im Verlauf des Zyklus C 4 sind die Felder 1, 2, 3 und 4 der Karte geschützt, und nur die Zonen 1 bis Z sind zugänglich, wenn die Phase ϕ 7 erscheint. In diesem Augenblick werden die Bits der betroffenen Zonen auf 1 gebracht.

Wenn der ganze Speicher der Karte am Ende des Zyklus C 4 adressiert worden ist, erscheint der Zyklus C 5, der ein Lesezyklus ist.

Sobald der Speicher vollständig abgelesen worden ist, ist der Zyklus der Operationen beendet.

Die Kreditmaschine kann die Ordnungsnummern 3 der auf diese Weise kreditierten Karten registrieren; diese Möglichkeit erlaubt die Kontrolle gewisser zweifelhafter Karten. Zu diesem Zweck enthält sie einen nicht flüchtigen Speicher (65 in Fig. 2), zu dem die Bedienungsperson mit Hilfe einer bei 66 (Fig. 2) synchronisierten Identifizierungs-Codegruppe Zugriff hat. Wenn dieser Speicher mit der Ordnungsnummer einer Karte adressiert wird, liefert er zu dem Schlüsselregister 15 der Kreditmaschine den zu verwendenden Schlüssel.

Sobald die Karte ordnungsgemäß kreditiert worden ist, kann sie in jeder geeigneten Verwendungsmaschine benutzt werden.

Nach dem Einbringen der Karte und der Herstellung der Verbindungen laufen die gleichen Zyklen C 1 bis C 5 wie bei der Kreditmaschine ab.

Die Verwendungsmaschine hat die Aufgabe, die Karte zu belasten, d. h. die Bits, die dem zu belastenden Wert entsprechen, in der oder den Verwendungszonen auf 1 zu bringen.

Im Zyklus C 1 wird der Speicher der Karte abgelesen.

Während der Zyklus C 2 verlangt die Verwendungsmaschine das Einschreiben von Ziffern 0 in das Freigabefeld des Speichers der Karte an den betreffenden Bitadressen, und nicht mehr das Einschreiben von Ziffern 1, wie im Fall der Kreditierung. Diese Einschreib-Anforderung hat keine Auswirkung auf den Speicher, da die bereits auf den Wert 1 gebrachten Bits irreversibel sind und die bereits im Zustand 0 befindlichen Bits nur in diesem Zustand bleiben können. Die von der Maschine abgegebenen Adressen können daher beliebig sein.

Der Zyklus C 3 ist ein Lesezyklus, der dem Zyklus C 1 gleich ist.

Im Verlauf des Zyklus C 4, der ein Einschreibzyklus ist, sind die Felder 1, 2 3 und 4 geschützt, und nur die vom Freigabefeld 4 ermächtigten Zonen der Unterzonen sind für die Belastungsmaschine zugänglich, die dann Ziffern 1 einschreibt.

Schließlich ist der Zyklus C 5 ein Lesezyklus, der dem Zyklus C 1 gleich ist.

Falls ein Betrugsversuch stattgefunden hat, ist, wie zuvor zu ersehen war, das letzte Bit des Speichers der Karte in den Zustand 1 gebracht worden. Wenn eine solche Karte in eine Verwendungsmaschine eingebracht wird, wird im ersten Lesezyklus C 1 im Speicher 67 festgestellt, daß das letzte Bit des Speichers den Wert 1 hat, und die Karte wird zurückgewiesen.

Claims (9)

1. Anordnung zum Verbuchen vorbestimmter gleichartiger Einheiten, mit
einem Informationsträger, der einen Speicher zum Speichern der Informationen aufweist und Schaltungen zum Steuern des Speichers umfaßt,
einer externen Vorrichtung, durch die auf die in dem Speicher gespeicherte Information eingewirkt werden kann, und
einer Einrichtung zum Ankoppeln des Informationsträgers an die externe Vorrichtung, um Daten auszutauschen,
dadurch gekennzeichnet, daß für die Kreditierung und Belastung von Einheiten derselbe Speicher (10) vorgesehen ist, der ein Freigabefeld (4) aufweist, das für die externe Vorrichtung zur Kreditierung von Einheiten im Schreibbetrieb durch Einschreiben eines Informationsbits in dieses Freigabefeld (4) und bei der Belastung von Einheiten im Lesebetrieb zugänglich ist sowie eine bestimmte Anzahl von Informationsbits aufweist, und daß der Speicher Zonen (1, 2, . . . Z) aufweist, die jeweils einem entsprechenden Informationsbit des Freigabefeldes (4) zugeordnet sind und ihrerseits Informationsbits enthalten, die in jeder Zone jeweils einzeln einer gleichen Anzahl von Einheiten zugeordnet sind, und wobei die Informationsbits des Freigabefeldes (4) anzeigen, ob die entsprechende Zone zum Abbuchen von Einheiten durch Einschreiben in diese Zone freigegeben ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Zugriff auf das Freigabefeld (4) über einen vorbestimmten Schlüssel (C) erlangt wird, der in dem Informationsträger fest eingespeichert und für die externe Vorrichtung zugänglich ist.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Schlüssel (C) in codierter Form eingespeichert ist.

4. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die im Speicher (10) durchführbaren Datenänderungen bitweise irreversibel sind.

5. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in wenigstens einer Zone die Informationsbits jeweils ein Vielfaches oder einen Bruchteil einer Einheit verkörpern.

6. Anordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Informationsträger einen Adressengenerator (11) zum Adressieren des Speichers (10) und einen Generator (13) für einen Schlüssel (C) aufweist, wobei der Adressengenerator (11) Informationen sowohl von der externen Vorrichtung als auch von dem Generator (13) für den Schlüssel (C) empfängt und wobei die externe Vorrichtung gleichfalls einen Generator (15) aufweist, der zur Bildung des auf der Karte eingespeicherten Schlüssels (M) geeignet ist, um die für den Informationsträger bestimmte Information zu codieren.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Adressengenerator (11) ein Adressenregister (19) für ankommende Adressen enthält, das mit dem Generator (13) für den Schlüssel (C) des Informationsträgers und mit dem Eingang des Speichers (10) verbunden ist, ein Adressenregister (18) für effektive Adressen, das mit dem Ausgang des Speichers (10) verbunden ist, einen Komparator (17), der mit den beiden Adressenregistern (18, 19) verbunden ist, und einen Wähler (20) enthält, der mit dem Komparator (17) verbunden und so ausgebildet ist, daß er die Verbindung zwischen dem Ausgang des Adressenregisters für ankommende Adressen und den Adresseneingängen des Speichers (10) herstellen kann.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß im Falle der Nichtübereinstimmung zwischen der effektiven Adresse und der von den Einschreibeinrichtungen des Speichers (10) empfangenen Adresse der Adressengenerator (11) die letzte Zelle des Speichers (10) adressiert.

9. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einschreibeinrichtungen einen Speicher enthalten, der zur Speicherung des Schlüssels (C) des Informationsträgers bestimmt ist.