DE2739762A1 - Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern - Google Patents
Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpernInfo
- Publication number
- DE2739762A1 DE2739762A1 DE19772739762 DE2739762A DE2739762A1 DE 2739762 A1 DE2739762 A1 DE 2739762A1 DE 19772739762 DE19772739762 DE 19772739762 DE 2739762 A DE2739762 A DE 2739762A DE 2739762 A1 DE2739762 A1 DE 2739762A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- glass
- base layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W74/01—
-
- H10W74/134—
-
- H10W74/147—
-
- H10P14/6306—
-
- H10P14/6322—
-
- H10P14/6929—
Landscapes
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Glass Compositions (AREA)
Description
VERFAHREN ZUR STABILISIERENDEN OBERFLÄCHENBEHANDLUNG
VON HALBLEITERKÖRPERN
Die Erfindung betrifft ein Verfahren zur stabilisierenden Oberflächenbehandlung von Halbleiterkörpern mit den Merkmalen nach dem
Oberbegriff des Anspruchs 1.
Bekanntlich werden Halbleiterkörper mit einer Folge von Schichten
abwechselnd unterschiedlichen Leitfähigkeitstyps an ihrer Oberfläche wenigstens im Bereich des Austritts des oder der pn-Übergänge zur
Stabilisierung der Sperreigenschaften mit einem schutzenden Lacküberzug versehen. Diese Schutzlackschicht besteht vorzugsweise aus organischen Substanzen und verhindert sowohl die Anlagerung unerwünschter
Fremdstoffe aus der umgebenden Atmosphäre auf der Halbleiteroberfläche als auch die schädliche Wirkung von auf dieser bereits vorhandenen
Verunreinigungen.
Zur Entfaltung einer solchen Stabilisierungswirkung ist bei bekannten Schutzlacken nach ihrem Aufbringen auf die Halbleiteroberfläche
eine Wärmebehandlung erforderlich.
Eine solche Oberflächenbehandlung zeigt jedoch wesentliche Nachteile. Werden aus einer vorbehandelten Halbleiterausgangsscheibe durch
Zerteilen Elemente kleinerer Fläche hergestellt, so mUssen die Kontaktelektroden der Elemente auf Grund der dafUr notwendigen Verfahrenstemperaturen vor dem Abdecken der jeweiligen Flächenabschnitte
der Elemente mit dem stabilisierenden Überzug, weiterhin als Passivieren bezeichnet, hergestellt werden. Dieser durch die Verwendung
von Schutzlacken zum Passivieren bedingte Verfahrensablauf erfordert
90981 1/0281
aber einen erheblichen Aufwand an zusätzlichen Maßnahmen, die eine
wirtschaftliche Fertigung insbesondere von Kleinbauelementen in Frage stellen.
Weiterhin findet bei der Herstellung von Halbleiterbauelementen kleiner und mittlerer Leistung mit einem Kunststoffgehäuse häufig eine
unerwünschte Langzeitreaktion zwischen dem Material des Schutzlacküberzuges und der Einkapselungsmasse statt, wodurch die Stabilität
der Betriebseigenschaften der Halbleiterbauelemente beeinträchtigt wird.
Es bestand daher ein dringendes Bedürfnis, eine Passivierung zu schaffen, bei welcher diese Nachteile nicht auftreten.
Zu diesem Zweck ist es bekannt, Halbleiteroberflächen mit Hilfe einer
Schicht eines glasartigen Materials zu passivieren (z.B. US-PS 3 632 434 ). Dazu wird auf den entsprechenden Oberflächenbereich des
Halbleiterkörpers eine Mischung aufgebracht, die aus einem vorzugsweise pulverförmigen Glas sowie aus einer flüssigen, beispielsweise
organischen Komponente, als Bindemittel für das Glaspulver besteht. Nach dem Aufbringen dieser Mischung, beispielsweise durch Aufstreichen oder Aufsprühen, wird der Halbleiterkörper in sauerstoffhaltiger Atmosphäre auf eine Temperatur unterhalb der Schmelztemperatur des Glases
erwärmt. Dadurch wird auf der Halbleiteroberfläche eine Oxidschicht des Halbleitermaterials erzeugt und das Ausdampfen der organischen
Komponente aus der Mischung erreicht. Das Glas verbleibt dabei in Form einer kompakten Schicht auf der Halbleiteroberfläche, das auf der Halbleiteroxidschicht haftet. Anschließend wird der Halbleiterkörper in
sauerstoffreier Atmosphöre weiter erhitzt, wobei die Glasschicht auf der Oberfläche zu einem gut haftenden und homogenen Überzug nieder-
909811/0281
schmilzt. Als Gläser werden solche mit Komponenten aus Bleioxid,
Siliziumdioxid und Aluminiumoxid verwendet.
Bei diesem bekannten Verfahren kann das Passivieren der durch Zerteilen einer Ausgangsscheibe vorgesehenen Halbleiterkörper vor dem
Aufbringen der Kontaktelektroden durchgeführt werden. Es hat jedoch den Nachteil, daß durch Unterschiede der thermischen Ausdehnungskoeffizienten der verwendeten Gläser einerseits und des Halbleitermaterials
andererseits, in dem heute gewünschten Betriebstemperaturbereich der Halbleiterbauelemente von 150 C bis 200 C, sowie durch Veränderungen
von Oberflächenladungen beim Einsatz Risse im Glasüberzug und dadurch eine unerwünschte Reduzierung der kritischen Oberflächenfeldstärke
entstehen. Diese nachteilige Erscheinung tritt insbesondere bei Glasüberzügen auf großflächigen Halbleiterkörpern für hohe Strombelastbarkeit und bei dickeren Überzügen auf Halbleiterkörpern für hohe
Sperrspannungsbelastbarkeit auf. Dadurch war es bisher nicht möglich, Glasüberzüge mit einer Dicke größer als 30 /um herzustellen, so daß
die Sperrfähigkeit von glaspassivierten Halbleiterbauelementen auf Grund der bekannten Beziehung, eine Schichtdicke von 10 /um bis 15/um
gewährleiste eine Spannungsbelastbarkeit von ca. 300 Volt, nicht in allen Fällen die mit einer Schutzlackpassivierung möglichen Werte
erreicht. Aus dem genannten Grund sind derzeit bekannte glaspassivier
te Halbleiterbauelemente auch nur bis zu Betriebstemperaturen im Halbleiterkörper von etwa 115 bis 125 C
mente mittlerer und hoher Leistung.
leiterkörper von etwa 115 bis 125 C verwendbar,insbesondere Bauele-
Der Erfindung liegt die Aufgabe zugrunde, einen Glasüberzug zu schaffen, dessen thermische Eigenschaften einen Einsatz der damit versehenen Halbleiterbauelemente bei Betriebstemperaturen bis 200 C ohne
90981 1/0281
weiteres ermöglichen, und der in einer Dicke herstellbar ist, die
eine gewünschte hohe Sperrspannungsbelastung zuläßt.
Die Erfindung geht aus von dem vorerwähnten und bekannten Verfahren
zur Herstellung von passivierenden GlasUberzUgen auf Halbleiteroberflächen. Die Lösung der Aufgabe besteht bei diesem Verfahren in
den kennzeichnenden Merkmalen des Anspruchs 1.
Anhand des in der Figur im Querschnitt dargestellten Ausschnitts
aus dem Schichtenaufbau einer Halbleiterscheibe wird das Verfahren nach der Erfindung aufgezeigt und erläutert. Dabei ist zur Veranschaulichung des Verfahrensablaufs der Glasüberzug 4 mit seinen
erfindungsgemäß hergestellten Teilschichten dargestellt .
Eine Halbleiterausgangsscheibe 1 weist eine Folge von Schichten 11,
12, 13 abwechselnd unterschiedlichen Leitungstyps auf und ist entsprechend einem Muster zu ihrer Zerteilung in Elemente kleinerer
Flächenausdehnung mit grabenförmigen, beispielsweise keilförmigen
Vertiefungen 2 versehen. Diese Vertiefungen durchsetzen die pn-Ubergangsflächen, so daß die letzteren in den Vertiefungen jeweils an
die Oberfläche austreten, und dienen zur Anordnung von stabilisierenden Überzügen auf der Halbleiteroberfläche im Bereich des Austritts des oder der pn-Ubergänge.
Auf der in bekannter Weise durch Ätzen gereinigten Halbleiteroberfläche wird zunächst durch Oxidation in einer ÄtzflUssigkeit oder
durch eine Wärmebehandlung eine etwa bis 100 Angström dicke Schicht
aus dem Oxid des Halbleitermaterials erzeugt, die eine fUr die nachfolgende Glasschicht gut benetzbare Oberflächenschicht darstellt und
909811/0281
weiterhin bekanntlich dazu dient, die beim anschließenden Aufbringen
des Glasüberzuges noch auf der Halbleiteroberfläche vorhandenen, unerwünschten Verunreinigungen zu fixieren.
Auf dieser Halbleiteroxidschicht 3, die mit unterbrochenen Linien
dargestellt ist, wird zur Erzielung einer Basisschicht aus Glas in einem weiteren Verfahrensabschnitt eine erste, ebenfalls mit unterbrochenen Linien gezeigte Teilschicht 41 aus Glas erzeugt. Zu diesem
Zweck wird ein an sich bekanntes Glas in pulverisierter Form mit vom Hersteller vorgeschriebener Korngröße mit einem ebenfalls vorgegebenen
Bindemittel, z.B. mit einem Fotolack oder mit -2(2-Butoxyäthoxy)äthylacetat, gemischt. Diese Mischung kann durch Eintauchen und Schleudern
der Halbleiterscheibe, durch Aufstreichen, Sprühen aufgebracht werden. In einer anschließenden Wärmebehandlung in sauerstoffreicher Atmosphäre
wird die Halbleiterscheibe auf eine Temperatur zwischen 500 und 600 C
erwärmt, wobei die Halbleiteroxidschicht 3 noch weiter verstärkt wird und außerdem das Bindemittel der Mischung vollständig beseitigt wird.
Letzteres ist wesentliche Bedingung für einwandfreie Passivierung. Danach wird die Temperatur weiter erhöht auf die für die vorgesehene
Glasschicht vorgegebene Passivierungstemperatur, die bei den bekannten und verwendeten Bleialumosilikatgläsern z.B. 750 bis 800 C beträgt.
Die Dicke der Glasschicht 41 ist unkritisch, und soll gemäß der Forderung, daß der Überzug zusammenhängend und rissefrei sein, und die
Oberfläche dicht abdecken muß, um bei der Weiterbehandlung nach der ersten Glasschicht das Anlagern von unerwünschten Fremdstoffen zu
vermeiden, nicht mehr als 15/um betragen.
90981 1/0281
Erfindungsgemäß wird auf der ersten Teilschicht 41 in gleicher Weise
und z.B. aus gleichem Material und in annähernd gleicher Dicke eine zweite Teilschicht 42 erzeugt. Bei der Materialauswahl ist darauf zu
achten, daß die Materialeigenschaften denen des Materials der ersten Teilschicht entsprechen. Glassorten und Verfahrensschritte im Einzelnen zur Erzielung dieser beiden Glasschichten sind hinreichend bekannt
und nicht Gegenstand der Erfindung.
Beim Herstellen der zweiten Glasschicht 42 verschmelzen beide Schichten 41 und 42 zu einer neuen dickeren Glasschicht der Basisschicht
fUr die Glasschicht. FUr die Eigenschaften der Basisschicht wird im Rahmen des erfindungsgemäßen Verfahrens gefordert, daß sie in den wesentlichen Koeffizienten, d.h. bezüglich des thermischen Ausdehnungskoeffizienten und der Wärmeleitzahl, demjenigen des Halbleitermaterials
entsprechen. Zur Ausbildung der beiden Schichten 41 und 42 können auch unterschiedliche Gläser mit angepaßten physikalischen Eigenschaften
verwendet werden.
Anstelle der beiden die Basisschicht bildenden Schichten 41 und 42
kann auch nur eine Schicht entsprechender Dicke aufgebracht werden. Dies betrifft insbesondere Halbleiterkörper mit zu beschichtenden Flächenbereichen geringerer Ausdehnung. Bei Halbleiterkörpern fUr hohe
Strombelastbarkeit , d.h. mit großflächiger Randzone im Bereich des pn-Übergangs, empfiehlt sich dagegen das Aufbringen von zwei Schichten
geringerer Dicke. Eine anstelle der Schichten 41 und 42 vorgesehene dickere Schicht soll nicht mehr als 25/um Dicke aufweisen.
Gemäß der Erfindung wird auf die aus den Glasschichten 41, 42 bestehende Basisschicht eine abschließende dritte Glasschicht 43 aufgebracht,
- 10 -
909811/0281
die eine vergleichsweise größere Dicke und einen gegenüber dem der
Schichten 41, 42 bis zu 30/2 geringeren thermischen Ausdehnungskoeffizienten
aufweist. Die Dicke dieser dritten Schicht ist beliebig und soll wenigstens 30/um betragen. Dadurch sind gemäß der vorerwähnten
bekannten Beziehung zwischen Glas-Schichtdicke und Sperrspannungsbelastbarkeit wesentlich höhere Werte der letzteren als bisher möglich
gewährleistet.Durch die Eigenschaft des niedrigeren thermischen Ausdehnungskoeffizienten
wird ferner eine Betriebstemperatur im Halbleitermaterial in dem gewünschten Bereich sichergestellt.
Um einen Glasüberzug für die genannten Betriebsbedingungen zu erzielen,
wird zur Herstellung der dritten Schicht dem bisher verwendeten Glas erfindungsgemäß Quarz hoher Reinheit, in Pulverform und in einem
Anteil von 0,5 bis 10 Gewichtsteilen beigemengt und dieses Gemenge wie vorbeschrieben mit einem Bindemittel gemischt.
Es kann auch Quarz in anderer Form verwendet werden.
Die abschließende Schicht 43 wird entsprechend den vorhergehenden Teilschichten auf die Basisschicht aufgebracht und in einem Verfahrenstemperaturbereich
niedergeschmolzen, der sich an denjenigen zur Herstellung der Schichten 41 und 42 anschließt, vorzugsweise bei einer
Temperatur von 790 bis 830 C.
Mit einem nach dem Verfahren gemäß der Erfindung hergestellten passivierenden
Glasüberzug wurden beispielsweise Halbleiterbauelemente hoher Strombelastbarkeit erzielt, die bei 170 C Betriebstemperatur
im Halbleitermaterial und bei einer Sperrspannungsbelastbarkeit von 2500V stabile Kenngrößen aufweisen.
- 11 -
909811/0281
Das Verfahren nach der Erfindung kann auch angewendet werden, wenn
die zum Zerteilen in Halbleiterkörper vorgesehene Halbleiterausgangsscheibe auf beiden Seiten Vertiefungen 2 aufweist, welche jeweils
wenigstens eine pn-Übergangsfläche durchsetzen. Das Passivieren erfolgt
dann in der Weise, daß die Behandlung der Oberflächenbereiche der einen Seite der Scheibe mit einem Glasüberzug mit vorgegebener
hoher Schmelztemperatur und anschließend die Behandlung der Oberflächenbereiche der anderen Seite mit einem Glasüberzug mit vergleichsweise
entsprechend niedrigerer Schmelztemperatur durchgeführt wird, um ein nochmaliges Aufschmelzen des Überzuges der ersten Seite zu
verhindern.
Das erfindungsgemäße Verfahren ist aber nicht auf die Bearbeitung von
Oberflächenbereichen einer zur Zerteilung in eine Anzahl von Halbleiterkörpern vorgesehenen Halbleiterausgangsscheibe beschränkt. Es kann
vielmehr auch bei Halbleiterscheiben mit wenigstens einem pn-Übergang
angewendet werden, die unzerteilt als Halbleiterkörper mit großer aktiver Fläche für hohe Strombelastbarkeit vorgesehen sind und entweder
durch eine Vertiefung/längs ihrer Randzone oder durch Abschrägen der /2
Randzone einen für die Oberflächenbehandlung vorgesehenen Flächenbereich aufweisen. Um ein Wegfließen der flüssigenGlasmasse beim Aufschmelzen
auf die abgeschrägte Randzone einer Halbleiterscheibe zu verhindern, können geeignet ausgebildete Formkörper aus hochschmelzendem
Material verwendet werden, welche mit der Halbleiterscheibe an deren Randprofil einen Hohlraum zum Anbringen des Glasüberzuges
bilden.
909811/0281
Leerseite
Claims (14)
- SLM1KKÜNGesellschaft für GJ e.' chrich+erbau und F.lektronik m.b.H. 8500 N ü r H b e ι g, WJesenta]straße 40 Telefon 09Π / 3778^ - Telax C6 - 22155
- 2. September 1977 PA - Bu/wl I 1477054PATENTANSPRÜCHE(1./Verfahren zur stabilisierenden Oberflächenbehandlung von Halbleiterkörpern, bei dem auf die Halbleiteroberfläche wenigstens im Bereich des Austritts des oder der pn-Übergänge ein Glasüberzug aufgebracht wird, dadurch gekennzeichnet,daß unmittelbar auf der Halbleiteroberfläche eine dünne Schicht (3) aus dem Oxid des Halbleitermaterials erzeugt wird,daß auf diese Halbleiteroxidschicht (3) eine aus einem an sich , bekannten Glas bestehende Basisschicht (40) mit einem dem des Halbleitermaterials angepaßten thermischen Ausdehnungskoeffizienten aufgebracht wird, unddaß auf die Basisschicht (40) eine abschließende Schicht (43) aus einem Glas aufgebracht wird, das einen niedrigeren thermischen Ausdehnungskoeffizienten als das Halbleitermaterial aufweist und bei einer Temperatur aufgeschmolzen wird, die in einem an den für die Basisschicht erforderlichen Temperaturbereich angrenzenden höheren Temperaturbereich liegt.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Halbleiteroxidschicht (3) mit einer Dicke bis 100 Angström erzeugt wird.909811/0 281
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiteroxidschicht (3) durch Behandeln der gereinigten Halbleiterkörper mit einer Ätzflüssigkeit erzeugt wird.
- 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiteroxidschicht (3) durch eine Wärmebehandlung erzeugt wird.
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung der Basisschicht (4ΰ) zwei Glasschichten (41, 42) jeweils mit einer Dicke von maximal 15/um auf die Halbleiteroxidschicht (3) aufgebracht werden.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zum Herstellen der Basisschicht (40) Bleialumosilikatgläser verwendet werden.
- 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zum Herstellen der die Basisschicht (40) bildenden Glasschichten (41,42) unterschiedliche Gläser mit im wesentlichen gleichen physikalischen Eigenschaften verwendet werden.
- 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die abschließende Schicht (43) eine Mischung aus einer der für die Basisschicht (40) verwendeten Gläser und aus einem Zusatz von Quarz mit einem Anteil von 0,5 bis 10 Gewichtsteilen verwendet wird.
- 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß Quarz in hochreiner Form verwendet wird.909811/0281
- 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die abschließende Schicht (43) in einer Dicke von wenigstens 30/um aufgebracht wird.
- 11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Gläser und der Quarzzusatz jeweils in Pulverform verwendet und mit einem Bindemittel gemischt werden, das durch die Wärmebehandlung zum Herstellen der Schichten vollständig beseitigt wird.
- 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zum Herstellen der Schichten vorgesehenen Mischungen durch Streichen, Sprühen oder Schleudern auf die Halbleiteroberfläche aufgebracht werden.
- 13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Basisschicht (40) bzw. die diese bildenden Glasschichten (41,42) in einem Temperaturbereich von 750 bis 800 C und die abschließende Schicht(43) in einem Temperaturbereich von 790 bis 830 C aufgeschmolzen werden.
- 14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der GlasUberzug jeweils auf die Flächen von Vertiefungen (2) aufgebracht wird, die wenigstens in einer Seite einer wenigstens einen pn-Übergang aufweisenden Halbleiterausgangsscheibe entsprechend einem Muster zur Zerteilung der Scheibe in Halbleiterkörper angeordnet sind und die pn-Übergangsfläche durchsetzen.90981 1 /0281
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2739762A DE2739762C2 (de) | 1977-09-03 | 1977-09-03 | Verfahren zur Passivierung von Halbleiterkörpern |
| CH833578A CH631291A5 (de) | 1977-09-03 | 1978-08-04 | Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern. |
| JP10192278A JPS5444476A (en) | 1977-09-03 | 1978-08-23 | Method of stably surface treating semiconductor |
| US05/936,885 US4202916A (en) | 1977-09-03 | 1978-08-25 | Surfacing process for the stabilization of semiconductor bodies employing glass containing quartz passivating layer |
| BR7805571A BR7805571A (pt) | 1977-09-03 | 1978-08-28 | Processo para o tratamento superficial estabilizante de corpos semi-condutores |
| FR7824993A FR2402303A1 (fr) | 1977-09-03 | 1978-08-30 | Traitement de surface de stabilisation de corps semi-conducteurs |
| IT27273/78A IT1098444B (it) | 1977-09-03 | 1978-09-01 | Procedimento per il trattamento superficiale stabilizzante di corpi semiconduttori |
| GB7835420A GB2003662B (en) | 1977-09-03 | 1978-09-02 | Method for the stabilizing surface treatment of semiconductor bodies |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2739762A DE2739762C2 (de) | 1977-09-03 | 1977-09-03 | Verfahren zur Passivierung von Halbleiterkörpern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2739762A1 true DE2739762A1 (de) | 1979-03-15 |
| DE2739762C2 DE2739762C2 (de) | 1982-12-02 |
Family
ID=6018047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2739762A Expired DE2739762C2 (de) | 1977-09-03 | 1977-09-03 | Verfahren zur Passivierung von Halbleiterkörpern |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4202916A (de) |
| JP (1) | JPS5444476A (de) |
| BR (1) | BR7805571A (de) |
| CH (1) | CH631291A5 (de) |
| DE (1) | DE2739762C2 (de) |
| FR (1) | FR2402303A1 (de) |
| GB (1) | GB2003662B (de) |
| IT (1) | IT1098444B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2477771A1 (fr) * | 1980-03-07 | 1981-09-11 | Philips Nv | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise |
| DE3247938A1 (de) * | 1982-12-24 | 1984-07-05 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterbauelement hoher sperrspannungsbelastbarkeit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IN154896B (de) * | 1980-07-10 | 1984-12-22 | Westinghouse Electric Corp | |
| JPS57120341A (en) * | 1981-01-17 | 1982-07-27 | Toshiba Corp | Glass passivation semiconductor device |
| US4506435A (en) * | 1981-07-27 | 1985-03-26 | International Business Machines Corporation | Method for forming recessed isolated regions |
| US4544576A (en) * | 1981-07-27 | 1985-10-01 | International Business Machines Corporation | Deep dielectric isolation by fused glass |
| US4515668A (en) * | 1984-04-25 | 1985-05-07 | Honeywell Inc. | Method of forming a dielectric layer comprising a gettering material |
| FR2631488B1 (fr) * | 1988-05-10 | 1990-07-27 | Thomson Hybrides Microondes | Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication |
| US5176771A (en) * | 1991-12-23 | 1993-01-05 | Hughes Aircraft Company | Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination |
| US5882986A (en) * | 1998-03-30 | 1999-03-16 | General Semiconductor, Inc. | Semiconductor chips having a mesa structure provided by sawing |
| US20030066816A1 (en) * | 2001-09-17 | 2003-04-10 | Schultz Gary A. | Uniform patterning for deep reactive ion etching |
| DE102006013076A1 (de) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit Passivierungsschicht und zugehöriges Herstellungsverfahren |
| US20100025809A1 (en) | 2008-07-30 | 2010-02-04 | Trion Technology, Inc. | Integrated Circuit and Method of Forming Sealed Trench Junction Termination |
| US8163624B2 (en) * | 2008-07-30 | 2012-04-24 | Bowman Ronald R | Discrete semiconductor device and method of forming sealed trench junction termination |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1950780B2 (de) * | 1968-10-09 | 1971-09-30 | Halbleiteranordnung mit reduzierter oberflaechenladungs dichte | |
| US3632434A (en) * | 1969-01-21 | 1972-01-04 | Jerald L Hutson | Process for glass passivating silicon semiconductor junctions |
| FR2268357A1 (de) * | 1974-04-19 | 1975-11-14 | Rca Corp | |
| DE2548736B2 (de) * | 1975-10-31 | 1977-09-01 | O3-CSIO2-A12 O3) "üt einem thermischen Ausdehnungskoeffizienten (200-300 Grad C) zwischen 40 und 60.101I Grad C für Silicium-Halbleiterbauelemente mit Aufschmelztemperaturen von höchstens 600 Grad | Composit-passivierungsglas auf der basis pbo-b tief 2 o tief 3-(sio tief 2-al tief 2 o tief 3) mit einem thermischen ausdehnungskoeffizienten (200-300 grad c) zwischen 40 und 60.10 hoch -7 / grad c fuer silicium-halbleiterbauelemente mit aufschmelztemperaturen von hoechstens 600 grad c |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1522201A (fr) * | 1961-07-06 | 1968-04-26 | Procédé de fabrication de dispositifs semi-conducteurs à jonction | |
| US3212921A (en) * | 1961-09-29 | 1965-10-19 | Ibm | Method of forming a glass film on an object and the product produced thereby |
| US3303399A (en) * | 1964-01-30 | 1967-02-07 | Ibm | Glasses for encapsulating semiconductor devices and resultant devices |
| US3546013A (en) * | 1961-09-29 | 1970-12-08 | Ibm | Method of providing protective coverings for semiconductors |
| DE1260574B (de) * | 1966-03-30 | 1968-02-08 | Telefunken Patent | Verfahren zur Herstellung von Glasschichten oder anderen Isolierschichten auf Substratoberflaechen |
| US3542572A (en) * | 1968-06-24 | 1970-11-24 | Corning Glass Works | Germania-silica glasses |
| US3967310A (en) * | 1968-10-09 | 1976-06-29 | Hitachi, Ltd. | Semiconductor device having controlled surface charges by passivation films formed thereon |
| GB1250099A (de) * | 1969-04-14 | 1971-10-20 | ||
| US3752701A (en) * | 1970-07-27 | 1973-08-14 | Gen Instrument Corp | Glass for coating semiconductors, and semiconductor coated therewith |
| JPS5263160A (en) * | 1975-11-20 | 1977-05-25 | Toshitaka Yamagata | Forming device for arc and annulus |
| FR2335951A1 (fr) * | 1975-12-19 | 1977-07-15 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation |
| JPS535971A (en) * | 1976-07-06 | 1978-01-19 | Mitsubishi Electric Corp | Semiconductor device |
-
1977
- 1977-09-03 DE DE2739762A patent/DE2739762C2/de not_active Expired
-
1978
- 1978-08-04 CH CH833578A patent/CH631291A5/de not_active IP Right Cessation
- 1978-08-23 JP JP10192278A patent/JPS5444476A/ja active Granted
- 1978-08-25 US US05/936,885 patent/US4202916A/en not_active Expired - Lifetime
- 1978-08-28 BR BR7805571A patent/BR7805571A/pt unknown
- 1978-08-30 FR FR7824993A patent/FR2402303A1/fr active Granted
- 1978-09-01 IT IT27273/78A patent/IT1098444B/it active
- 1978-09-02 GB GB7835420A patent/GB2003662B/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1950780B2 (de) * | 1968-10-09 | 1971-09-30 | Halbleiteranordnung mit reduzierter oberflaechenladungs dichte | |
| US3632434A (en) * | 1969-01-21 | 1972-01-04 | Jerald L Hutson | Process for glass passivating silicon semiconductor junctions |
| FR2268357A1 (de) * | 1974-04-19 | 1975-11-14 | Rca Corp | |
| DE2548736B2 (de) * | 1975-10-31 | 1977-09-01 | O3-CSIO2-A12 O3) "üt einem thermischen Ausdehnungskoeffizienten (200-300 Grad C) zwischen 40 und 60.101I Grad C für Silicium-Halbleiterbauelemente mit Aufschmelztemperaturen von höchstens 600 Grad | Composit-passivierungsglas auf der basis pbo-b tief 2 o tief 3-(sio tief 2-al tief 2 o tief 3) mit einem thermischen ausdehnungskoeffizienten (200-300 grad c) zwischen 40 und 60.10 hoch -7 / grad c fuer silicium-halbleiterbauelemente mit aufschmelztemperaturen von hoechstens 600 grad c |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2477771A1 (fr) * | 1980-03-07 | 1981-09-11 | Philips Nv | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise |
| DE3247938A1 (de) * | 1982-12-24 | 1984-07-05 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterbauelement hoher sperrspannungsbelastbarkeit |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1098444B (it) | 1985-09-07 |
| BR7805571A (pt) | 1979-04-10 |
| IT7827273A0 (it) | 1978-09-01 |
| GB2003662A (en) | 1979-03-14 |
| JPS5444476A (en) | 1979-04-07 |
| GB2003662B (en) | 1982-02-24 |
| JPS6120132B2 (de) | 1986-05-21 |
| DE2739762C2 (de) | 1982-12-02 |
| FR2402303B1 (de) | 1984-06-01 |
| CH631291A5 (de) | 1982-07-30 |
| FR2402303A1 (fr) | 1979-03-30 |
| US4202916A (en) | 1980-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3311635C2 (de) | ||
| DE2514922C2 (de) | Gegen thermische Wechselbelastung beständiges Halbleiterbauelement | |
| DE2739762A1 (de) | Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern | |
| EP0024572B1 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
| DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
| DE2726667A1 (de) | Oberflaechenpassiviertes halbleiterbauelement und verfahren zum herstellen desselben | |
| DE3785946T2 (de) | Halbleiterbauelement aus positiver keramik. | |
| DE2730566C3 (de) | Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung | |
| DE2523307C2 (de) | Halbleiterbauelement | |
| WO2003072288A1 (de) | Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung | |
| DE3428559C3 (de) | ||
| EP1680949B1 (de) | Verfahren zur Herstellung einer Lötstoppbarriere | |
| DE2650466C2 (de) | Elektrischer Widerstand | |
| DE3013563C2 (de) | ||
| DE2450907A1 (de) | Verfahren zum herstellen von tiefen dioden | |
| DE1627762A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE19521985B4 (de) | Halbleitervorrichtung und diesbezügliches Herstellungsverfahren | |
| DE3346239C2 (de) | ||
| DE19835443A1 (de) | Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors | |
| DE1496545C3 (de) | Verwendung von Glas als Schutzschicht für Halbleiter | |
| DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
| DE7119982U (de) | Halbleitervorrichtung | |
| DE2037524A1 (de) | Verfahren zur Herstellung eines in Glas gekapselten Halbleiterbauelements | |
| DE3022726A1 (de) | Schichtanordnung zur passivierung, die ueber dem ort einer maske von selbst ausgerichtet ist, und verfahren zum erzeugen derselben | |
| DE69306140T2 (de) | Elektrisch leitender Gegenstand, Verfahren zu dessen Herstellung und aus dem Gegenstand hergestellter Motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAM | Search report available | ||
| OC | Search report available | ||
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8380 | Miscellaneous part iii |
Free format text: ES ERFOLGT EIN ERGAENZUNGSDRUCK DER FIG. 1 UND 2 |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: SEMIKRON ELEKTRONIK GMBH, 8500 NUERNBERG, DE |
|
| 8339 | Ceased/non-payment of the annual fee |