[go: up one dir, main page]

DE2739494A1 - Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche - Google Patents

Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche

Info

Publication number
DE2739494A1
DE2739494A1 DE19772739494 DE2739494A DE2739494A1 DE 2739494 A1 DE2739494 A1 DE 2739494A1 DE 19772739494 DE19772739494 DE 19772739494 DE 2739494 A DE2739494 A DE 2739494A DE 2739494 A1 DE2739494 A1 DE 2739494A1
Authority
DE
Germany
Prior art keywords
metal
layer
carrier
copper
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772739494
Other languages
English (en)
Other versions
DE2739494B2 (de
Inventor
Theodor Passlick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hans Kolbe and Co
Original Assignee
Hans Kolbe and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hans Kolbe and Co filed Critical Hans Kolbe and Co
Priority to DE2739494A priority Critical patent/DE2739494B2/de
Priority to AT0579978A priority patent/AT377884B/de
Priority to SE7808954A priority patent/SE7808954L/xx
Priority to NL7808763A priority patent/NL7808763A/xx
Priority to CH900978A priority patent/CH631587A5/de
Priority to GB7834948A priority patent/GB2007152B/en
Priority to JP10741178A priority patent/JPS5456173A/ja
Publication of DE2739494A1 publication Critical patent/DE2739494A1/de
Publication of DE2739494B2 publication Critical patent/DE2739494B2/de
Priority to US06/264,857 priority patent/US4336100A/en
Ceased legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/14Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/18Layered products comprising a layer of metal comprising iron or steel
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • B32B2309/022Temperature vs pressure profiles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • B32B2309/025Temperature vs time profiles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

FGPC-52
Pftnnlng·Maw-Sauer MeInI0 · Lemke ■ Spott 30· Au9ust 1977
Ptt«ntanwltt· BOro Berlin: Kuriert*¥i«wn 17O1IBe*) 15
FUBA - HANS KOLBE & CO.
3371 Gittelde, Bundesrepublik Deutschland
Verfahren zum Herstellen von elektrischen Leiterplatten und Basismaterial für solche
Die Erfindung bezieht sich auf Verfahren zum Herstellen von elektrischen Leiterplatten, bei denen das Leiterzugmaterial aus vorgeformtem, drahtförmigem Material bzw., nach Art gedruckter Schaltungen, aus Metallfolie oder -film besteht und auf ein Basismaterial für diese.
In der Regel bestehen derartige Leiterplatten aus einem Isolierstoff träger, beispielsweise aus einem aus imprägniertem Papierbzw. Glasgewebe aufgebauten Schichtpreßstoff, der an seiner Oberfläche oder im Träger eingebettet die Leiterzüge, gegebenenfalls in zwei oder mehreren Ebenen, trägt. Gleichfalls in der Regel sind derartige Leiterplatten mit Lochungen versehen, deren Wandungen eine mit zugeordneten Leiterzügen in mechanischem und elektrischem Kontakt stehende Metallschicht besitzen.
909810/0393
Es wurde auch bereits vorgeschlagen, als Unterlage für die Leiterzüge einen Träger aus Metall zu benutzen, wobei dieser zunächst mit jenen Lochungen versehen wird, deren Wandungen in der fertigen Leiterplatte eine Metallschicht tragen sollen. Anschließend wird die Oberfläche einschließlich der Lochwandungen im Wirbelsinterverfahren mit einer Isolierschicht versehen, nuf der dann die Leiterzüffo aufgebracht w;r<l':u.
Leiterplatten mit einem Träger aus Metall, deren Leiterzüge nach Art gedruckter Schaltungen in bekannter Weise durch subtraktive oder additive Verfahren oder Kombinationsverfahren ausgebildet werden, weisen jedoch beträchtliche Nachteile auf. Zunächst bedarf es zum Aufbringen der Wirbelsinterschicht einer aufwendigen Einrichtung und eines komplizierten Verfahrens, das sich grundsätzlich von üblichen Leiterplatten-Herstellverfahren unterscheidet.
Weiterhin führt das Aufbringen der Isolierschicht im Wirbelsinterverfahren zu einer Sanduhr-artigen Form der Lochwandungen.
Um brauchbare Isolierschichtdicken an den Lochkanten zu erreichen, ist es erforderlich, relativ sehr dicke Isolierschichten auf der Oberfläche und in der Lochmitte inkauf zu nehmen. Weiterhin ergibt sich aus der Eigenart des Isolierschichtaufbaues die Notwendigkeit, von relativ großen Lochdurchmessern im Metallträger auszugehen. Die dadurch bedingte geringe Flächenausnutzung steht dem Aufbau von Leiterplatten
909810/0393
mit hoher Leiterzugdichte entgegen. Die Verwendung moderner elektronischer Bestückungsbauteile führt jedoch zur Notwendigkeit, Leiterplatten mit hoher Leiterzugdichte zu verwenden.
Es wurde auch bereits vorgeschlagen, die Bestückung vermittels Elektrophorese durchzuführen. Abgesehen von der in der Leiterplattentechnologie unüblichen und relativ aufwendigen Technik, treten auch hierbei die bereits beschriebenen Nachteile auf, insbesondere die Schwierigkeit bzw. Unmöglichkeit, eine gleichmäßige Beschichtung der Lochwandungen zu erzielen.
Das gleichfalls bereits vorgeschlagene Aufbringen von Isolierschichten durch Flammspritzen und andere Verfahren hat ebenfalls zu keinen technisch und wirtschaftlich brauchbaren Resultaten geführt.
Für Metallträger aus Aluminium wurde auch bereits vorgeschlagen, eine Isolierschicht vermittels Elektrooxydation aufzubringen. Die damit erzielten Schichten weisen jedoch mechanische Eigenschaften auf, die für das Herstellen von Leiterplatten mit Metallträgern nicht geeignet sind.
Für Leiterplatten, bei welchen das Leiterzugmaterial aus vorgeformtem, mit einer Isolierschicht versehenem, drahtförmigem Material besteht, wird zunächst das drahtförmige Leiterzugmaterial aufgebracht, um anschließend die entsprechenden Leiterzüge durchgreifende Bohrungen anzubringen, die in bzw. durch das Trägermaterial geführt werden. Vorgelochte, mit einer Wirbelsinter-Isolierschicht oder in anderer Weise mit Löchern, deren Lochwandungen mit einer Isolierschicht ausgestattet sind, versehene Trägerplatten eignen sich daher grundsätzlich nicht für das Herstellen derartiger Leiterplatten.
909810/0393
Andererseits besteht ein technisches Bedürfnis nach derartigen Leiterplatten, zum einen wegen der damit erreichbaren hohen Festigkeit; zum anderen aber haben die neueren Halbleiterbauelemente eine außerordentliche Verkleinerung elektronischer Geräte ermöglicht, deren Grenze jedoch durch die Wärmeabfuhr gezogen wird. Leiterplatten auf Preßstoffbasis und dergleichen zeichnen sich durch relativ schlechte Wärmeleitfähigkeit und damit Wärmeableitung aus, während das Benutzen von Metallträgern zu einer grundsätzlichen Verbesserung führt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung elektrischer Leiterplatten mit Metallträger zu schaffen, das frei von den aufgeführten Nachteilen ist und sich auch für Leiterplatten eignet, deren Leiterzüge aus vorgeformtem, drahtförmigem Material bestehen.
Die Lösung dieser Aufgabe wird erfindungsgemäß durch ein Verfahren erreicht, bei dem das Trägermaterial für die Leiterzüge aus Metall besteht oder einen Metallkern aufweist, und das Leiterzugmaterial aus vorgeformtem, drahtförmigem Material beliebigen Querschnitts bzw. aus einer Metallfolie bzw. einem Metallfilm besteht, der mittels Metallabbau- oder -aufbau-Methoden oder einer Kombination beider hergestellt wird und dadurch gekennzeichnet ist, daß der Metallträger bzw. das mit einem Motnllkcrn versehene Trägermaterial zunHchiit mit J.c^i . · ·.; τ versehen wird, deren Durchmesser größer gewählt wird als der für die fertige Leiterplatte gewünschte Lochdurchmesser; und daß nach dem Entgraten und Säubern des Trägers ein Schichtaufbau hergestellt wird, so daß die Metallträger-Oberfläche ein- oder beidseitig mit einer oder mehreren Schichten oder Lagen aus wärmefließfähigem Isoliermaterial versehen wird,und dessen
909810/0393
außenliegende Oberfläche gegebenenfalls mit einer Kupferfolie versehen ist; und daß der gebildete Schichtaufbau unter Wärme- und Druckeinwirkung verpreßt wird und so ein Schichtpreßstoff hergestellt wird, bei dem die Lochungen im Träger mit Isolierstoff vollständig oder weitgehend ausgefüllt sind; und daß hieran anschließend vermittels an sich bekannter Verfahrensschritte die elektrische Leiterplatte fertiggestellt wird, wobei an geeigneter Stelle im Verfahrensablauf die mit Isolierstoff ausgefüllten Lochungen mit Lochungen, beispielsweise Bohrungen, gewünschten Durchmessers versehen werden.
Es hat sich als zweckmäßig erwiesen, die Isolierschicht aus einer bzw. mehreren Lagen von "Prepregs11 aufzubauen, beispielsweise solchen mit hohem Fließgrad. Grundsätzlich eignen sich jedoch auch sogenannte "no-flow" und "low-flow" Prepregs, wobei jedoch die Verpreßbedingungen entsprechend angepaßt werden müssen. Werden Prepregs benutzt, deren Harzgehalt 60 % beträgt und die ein Fließvermögen von 40 % besitzen,und wird beispielsweise der Lochdurchmesser im Metallträger um 0,20 bis 1 mm, und vorzugsweise um 0,4 bis 0,8 mm größer gewählt als jener in der fertigen Leiterplatte, und wird der Preßvorgang bei einer Temperatur von beispielsweise 150 - 200° C und einem Druck von 10 bis 25 bar für eine Zeitspanne von 15 bis 140 Minuten ausgeführt, so ergibt sich eine feste Verbindung zwischen Isolierschicht und Metallträger, wobei die vorstehend erwähnten Lochungen mit Isolierstoff vollständig oder fast vollständig ausgefüllt sind, die Lochwandungen also mit einer vollkommen adäquaten Isolierstoffauflage bedeckt werden.
909810/0393
In einem nachfolgenden Verfahrensschritt wird nach der Erfindung in den mit Isolierstoff gefüllten Lochungen ein Bohrbzw. Stanzloch hergestellt, das in seiner Form allen Ansprüchen für Lochwandungen in Leiterplatten mit Metallbeschichtung auf jenen Lochwandungen voll entspricht.
Nach dem Verfahren nach der Erfindung gelingt es also in überraschender Weise, auf einfache und wirtschaftliche Art Leiterplatten mit Metallträgern herzustellen, deren Lochwandungen mit einem Metallbelag versehen sind und die alle Nachteile der bisher bekannten Leiterplatten dieser Gattung und ihrer Herstellverfahren vollkommen vermeiden.
Für den Fall, daß als Oberflächenabschluß eine Kupferfolie dient, hat es sich bekannterweise als vorteilhaft erwiesen, die mit der Harzschicht zu verbindende Seite der Kupferfolie vorzubehandeln, beispielsweise zu oxydieren.
Nach dem Verfahren der vorliegenden Erfindung gelingt es in überraschender Weise, die im Metallträger vorgefertigten Lochungen vollständig mit Isolierstoff auszufüllen. Dadurch wird es möglich, in einem nachfolgenden Verfahrensschritt Lochungen, beispielsweise durch Bohren, anzufertigen, deren Lochwand jener in üblichen Leiterplatten entspricht, also nicht sanduhrförmig, sondern zylindrisch verläuft, womit erreicht wird, daß eine gleichmäßige Isolierschichtdicke die gesamte Lochwandung einschließlich der Lochkante bedeckt. Hiermit werden alle vorstehend beschriebenen Nachteile der bisher bekannten Verfahren vermieden; gleichzeitig wird ein Verfahren beschrieben, das es ermöglich, Metallträger für Leiterplatten zu benutzen, cU:r<->i
909810/0393
Leiterzüge aus vorgeformtem draht- oder bandförmigem Material, das vorzugsweise mit einer Isolierstoffschicht versehen ist, herzustellen.
Das der Erfindung entsprechende Verfahren ermöglicht damit die wirtschaftliche Anfertigung von Leiterplatten mit einem Metallkern, die sich durch hohe Zuverlässigkeit auszeichnen.
Die folgenden Beispiele dienen zur Detailerklärung von Verfahren nach der Erfindung, ohne jedoch diese auf die angeführten Ausführungsformen zu beschränken.
BEISPIEL 1
a) Ein plattenförmiges Material aus Aluminium von 0,4 mm Stärke wird zunächst zugeschnitten und sodann durch Stanzen oder Bohren mit Löchern versehen, deren Durchmesser um 0,7 mm größer gewählt ist als der für die fertiggestellte Leiterplatte erwünschte Durchmesser.
b) Die Oberfläche wird entgratet und gebürstet und anschließend für 3 Minuten in Methylenchlorid gereinigt.
c) Anschließend wird ein Schichtaufbau hergestellt der sich zusammensetzt aus:
- einer Kupferfolie von 35 μ, die einseitig durch Oxydation haftbereit gomncht v/urdo;
- einer Lage eines 0,078 mm dicken Prepregs, vorzugsweise mit einem Harzgehalt von 60 % und einem Fließwert von 40 %;
- dem Aluminium-Trägerkern;
909810/0393
- einer Lage Prepreg wie zuvor;
- einer Kupferfolie wie zuvor.
d) Der so gebildete Schichtaufbau wird für 40 Minuten bei 172° C verpreßt, wobei der Druck zwischen 12 und 18 bar, vorzugsweise zwischen 14 und 16 bar liegt und entsprechend der Beschaffenheit des Prepregmaterials empirisch oder durch Messung des Gelpunktes etc. nach DP 1 778 824 bestimmt wird.
e) Anschließend wird das positive Leiterzugmuster für die erste Leiterzugebene (beispielsweise für Abschirmung und Stromzuführung) mit alkali-entfernbarer Siebdruckfarbe aufgebracht; das freiliegende Kupfer weggeätzt, beispielsweise vermittels von Kupferchlorid; und die alkali-entfernbare Maskenschicht bei 45° C mit 5%iger Natronlauge entfernt.
f) Nach dem Spülen und Neutralisieren in verdünnter Schwefelsäure mit nachfolgendem Spülen wird getrocknet.
g) Nach dem Trocknen wird eine Haftvermittlerschicht aus vorgeformtem Material bei 150° C während 5 Minuten bei einem Druck von 12 bis 16 bar, vorzugsweise 14 bar, mit der Oberfläche verpreßt.
h) Hierauf wird das Leiterzugmuster aus vorgeformtem Draht, der mit einer Isolierschicht versehen ist, beispielsweise wie in DP 1 906 967 beschrieben, aufgebracht und in bekannter Weise während des Legevorganges auf der Oberfläche festgelegt; der Vorgang wird gegebenenfalls auf der zweiten Seite wiederholt.
909810/0393
i) Hierauf wird ein Schichtaufbau gebildet, der ausgehend von der mit dem Drahtleiterzug versehenen Oberfläche aus einer Lage eines Prepregs mit niedrigem Fließvermögen, vorzugsweise mit einem solchen mit einem Harzgehalt von 60% und einem Fließgrad von 10%, besteht;
und aus zwei Lagen von Prepreg mit hohem Fließvermögen/ sowie aus einer einseitig für die Haftvermittlung vorbereiteten, 35 ^i starken Kupferfolie besteht.
j) Der gebildete Schichtaufbau wird für 45 Minuten bei 172° C und geeignetem Druck von beispielsweise 12 bis 16 bar, vorzugsweise 14 bis 15 bar, Verpreßt.
k) Anschließend wird in den Gebieten der mit Isolierstoff ausgefüllten Lochungen das Leiterzuglochmuster hergestellt, und zwar mit einem Durchmesser, der um etwa 0,15 mm größer ist als der Enddurchmesser.
Es hat sich als vorteilhaft erwiesen, diese Locher durch Bohren mit hoher Bohrerumdrehungszahl von beispielsweise 32 000 U/Min. und einer Vorschubgeschwindigkeit von 50 u/Min, anzufertigen.
1) Nach dem Entgraten und Säubern der Oberfläche, beispielsweise mit feinem Schmirgelpapier, werden alle Reste durch Spülen mit Hochdruck-Wasserstrahl von 20 bar entfernt.
m\ Anfichl Innorui wird dio so vorbereitet«· Kinltcit für ^O Mimid-M bei 60° C mit einer Kaliumpermanganat-Lösung behandelt und nach dem Neutralisieren und Spülen in heißem Wasser für 5 Minuten bei 20° C in einer Hydrazinhydrat-LÖsung behandelt.
909810/0393
η) Nach dem Spülen in fließendem Wasser wird mit Wasser von einem Druck von 20 bar gereinigt und die Oberfläche mit Natriumpersulfat chemisch behandelt und gespült.
o) Nach einer Behandlung in verdünnter Salzsäure für 5 Minuten wird mit einer Palladium(II)Zinn(II)Chlorid-Lösung katalysiert und durch stromlose Metallabscheidung der Metallbelag aufgebaut .
p) Nach dem Spülen und Trocknen wird die Leiterplatte auf einwandfreie Beschaffenheit kontrolliert. Anschließend wird gegebenenfalls das Negativ des gewünschten Leiterbildes auf der Oberfläche aufgedruckt oder die Oberfläche insgesamt, gegebenenfalls unter Aussparung von Lötaugen, abgedeckt.
Nach dem stromlosen und/oder galvanischen Aufbringen einer Kupferschicht von beispielsweise 25 ja und gegebenenfalls einer ätzresistente Metallschicht, die beispielsweise aus Zinn/Blei besteht und eine Dicke von 15 p. aufweist, wird die Abdeckschicht entfernt und das nunmehr freiliegende Kupfer in üblicher Weise abgeätzt.
Die Übergröße des Lochdurchmessers kann in weiten Grenzen frei gewählt werden und liegt beispielsweise zwischen 0,05 und 0,1 mm.
909810/0393
Wird beispielsweise kein Leiterzugmuster für Abschirmung und Stromzuführung benötigt, so bedarf es der unter Punkt c) aufgeführten Kupferfolie nicht.
Weiterhin kann in einer anderen Ausführungsform das Leiterzug, muster für Abschirmung und Stromzuführung durch additive oder semi-additive Herstellmethoden angefertigt werden, wobei zweckmäßigerweise anstelle der Kupferfolie eine Schicht aus einem Haftvermittler, etwa nach DB-PS 1 665 314 tritt,
Weiterhin kann anstelle der unter Punkt e) aufgeführten alkalientfernbaren Siebdruckfarbe jede andere geeignete Abdeckmaske einschließlich von aus Photodrucklacken und Photodrucktrockenfilmen hergestellten Masken dienen.
Schließlich kann nach einer weiteren Ausgestaltung der Erfindung der Verpreßvorgang, insbesondere auch jener der Verfahrensschritte g) und j) anstelle von Plattenpressen vermittels Rollpreßeinrichtungen oder dergleichen ausgeführt werden.
BEISPIEL 2
Zum Herstellen einer Leiterplatte mit Metallträger nach der Art einer gedruckten Schaltung wird nach der Erfindung wie folgt verfahren:
a) Zuschneiden des plattenförmigen Metallträgers, beispielsweise eines Aluminiumbleches von 0,8 rom Dicke;
909810/0393
b) Bohren des Lochbildes mit einem gegenüber den gewünschten Enddurchmesser um 0,6 mm vergrößerten Lochdurchmesser;
c) Entgraten;
d) Anätzen der Oberfläche In 10%iger Salzsäure für 2 MIn.;
e) Spülen In fließendem Wasser für 5 MIn.;
f) Trocknen bei 80° C für 30 Minuten;
g) Beidseitig Verpressen mit je einer Lage 0,078 mm dicken Prepregs mit einem Harzgehalt von 60% und einem Fließgrad von 40% und einer Lage 0,2 mm dicken kupferkaschierten Epoxydharzglasgewebes, beispielsweise bei 122° C und einem Druck von 12 bar für 45 Minuten, wobei sich ein einheitlicher Schichtpreßstoff bildet, bei dem die im Metallträger befindlichen Lochungen vollständig oder weitgehend mit Isolierstoff ausgefüllt sind.
h) Bohren des Lochbildes mit einem um 0,15 mm gegenüber dem gewünschten Enddurchmesser vergrößerten Durchmesser, vor" zugsweise mit einer Bohrerdrehzahl von 32.000 U/Min und einem Bohrervorschub von 50yu/Min.
i) Entgraten und Reinigen;
j) Aufbringen einer stromlos hergestellten Kupferschicht nach bekannten Verfahren und unter vorherigem Anätzen in Chromschwefelsäure bei 50° C für 10 Minutenι
k) Drucken einer Maske dem negativen Leiterbild entsprechend, die vermittels Sieb- oder Photodruck aufgebracht wird;
909810/0393
1) Galvanische oder stromlose Metallisierung der freiliegenden Gebiete, beispielsweise Aufbringen von 25 u Kupfer und 15 a Blei/Zinn;
m) Entfernen der Maskenschicht und Abätzen des nunmehr freiliegenden Kupferbelages;
n) Mechanische Endbearbeitung;
o) Tempern bei 150° C für 60 Minuten;
p) Endkontrolle.
BEISPIEL 3
Dieses entspricht Beispiel 2, jedoch wird anstelle eines Metallträgers aus Aluminiumblech ein solcher aus Stahlblech von beispielsweise 0,4 mm Dicke benutzt; weiters wird anstelle des kupferkaschierten Epoxyglasgewebes eine Schicht aus einem Haftvermittlereigenschaften aufweisenden Harzgemisch aufgebracht.
Nach dem Herstellen des Lochbildes werden sodann die Leiterzüge in bekannter Weise vermittels voll- oder semi-additiver Herstellverfahren aufgebaut und die fertiggestellte Leiterplatte bei 150° C für 60 Minuten getempert.
BEISPIEL 4
In Abänderung der Verfahren nach den Beispielen 1 bis 3 wird als Basismaterial ein solches, das durchwegs für die strom-
909810/0393
lose Metallabscheidung katalysiert ist, benutzt; ebenso wird gegebenenfalls eine Haftvermittlerschicht verwendet, die durchwegs für die stromlose Metallisierung katalysiert ist.
In einer Weiterbildung der Erfindung wird das Trägermaterial aus Metall mit einer die Zahl der späterhin in der fertiggestellten Leiterplatte übersteigenden Zahl von Lochungen versehen, die sämtlich mit Isolierstoff ausgefüllt werden. Im Zuge der Herstellung der Leiterplatte werden sodann lediglich jene Lochfüllungen aus Isolierstoff in üblicher Weise durch Stanzen oder Bohren oder dergleichen mit Löchern versehen, deren Wandung aus Isolierstoff besteht, die dem Lochmuster der fertigen Leiterplatte entsprechen, während die Isolierstoff-Füllung anderer vorhandener Lochungen im Trägermaterial intakt belassen wird.
Zweckmäßigerweise wird das Trägermaterial mit einer Vielzahl von vorteilhafterweise in einem Muster, beispielsweise im für Leiterplatten üblichen Raster, angeordneten Lochungen versehen, die mit Isolierstoff gefüllt werden.
Dadurch wird es möglich, bei der Herstellung von Leiterplatten von vorbereitetem Basismaterial auszugehen, das für eine Vielzahl von verschiedene Leiter- und Funktionslochmuster aufweisende Leiterplatten geeignet ist und so- diese in entsprechenden Mengen angefertigt werden können.
Insbesondere bei der Herstellung von Leiterplatten, deren Funktionslochmuster im Raster angeordnet ist, wie dies beispielsweise für Leiterplatten zur Verwendung im Digitalbereich
• 909810/0393
bzw. solchen, die mit einer Mehrzahl von integrierten Schaltkreisen Verwendung finden, zutrifft, ermöglicht es diese Weiterbildung der Erfindung, von einem einheitlich in Serienfertigung hergestellten Basismaterial auszugehen, was zu einer besonders wirtschaftlichen Fertigung von elektrischen Leiterplatten, bei denen ein Trägermaterial aus Metall benutzt wird, führt. Dieses Trägermaterial kann, ausgehend von im Raster vorgelochten Metallträgerplatten, beispielsweise in für Schichtpreßstoffe üblichen Tafelgrößen hergestellt werden.
909810/0393

Claims (17)

2739404 PATENTANSPRÜCHE
1. Verfahren zum Herstellen elektrischer Leiterplatten, bei denen das Trägermaterial für die Leiterzüge aus Metall besteht oder einen Metallkern aufweist, und das Leiterzugmaterial aus vorgeformtem Draht oder drahtformigern Material beliebigen Querschnitts bzw. aus einer Metallfolie bzw. einem Metallfilm besteht, der vermittels Metallabbau- oder -aufbaumethoden oder einer Kombination beider Verfahren ausgebildet wird, dadurch gekennzeichnet, daß der Metallträger bzw. das mit einem Metallkern versehene Trägermaterial zunächst mit Lochungen versehen wird, deren Durchmesser entsprechend, beispielsweise um 0,25 bis 1 mm und vorzugsweise um 0,4 bis 0,8 mm größer gewählt wird als der für die fertige Leiterplatte gewünschte Lochdurchmesser; und daß nach dem Säubern und gegebenenfalls Entgraten des Trägers ein Schichtaufbau hergestellt wird, der auf einer oder beiden Seiten des Trägers, beginnend von dessen Oberfläche, eine oder mehrere Schichten oder Lagen aus aus wärmefließfähigem Isoliermaterial, beispielsweise in Form von Prepregs, aufweist und dessen außenliegende (n) Oberfläche (n) gegebenenfalls mit einem Kupferbelag, beispielsweise einer Kupferfolie,oder einem mit einer solchen Folie einseitig versehenen Isolierstoffträger, vorzugsweise einem kupferkaschierten Epoxydharzglasgewebe, bedeckt ist; und daß der gebildete Schichtaufbau unter Wärme- und Druckeinwirkung verpreßt wird und so ein Schichtpreßstoff hergestellt wird, bei dem die Lochungen im Träger mit Isolierstoff vollständig oder weitgehend ausgefüllt sind.
909810/0393
ORIGINAL INSPECTED
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem späteren Verfahrensschritt der Leiterplatten-Herstellung die mit Isolierstoff vollständig oder weitgehend ausgefüllten Lochungen mit Löchern, beispielsweise Bohrungen, gewünschten Durchmessers versehen werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Metallträger nach dem Lochen und Entgraten in Methyl onchlorid gereinigt wird, und daß der Schichtaufbau jeweils au:; einem Prepreg mit einem Harzgehalt von 60% und einem Fließvermögen von 40% und einem kuperkaschierten Epoxydglasgewebe bzv/. einer einseitig zur Verbindung mit dem Harzgemisch in bekannter Weise vorbehandelten Kupferfolie besteht; und daß der gebildete Schichtaufbau durch Wärme und Druck unter Ausfüllen der Lochungen in einen Schichtpreßstoff verwandelt wird; und daß anschließend in an sich bekannter Weise, vorzugsweise durch Aufbringen einer Maske und Abätzen des nidit maskierten Kupfers, ein erstes Leiterzugmuster geschaffen wird; und daß, vorzugsweise nach dom Entfernen der Abdeckmaske, die Oberfläche gereinigt und mit einer Träger- und Haftvermittlerschicht verbunden wird; und daß auf dieser ein zweites Leiterzugmuster nach einem der bekannten Verfahren hergestellt wird.
4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der gelochte und gereinigte Metallträger mit einem Prepreg von 0,05 bis 0,1 mm, vorzugsweise 0,078 mm, und dessen Oberfläche mit einer Kupferschicht von
909810/0393
- Y-
vorzugsweise 10 bis 70 η versehen wird; und daß der Schichtaufbau bei 150 bis 200° C, vorzugsweise bei 172° C, und einem Druck von 10 bis 25 bar, vorzugsweise von 15 bis 18 bar, für eine Zeitspanne von 15 bis 140 Minuten, vorzugsweise 40 Minuten, verpreßt wird; und daß sodann die Kupferoberfläche mit einer Maskenschicht aus vorzugsweise durch Alkali-Einwirkung entfernbarer Farbe versehen wird, die die den Leiterzügen des ersten Leiterζugmusters entsprechenden Oberflächenbezirke bedeckt; und daß anschließend die freiliegende Kupferfläche in bekannter Weise, vorzugsweise durch Ätzen in Kupferchloridlösung, entfernt und die Maskenschicht abgelöst wird; und daß sodann die Oberfläche sorgfältig gespült und neutralisiert wird; und daß nach dem Trocknen eine Schicht aus Isolierstoff, die gleichzeitig Haftvermittlereigenschaften für das darauf aufzubringende Leiterzugmuster aus vorgeformtem, drahtförmigem Material aufweist, aufgebracht, vorzugsweise auflaminiert wird, beispielsweise bei 15 bar und 150° C während 5 Minuten; und daß sodann das Muster aus vorgeformten Leiterzügen aus drahtförmigem Material in an sich bekannter Weise aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach dem Aufbringen der drahtförmigen Leiterzüge die Oberfläche auf einer oder beiden Seiten mit einem Schichtaufbau versehen wird, der beginnend mit einer Lage aus "low-flow" Prepreg, vorzugsweise mit 60% Harzgehalt und einem Fließgrad von 10%, sowie einer oder mehreren Lagen, vorzugsweise zwei Lagen, aus "high-flow" Prepreg und gegebenenfalls aus kupferkaschiertem
909810/0393
-
Epoxydharzträgermaterial bzw. einer einseitig zum Erzielen einer haftfesten Verbindung vorbehandelten Kupferfolie besteht; und daß der Schichtaufbau unter Druck- und Hitzeeinwirkung verpreßt wird, beispielsweise für 45 Minuten bei einem Druck von 15 bar und einer Temperatur von 172° C; und daß hierauf die Löcher, deren Wandungen zu metallisieren sind, hergestellt werden, und zwar vorzugsweise mit einem gegen dem Enddurchmosser um 0,15 nun vergrößerton Durchmesser und bei einer '■/;; nr Umdrehungszahl von 32 000 U/Min, und einem Bohrvorschub von 50 u/U; und daß nach dem Reinigen der Oberfläche diese und die Löcher einer Behandlung mit KMnO4 mir nachfolgender Neutralisation, vorzugsweise in Hydrazinhydrat, ausgesetzt und nach sorgfältigem Spülen in bekannter Weise für die stromlose Metallabscheidung katalytisch sensibilisiert werden; und daß sodann die Lochwandverkupferung, gegebenenfalls einschließlich von Leiterzügen eines dritten Leiterzugmusters auf der Oberfläche vermittels stromloser Metal!abscheidung, gefolgt oder nicht von galvanischer Metallabscheidung, und gegebenenfalls einem Ätzvorgang aufgebaut wird.
6. Verfahren nach Anspruch 1 bzw. 2, dadurch gekennzeichnet, daß der Schichtstoff aus Metallträger und aufgebrachter Isolierschicht mit den zu metallisierenden Löchern versehen wird und sodann das Leiterbild nach bekannten Verfahren, einschließlich der Lochwandmetallisierung, hergestellt wird.
909810/0393
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Reinigung vor dem Katalysieren eine Behandlung mit Chromschwefelsäure einschließt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Oberfläche des Schichtstoffes aus einer Haftvermittlerschicht besteht, und daß diese vorzugsweise nach dem Herstellen der Lochungen in bekannter Weise für die stromlose Metallabscheidung knt-.nlysiert und sodann im ganzem oder in Ok;n Cw.. Leiterzugmuster entsprechenden Bezirken vermittels stromloser Metallabscheidung allein oder im Verein mit galvanischer Abscheidung mit einem Metallbelag versehen wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es einem oder mehreren Beispielen in der Beschreibung entspricht.
10. Basismaterial zum Herstellen von elektrischen Leiterplatten nach mindestens einem der Ansprüche 1 bis 9, bei denen das Trägermaterial aus Metall besteht oder einen Metallkern aufweist und mit einer Schicht aus Isolierstoff versehen ist, dadurch gekennzeichnet, daß das Trägermaterial aus Metall zunächst mit einem einer vorgegebenen Anordnung entsprechenden Lochmuster versehen wird und anschließend die Oberfläche mit einer Schicht aus Isoliermaterial überzogen und die Lochungen mit Isoliermaterial ausgefüllt werden.
909810/0393
11. Basismaterial nach Anspruch 10, dadurch gekennzeichnet, daß die Lochungen in einem Rasterfeld angeordnet sind.
12. Basismaterial nach Anspruch 11, dadurch gekennzeichnet, daß alle Rasterschnittpunkte mit Lochungen versehen sind.
13. Basismaterial nach mindestens einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Isolierstoffschicht Haftvermittlereigenschaften aufweist bzw. mit einer Haftvermittlerschicht versehen ist.
14. Basismaterial nach mindestens einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß seine Oberfläche mit einer Metallschicht versehen ist.
15. Basismaterial nach Anspruch 14, dadurch gekennzeichnet, daß die Metallschicht aus einer Kupferfolie besteht, vorzugsweise aus einer solchen, deren der Isolierstoffschicht zugewendete Fläche in bekannter Weise für den Folienkaschiervorgang vorbereitet ist.
16. Basismaterial nach Anspruch 14, dadurch gekennzeichnet, daß die Metallschicht vermittels stromloser Metallabscheidung allein oder im Verein mit galvanischer Abscheidung hergestellt ist.
909810/0393
17. Basismaterial nach mindestens einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß das Trägermaterial aus Metall mit einer die Zahl der späterhin in der fertiggestellten Leiterplatte übersteigenden Zahl an Lochungen versehen ist, die sämtlich mit Isolierstoff ausgefüllt sind, und daß lediglich die dem Lochmuster der fertiggestellten Leiterplatte entsprechenden Lochungen mit einer öffnung versehen sind,die im Isolierstoffmaterial angeordnet ist und einen Isolierstoffwandbelag gewünschter Dicke aufweist.
909810/0393
DE2739494A 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten Ceased DE2739494B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2739494A DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten
AT0579978A AT377884B (de) 1977-08-30 1978-08-09 Verfahren zum herstellen elektrischer leiterplatten
SE7808954A SE7808954L (sv) 1977-08-30 1978-08-24 Forfarande och material for framstellning av tryckta kretsar
NL7808763A NL7808763A (nl) 1977-08-30 1978-08-24 Werkwijze voor het vervaardigen van electrische gelei- derplaten en basismateriaal daarvoor.
CH900978A CH631587A5 (de) 1977-08-30 1978-08-25 Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens.
GB7834948A GB2007152B (en) 1977-08-30 1978-08-30 Method of production of electrically contuctive panels and insulating base materials
JP10741178A JPS5456173A (en) 1977-08-30 1978-08-30 Preparation of conductive panel and insulating base material
US06/264,857 US4336100A (en) 1977-08-30 1981-05-18 Method of production of electrically conductive panels and insulating base materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2739494A DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten

Publications (2)

Publication Number Publication Date
DE2739494A1 true DE2739494A1 (de) 1979-03-08
DE2739494B2 DE2739494B2 (de) 1980-10-16

Family

ID=6017911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2739494A Ceased DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten

Country Status (8)

Country Link
US (1) US4336100A (de)
JP (1) JPS5456173A (de)
AT (1) AT377884B (de)
CH (1) CH631587A5 (de)
DE (1) DE2739494B2 (de)
GB (1) GB2007152B (de)
NL (1) NL7808763A (de)
SE (1) SE7808954L (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027336A1 (de) * 1980-07-18 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zur bohrungsisolierung bei metallkernleiterplatten
DE3536883A1 (de) * 1985-10-16 1987-04-16 Isola Werke Ag Basismaterial fuer gedruckte schaltungen
DE3626232A1 (de) * 1986-08-02 1988-03-10 Akyuerek Susanne Verfahren zur herstellung einer leiterplatte
EP0244699A3 (en) * 1986-04-25 1988-04-20 Mitsubishi Plastics Industries Limited Substrate for a printed circuit board
EP0252295A3 (de) * 1986-07-09 1989-03-15 Schering Aktiengesellschaft Kupferätzlösungen
EP0282078A3 (en) * 1987-03-12 1989-11-08 Isola Werke Ag Process for making an electrical-circuit board comprising a metal core and basic material for the same
WO1990001860A1 (de) * 1988-08-04 1990-02-22 Teldix Gmbh Leiterplatte
EP0393381A3 (de) * 1989-04-17 1991-07-03 International Business Machines Corporation Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797970U (de) * 1980-12-08 1982-06-16
DE3408630A1 (de) * 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
US4767672A (en) * 1984-09-17 1988-08-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
US4679122A (en) * 1984-10-09 1987-07-07 General Electric Company Metal core printed circuit board
JPS61230933A (ja) * 1985-04-06 1986-10-15 日本製箔株式会社 プリント配線基板の製造方法
GB8512916D0 (en) * 1985-05-22 1985-06-26 Horgan M F Probe cards
JPS62130597A (ja) * 1985-12-02 1987-06-12 オ−ケ−プリント配線株式会社 プリント配線基板の製造方法
JPS61285788A (ja) * 1985-06-13 1986-12-16 オ−ケ−プリント配線株式会社 プリント配線基板の製造方法
DE3790062C2 (de) * 1986-02-06 1992-01-23 Fujitsu Ltd., Kawasaki, Kanagawa, Jp
JPS632396A (ja) * 1986-06-23 1988-01-07 オ−ケ−プリント配線株式会社 プリント配線基板
DE3631426A1 (de) * 1986-09-16 1988-03-24 Ruwel Werke Gmbh Einen plattenfoermigen metallkern aufweisende leiterplatten und verfahren zu deren herstellung
JPS63241991A (ja) * 1987-03-30 1988-10-07 株式会社 コサク メタルベ−スプリント基板の製造方法
US5120384A (en) * 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
JPH0621595A (ja) * 1992-07-03 1994-01-28 Cmk Corp プリント配線板用素材
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
JP3565069B2 (ja) * 1998-12-28 2004-09-15 ソニーケミカル株式会社 両面フレキシブルプリント基板の製造方法
EP1870491B1 (de) * 2006-06-22 2015-05-27 Enthone, Inc. Verbessertes Verfahren zur Direktmetallisierung von elektrisch nicht leitfähigen Substratoberflächen, insbesondere Polyimidoberflächen
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
KR101100708B1 (ko) 2010-05-13 2011-12-30 엘에스산전 주식회사 진공 차단기
WO2015200008A1 (en) * 2014-06-23 2015-12-30 3M Innovative Properties Company Method of patterning a metal on a transparent conductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3334395A (en) * 1962-11-26 1967-08-08 Northrop Corp Method of making a metal printed circuit board
US3435127A (en) * 1965-05-03 1969-03-25 Burroughs Corp Conductive adhesive articles and manufacture
JPS49348B1 (de) * 1970-12-25 1974-01-07
US3969816A (en) * 1972-12-11 1976-07-20 Amp Incorporated Bonded wire interconnection system
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027336A1 (de) * 1980-07-18 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zur bohrungsisolierung bei metallkernleiterplatten
DE3536883A1 (de) * 1985-10-16 1987-04-16 Isola Werke Ag Basismaterial fuer gedruckte schaltungen
EP0244699A3 (en) * 1986-04-25 1988-04-20 Mitsubishi Plastics Industries Limited Substrate for a printed circuit board
EP0252295A3 (de) * 1986-07-09 1989-03-15 Schering Aktiengesellschaft Kupferätzlösungen
DE3626232A1 (de) * 1986-08-02 1988-03-10 Akyuerek Susanne Verfahren zur herstellung einer leiterplatte
EP0282078A3 (en) * 1987-03-12 1989-11-08 Isola Werke Ag Process for making an electrical-circuit board comprising a metal core and basic material for the same
WO1990001860A1 (de) * 1988-08-04 1990-02-22 Teldix Gmbh Leiterplatte
EP0393381A3 (de) * 1989-04-17 1991-07-03 International Business Machines Corporation Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate

Also Published As

Publication number Publication date
AT377884B (de) 1985-05-10
JPS5456173A (en) 1979-05-04
CH631587A5 (de) 1982-08-13
US4336100A (en) 1982-06-22
GB2007152A (en) 1979-05-16
ATA579978A (de) 1984-09-15
GB2007152B (en) 1982-05-26
NL7808763A (nl) 1979-03-02
DE2739494B2 (de) 1980-10-16
SE7808954L (sv) 1979-03-01

Similar Documents

Publication Publication Date Title
DE2739494A1 (de) Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
EP0109920B1 (de) Verfahren zum Reinigen von Löchern in gedruckten Schaltungsplatten mit permanganathaltigen und basischen Lösungen
DE1521436A1 (de) Verfahren zum Herstellen von metallisierten Wandungen von Durchbruechen in elektrisch isolierenden Materialien
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE2541282A1 (de) Verfahren zur herstellung von durchgangsloechern in einem laminat
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
DE2320099A1 (de) Verfahren zur herstellung eines kunststoffsubstrates mit aufgerauhter oberflaeche
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE1665374B1 (de) Basismaterial aus isolierstoff zum herstellen gedruckter leiterplatten
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE1199344B (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2952961C1 (de) Verfahren zur Herstellung einer gedruckten Schaltung
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE1496984C3 (de) Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE1665277A1 (de) Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern
DE2014104C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE2515706A1 (de) Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE2161829A1 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8263 Opposition against grant of a patent
8235 Patent refused
8235 Patent refused