[go: up one dir, main page]

DE2732582A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2732582A1
DE2732582A1 DE19772732582 DE2732582A DE2732582A1 DE 2732582 A1 DE2732582 A1 DE 2732582A1 DE 19772732582 DE19772732582 DE 19772732582 DE 2732582 A DE2732582 A DE 2732582A DE 2732582 A1 DE2732582 A1 DE 2732582A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
semiconductor
impurities
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772732582
Other languages
English (en)
Other versions
DE2732582C2 (de
Inventor
Jun-Ichi Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zaidan Hojin Handotai Kenkyu Shinkokai
Original Assignee
Zaidan Hojin Handotai Kenkyu Shinkokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zaidan Hojin Handotai Kenkyu Shinkokai filed Critical Zaidan Hojin Handotai Kenkyu Shinkokai
Publication of DE2732582A1 publication Critical patent/DE2732582A1/de
Application granted granted Critical
Publication of DE2732582C2 publication Critical patent/DE2732582C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10P32/15
    • H10P76/40

Description

PATENTANWALT DlPL-ING £000 MÜNCHEN 22 KARL H. WAGNER SEV JRZMÜHLSRASS'
y. POSrF4CH^32582
19. Juli 1977 77-N-2859
.'idan Ho j in Handotai Kenkyu Shinkokai, Kawauchi, Sendai, Miyagi, Japan
Ver "ahren zur Herstellung einer Halbleitervorrichtung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eir :i Halbleitervorric' ^ung, und zwar insbesondere auf ein Verfahren zur Herstellu..y einer Halbleitervorrichtung mit <ii. r ersten Zo ie hoher Störstellenkonzentration einer erster Leizfähigkeitstype, die angrenzend an eine zweite Zone mit ger.nger Störstellenkonzentration einer zweiten Leitfähigkei.stype vorgesehen ist, wobei letztere Zone von gleicher oder entgegengesetzter Leitfähigkeitstype wie die erste Leitfähigkeitstype sein kann.
Bei mit hoher Frequenz arbeitenden, eine hohe Leistung aufweisenden oder LSJ (large scale-integrierten) Halbleitervorrichtungen besteht eine Notwendigkeit, Zonen unterschiedlicher Störslellenkonzentrationen und unterschiedlicher Leitfähigkeitstypen in zweidimensionalen oder dreidimensionalen Gebilden mit hoher Genauigkeit auszubilden. Insbesondere bei der Ausbildung einer Zone einer ersten Leitfähigkeitstype (beispielsweise n-Type) mit einer sehr hohen Störstellenkonzentretior angrenzend an eine Zone einer zweiten Leitfähigkeitstype (beispielsweise p-Type) von geringer Störstellenkonzentration durch selektive Diffusion, selektives Epitaxialwachstum, usw.
709884/0978
TELEFON (OW) »8627 TELEC=IAMM: PATLAW MÖNCHEN TELEX: W20» p«tw «
ORIGINAL INSPECTED
- T ■
erfolgt eine Rückverteilung (Aus-Diffusion) der ersten Leitfähigkeitstypenverunreinigungs- oder Störstellenart durch anormale Diffusion, Oberflächendiffusion, Rück-Verdampfung, Rück-Ätzung, usw., und zwar infolge der erforderlichen Hochtemperaturbehandlung. Daher wird die genaue Ausbildung der entsprechenden Zonen schwierig. Darüber hinaus tritt auch die Rückverteilung der Störstellen aus der stark dotierten Zone zur benachbarten leicht dotierten Zone nach der Bildung der entsprechenden Zonen auf, und zwar bei jedem hochtemperaturprozess wie beispielsweise Oxydation, Diffusion, Epitaxialwachstum oder chemischer Dampfabscheidung (CVD = chemical vapor deposition), und zwar infolge ähnlicher Gründe. Dann werden nicht nur die vorbestimmten Formen ode· Gestalten deformiert, sondern benachbarte, aber getrennte stark dotierte Zonen können kurzgeschlossen werden, und zwar über eine rückverteilte Zone von ursprünglich niedriger Störstellenkonzentration, was zur Zerstörung des konstruierten Vorrichtungsgebildes oder seiner Kennlinien führt.
Zusammenfassung der Erfindung. Die vorliegende Erfindung sieht ein Verfahren zur Herstellung einer Halbleitervorrichtung vor, und zwar mit benachbarten und deutlich definierten Zonen mit hohen und niedrigen Störstellenkonzentrationen, wobei erfindung. jemäß vorgesehen ist, daß die Nachteile üblicher Ausbildungen vermieden werden.
Gemäß einem Aspekt der Erfindung ist insbesondere ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, welche eine stark dotierte Zone benachbart zu einer leicht dotierten oder nahezu Intrinsic-Zone in einem Halbleiterplättchen aufweist, wobei folgende Schritte vorgesehen sind: Diffusion einer Verun-r reinigung (Störstellen) einer ersten Leitfähigkeitstype zur Bildung einer stark dotierten Zone aus der ersten Leitfähigkeitstype und Diffusion einer weiteren Verunreinigung (Störstellen) einer zweiten Halbleitertype entgegengesetzt zur ersten Halbleitertype in mindestens einen Teil der stark dotierten Zone der ersten Leitfähigkeitstype, um so im wesentlichen die Wirkung der Störstellen der ersten Leitfähigkeitstype auszulöschen, die in
709884/0976
der leicht dotierten oder nahezu Intrinsic-Zone rückverteilt ist, und zwar durch die Kompensation der Störstellen der zwei Leitfähigkeitstypen. Dieses Verfahren ist insbesondere bei der Herstellung von solchen Halbleitervorrichtungen effektiv, wie den statischen Induktionshalbleitervorrichtungen einschließlich Transistoren, Thyristoren, integrierten Logikschaltungen, usw., vorgeschlagen vom Erfinder der vorliegenden Anmeldung (vgl. Japanische Patentanmeldung Nr. 46-28405 "Field Effect Transistor", Japanische Patentanmeldung Nr. 46-57768 "Field Effect Transistor", Japanische Patentanmeldung Nr. 50-126111 "Static Induction Type Thyristor", Japanische Patentanmeldung Nr. 50-126112 "Static Induction Type Thyristor", Japanische Patentanmeldung Nr. 50-126113 "Method of Manufacturing Static Induction Type Thyristor", Japanische Patentanmeldung Nr. 50-146588 "Integrated Circuit Including Inversely Operated Static Induction Transistor" und Japanisch! Patentanmeldung Nr. 50-93748 "Semiconductor Device").
Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:
Fig. 1a und 1b Querschnitte eines Halbleiterchips (Halbleiterplättchen) , wobei dargestellt ist wie eine stark dotierte Zone in einer Halbleiterzone mit niedriger Störstellenkonzentration der gleichen oder der entgegengesetzten Leitfähigkeitstype hergestellt wird;
Fig. 2a und 2b Querschnitte eines Halbleiterplättchens, wobei
dargestellt ist wie eine anormale Diffusion ai ftritt, und zwar von einer stark dotierten Zone in eine leicht dotierte Zone;
Fig. 3a-3c Querschnitte einer Halbleitervorrichtung, wobei
dargestellt ist wie die anormale Diffusion von Störstellen aus einer stark dotierten Zone gemäß
703804/0978
einem Ausführungsbeispiel der Erfindung kompensiert werden kann;
Fig. 4a und 4b Querschnitte eines Halbleiterplättchens, wobei dargestellt ist wie die Oberflächendiffusion oder Rückverteilung auftritt aus einer stark dotierten Zone in eine leicht dotierte Zone nach Ausbildung eines Isolator- oder Trennf ilnus ;
Fig. 5a-5c Querschnitte eines Halbleiterplättchens, wobei
dargestellt ist wie die Störstellenrückverteilung aus einer stark dotierten Zone in eine leicht dotierte Zone auftritt bei Ausbildung einer darüber liegenden Lage;
Fig. 6a-6c Querschnitte eines Halbleiterplättchens, wobei
dargestelt ist wie die Störstellenrückverteilung gemäß einem and ren Ausführungsbeispiel der Erfindung kompensiert werden kann.
Die Fig. 1a und 1b zeigen das konventionelle Verfahren zur Ausbildung einer stark dotierten Zone einer ersten Leitfähigkeitstype in einem Kristall mit niedriger Störstellenkonzentration. Bei der Ausbildung einer stark dotierten Zone, beispielsweise der p-Type, in einer Zone mit niedriger Störstellenkonzentration der η-Type oder p-Type wird ein dünner Oxid- oder Nitridfilm 11 zur Verwendung als Diffusionsmaske an der Oberfläche des Halbleiterplättchens 1 ausgebildet und es wird ein bzw. mehrere geeignete Fenster darinnen durch das üblichen Photoätzverfahren oder selektive Ätzverfahren vorgesehen. In diesem Falle wurden Fenster auf beiden Seiten der Diffusionsmaske 11 ausgebildet. Daraufhin werden Störstellen der p-Type stark in das Halbleiterplättchen 1 eindotiert, und zwar durch Diffusion aus Störstellendampf oder aus dem Glas oder dotierter Oxidlage mit den Störstellen, um so stark dotierte Zonen 2 zu bilden. Eine nicht diffundierte Zone 11, d.h. eine Zone von niedriger Störstellenkonzentration, verbleibt unterhalb der Diffusionsmaske 11 (vgl. Fig. 1b). Hier besteht eine Möglichkeit, daß do-
709884/0970
tierte Störstellenatome längs der Oberfläche diffundieren können, d.h. längs der Grenzfläche von Diffusionsmaske 11 und Halbleiterplättchen 1 mit einer unnormal hohen Geschwindigkeit (unnormale Diffusion, die durch Zwischenflächenbeanspruchungen hervorgerufen sein kann). Dieser Vorgang wird in dieser Beschreibung auch als eine Art von Rückverteilung bezeichnet. Wenn ein Paar von stark dotierten Zonen 2 nahe zueinander, wie in diesem Fall, anooordnet sind, so können sie durch eine unnormale oder anormale Diffusionslage 2', wie in Fig. 2a gezeigt, verbunden sein. Diese unnormale Diffusion wird deutlicher, wenn die Störstellenkonzentration in der stark dotierten Zone 2 höher ist, wenn die Störstellenkonzentration in der leicht dotierten Zone oder Intrin ;c-Zone 1 geringer ist und wenn die Trennung zwischen benachbarten Paaren stark dotierter Zonen 2 kürzer ist. Ferner hängt diese unerwünschte Diffusion auch von der Dicke und dem Material der Diffusionsmaske 11, der Diffusionstemperatur, der Diffusionsperiode, usw. ab. Beispielsweise erreicht die Lochkonzentration in der anormalen Diffusionslage 2' die Größenordnung von 10 - 10 cm , wenn die Störstellenkonzentration der Zone 1 mit niedriger Störstellenkonzentration ungefähr 5 χ iO12 bis 2 χ 1013 Atome/cm3 beträgt, die Störstellenoberflächenkonzentration (beispielsweise Bor B) in der stark dotierten p-Type-Zone 2 ist ungefähr 10 Atome/cm , die Trennung zwischen benachbarten stark dotierten Zonen 2 ist 5 bis 10 Mikrometer, die Diffusionstemperatur beträgt 1200°C, die Diffusionsperiode ist 30 Minuten und die Diffusionsmaske 11 ist
ο aus SiO_ gebildet und besitzt eine Dicke von ungefähr 4000 A.
Ferner, selbst wenn die benachbarten stark dotierten Zonen noch nicht miteinander verbunden sind wie in Fig. 2b, senkt die unnormale Erstreckung der n-Type-Lage 2' längs der Kristalloberfläche die Abmessungsgenauigkeit ab und kann die Sperrschichtkapazität erhöhen. Man kann somit eine gewünschte Trägerdichteverteilung nicht erreichen, und somit erhält man kein Halbleiterelement mit den gewünschten elektrischen Eigenschaften. Das obige Problem wird von ernster Natur bei der selektiven Diffusion zur Bildung der Gate-Zone der Sperrschichttype bei statischen Induktions-Feldeffekttransistoren und Thyristoren, bei der
709884/0976
Emitterdiffusion in bipolaren Transistoren und bei der selektiven Diffusion zur Bildung von Source und Drain in Feldef ekttransistoren.
Gemäß iinem Ausführungsbeispiel der Erfindung werden die Effekte der unnormal rückverteilten Störstellenatome einer ersten L i.tfi;'iigkeitstype längs der Grenzfläche zwischen einer Viffusioiismaske und einem Halbleiterkörper darunter dadurch beseitigt, daß man die Diffusionsmaske mit Störstellen einer zweiten Leitfähigkeitstvpe entgegengesetzt zur ersten Leitfärigkeitstype der stark dotierten Zone dotiert, um so elektronisch die rückverteilten Störstellenatome der ersten Leitfähigkeit-type mit denjenigen der zweiten Leitfähigkeitstype unter der Uiffusionsmaske zu kompensieren.
Fig. 3a-3c oranschaulichen das ooige Ausführungsbeispie dieser Erfinduny. ,ine Diffusionsmaske 11, die n-Type-Störsteilen enthält, wird auf einem η -Type-Halbleiterchip 1 (Fig. 3e) ausgebildet. Die'Diffusionsmaske 11 kann ausgebildet werden durch Oxydierung der Oberfläche des Haloleiterplättchens 1 bei 1200 C in einer Atmosphäre gebil^ %t aus einer Mischung ve η ungefähr 1 ccm/Minute trockenen Sauerstoffs, dar durch mittels Trockeneis gekühltes FCl., geleite'; wurde, in einem Haupte trom aus nassem -'auerstof fgas von 5 l/Minute. Alternativ kann die Diffusionsm^ske 11 ein chemisch abgeschiedener Siliciumo>id (SiO2) oder Siliciumnitrid (Si3N4)-Film sein, der eine derartige Verunreinigung oder Störstellen enthält, und zwar gebildet du^ch die Hinzufügung einer kleinen Menge eines Hydrids oder eines Chlorids e .es Störstellenelements in ein Hauptmischungsgas aus S^4 + O2 oder SiH4 + NH3.
Sodann wird die Diffusionsmaske 1' selektiv durch das übliche Verfahren geätzt und sodann werden p-Type-Störstellen in Jas Halbleiterp Lattchen 1 eindiffundiert, um die stark dotierten p-Type-Zonen 2 zu bilden.Nach diesem Diffusionsverfahren Jiffundieren d\e n-Type-Störstellenatome,die in der Diffusicnsmaske 11 enthalten sind, heraus in das Halbleiterplättchen 1 (1* in Fig. 3b) und kompensieren die p-Type-Störstellenatome,
709884/0376
ORIGINAL INSPECTED
Jo
welche unnormal aus den stark dotierten Zonen 2 herausdiffundiert sind. Durch entsprechende Auswahl des Dotierniveaus in der Diffusionsmaske 11 kann man die effektive Leitfähigkeitstype und Trägerkonzentration in der Oberflächenzone 1' wie zuvor beibehalten, d.h. in einem Zustand der andernfalls geändert würde. Ferner kann die Ausdehni ig der Grenze der dotierten Zonen entlang der Oberfläche, wie durch die Zonen 2' in Fig. 2b gezeigt, effektiv durch das oben erwähnte Verfahren verhindert werden. Die effektive Grenze der dotie: en Zonen 2 nahe der Oberfläche wird nämlich so wie dies durch die msgezogene Linie A in Fig. 3c gezeigt ist. Auf diese Weise 'ann auch die Dimensionsgenauigkeit verbessert werden.
Wenn die Zonen hoher und niedriger Störstellenkonzentrationen die entgegengesetzte Leitfähigkeitstype aufweisen wie im oben erwähnten Beispiel, so besitzt die bevorzugte Menge der in die Diffusionsmaske einzudotierenden Störstellen einen solchen Pegel oder ein solches Niveau, daß die resultierende Störstellenkonzent:ation im Halbleiterplättchen 1 die gleiche ist oder etwas höher liegt als die Störstellenkonzentration, die von der stark dotierten Zone rückverteilt wurde. Wenn die beiden Zonen die gleiche Leitfähigkeitstype besitzen, so ist der bevorzugte Dotierpegel von solcher Art, daß die resultierende Störstellenkonzentration im Halbleiterplättchen etwas niedriger oder höchstens gleich der StörstelLenkonzentration ist, welche von der stark dotierten Zone rückverteilt wurde. Die nicht kompensierten Reststörstellen im ilalbleiterplättchen 1 sollten die gleiche Leitfähigkeitstype gemäß der Erfindung aufweisen wie die der eine niedrige Konzentration besitzenden Zone.
Es vst ersichtlich, daß die gleichförmige Verteilung der Störstelleu in der Diffusionsmaske nicht erforderlich ist. Eine Diffusionsmaske, die keine Störstellen enthält, kann als überzug über e;.ner Diffusionsmaske angebracht werden, die ein gewünschtes Niveau an Störstellen enthält oder die Störstellenkonzentration kann gradiert, d.h. graduell geändert werden. Verschiedene Änderungen oder Abwandlungen können entsprechend der Art der Verunreinigung, der Konzentration der rückverteilten Störstellen, usw.
709864/0976
vorgenommen werden. Obwohl das obige Ausführungsbeispiel für den Fall der Ausbildung stark dotierter Zonen durch selektive Diffusion beschrieben wurde, so kann die Erfindung doch auch für den Fall selektiven Epitaxialwachstums, usw. verwendet werden. Beim selektiv/en Epitaxialwachstum können Störstellen mit einer Leitfähigkeitstype entgegengesetzt zu der der selektiv gewachsenen Lage der Maske (SiO-, Si-N , usw.) für selektives Wachstum hinzugefügt werden.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird ein_ Lage mit einer solchen Leitfähigkeitstype, die entgegengesetzt zu derjenigen der stark dotierten Zone ist, die darauffolgend ausgebildet werden soll, vorläufig durch Diffusion oder Epitiaxialwachstum in oder auf der Halbleiteroberfläche ausgebildet vor der ' ildung einer Diffusionsmaske. Hier wird wiederum die Störstellenkonzentration in der vorläufig dotierten Zone derart ausgewählt, daß sie die gleiche ist oder etwas höher liegt als die erwartete Störstellenkonzentration, die von der stark dotierten Zone dann rückverteilt wird, wenn die Zonen hoher und niedriger Störstellenkonzentrationen von entgegengesetzter Leitfähigkeitstype sind und die gleich oder etwas niedriger liegt als die erwartete Störstellenkonzentration, die von der stark dotierten Zone rückverteilt wird, wenn die Zonen der hohen und der niedrigen Störstellenkonzentrationen von der gleichen Leitfähigkeitstype sind. Dieses Verfahren gibt ähnliche Effekte für die Beseitigung des Problems der unerwünschten Diffusion, wie sie unter Bezugnahme auf Fig. 2a und 2b beschrieben wurde. Eine kombinierte Anwendung der obenstehenden Verfahren ist ebenfalls außerordentlich wirkungsvoll.
Als nächstes wird ein weiteres Problem sowie dessen Lösung beschrieben. Es sei angenommen, daß Zonen einer hohen und einer niedrigen Störstellenkonzentration 2 und 1 auf einer Halbleiteroberfläche freiliegen, und zwar ohne irgendeinen passivierenden Film, wie beispielsweise einen Oxidfilm (wie in Fig. 4a gezeigt). Wenn ein Oxid- oder Nitrid-Film 11 auf der gesamten Oberfläche des Halbleiterplättchens ausgebildet wird,durch
CVD oder durch thermische Oxydation, so werden die StorStellenatome
70988470976
Al
in stark dotierten Zonen 2 nach aussen diffundieren und/oder in die Gasphase verdampfen und werden sich auf der Oberfläche wiederabscheiden, und zwar infolge der hohen Temperatur, die in einem solchen Verfahren erforderlich ist. Infolgedessen werden sich die stark dotierten Zonen 2 nach aussen ausdehnen und eine dünne Lage 2' von einer relativ niedrigen Störstellenkonzentration kann ausgebildet werden, welche die gleiche Leitfähigkeitstype besitzt wie die der stark dotierten Zone 2, wie in Fig. 4b gezeigt. Dies ruft natürlich einen Kurzschluß der stark dotierten Zonen 2 dicht benachbart zueinander hervor und verhindert das Erreichen der gewünschten Arbeitsfähigkeit des Elements. Dieses Problem ist in solchen Fällen von ernster Natur, wo eine dritte Zone oder eine Lffusionsmaske darauf ausgebildet werden soll.
Eine erfindungsgemäße Lösung für dieses Problem besteht darin, Stör teilen dor entgegengesetzten Leitfähigkeitstype zu derjenigen der stark dotierten Zonen 2 in das gesamte Oberflächengebiet des Halbleiterplättchens 1 leicht einzudiffundieren oder abzuscheiden, und zwar vor der Bildung einer dritten Lage oder eines Oxid- oder Nitrid-Isolierfilms, um so die Störstellenatome zu kompensieren, die von den stark dotierten Zonen 2 aus rückverteilt wurden. Ein alternatives Verfahren besteht darin, Störstellen der entgegengesetzten Leitfähigkeitstype in den auszubildenden Isolierfilm zu dotieren.
Wenn eine stark dotierte Zone in einem leicht dotierten oder nahezu Intrinsic-Halbleiterplättchen der gleichen oder entgegengesetzten Leitfähigkeitstype ausgebildet werden soll, wie im Falle der Ausbildung eines eingebetteten Gate einer statischen Induktions-Halbleitervorrichtung, kann beispielsweise eine stark dotierte Zone 2 in einer Halbleiterkristall-Lage 1 von niedriger Störstellenkonzentration der entgegengesetzten Leitfähigkeitstype, wie in Fig. 1b gezeigt, ausgebildet werden,und sodann wird die Diffusionsmaske entfernt, um beide Zonen freizulegen, und eine Epitaxiallage oder -schicht 3 aus einer niedrigen Störstellenkonzentration von entgegengesetzter Leitfähigkeitstype wird darauf aufgewachsen (wie in Fig. 5a gezeigt).
709884/0976
Hier wird das Epitaxialwachstum bei einer hohen Temperatur von ungefähr 1100°C bis 1200°C erreicht. Daher können zuerst in dem Heizverfahren vor dem Epitaxialwachstum die Störstellenatome in der stark dotierten Zone 2 verdampfen und sich wiederabscheider oder diffundieren, und zwar längs der Oberfläche, um sich in dem Oberflächenteil der Halbleiterlage 1 wiederzuverteilen. Sodann können in der Anfangsstufe des Epitaxialwachstums die Störstollenatome in der stark dotierten Zone ebenfalls verdampfen und sich wieder auf der Oberfläche abscheiden und längs der Oberfläche diffundieren oder sie können in die Gasphase freigegeben werden, und zwar zusammen mit Halbleiteratomen durch die Riickätzu ι von HCl, usw., was durch die Wachstumsreaktion erzeugt wird,und sodann erfolgt die Wiedereinführung in die Wachstumslage 3, usw. Infolgedessen kann eine Struktur, wie in Fig. 5a gezeigt, nicht erhalten werden und Strukturen, wie sie in den Fig. 5b und 5c gezeigt sind, werden erreicht. Selbst in Fig. 5a ist die stark dot:^rte Zone 2 in einem gewissen Ausmaß der Ausdehnung in die Zone J niedriger Störsuellenkonzentration unterworfen, und zwar infolge der thermischen Diffusion von Störstellenatomen während der Wärmebehandlung. In Fig. 5b kommt es zur RückverteiJung von Störstellenatomen in der stark dotierten Zone 2 in der Nacl Barschaft der Grenzfläche des Halbleiterplättchens 1 und der Wachstumslage 3, und es wird eine Zone 2' der gleichen Leitfähigkeitstype gebildet wie die der stark dotier-Len Zone 2. Somit können benachbarte Paare von stark dotierten Zonen 2 kurzgeschlossen werden oder die eine niedrige Störstellenkonzentration aufweisenden Lagen 1 und 3 werden voneinander getrennt durch die unbeabsichtigt ausgebildete Zone 2'. Ferner 1 irden sich die stark dotierten Zonen unnotwendigerweise in die eine niedrige Störstellenkonzentration aufweisende Zone 3 erstrecken, und zwar durch das sogenannte Selbstdotieren (auto-doping) infolge der Rückätzung und dgl. Fig. 5c zeigt einen Zwischenzustand, in dem die neu ausgebildeten Zonen 2', erzeugt durch Rückverteilung der Störstellenatome aus den stark dotierten Zonen 2, sich längs der Oberfläche erstreckt haben, wobei sie sich aber noch nicht berühren. Dieses Phänomen zur Bildung von Strukturen gemäß Fig. 5c und noch bemerkenswerter gemäß Fig. 5b
709884/0978
wird noch deutlicher dann, wenn die Störstellenkonzentration im Halbleiterplättchen 1 und in der Wachsturnslage 3 niedriger ist, wenn die Wachstumstemperatur höher ist, wenn die Störstellenkonzentr.'.ion in der stark dotierten Zone 2 höher liegt und wenn die Breite der Fläche der eine niedrige Störstellenkoi.zentration aufweisenden Zone 1 ' ,definiert durch die stark dotierten Zonen 2, kleiner ist. Beispielsweise hatte die stark dotierte Zone 2 bei einer Struktur oder einem Gebilde gemäß Fig. 5b, welches mit einem Halbleiterkristall aus Silicium hergestellt wurde, eine Störstellen (Bor B)-Konzentration von ungefähr 10 Atomen/cm und einen Trennungabstand von 20 bis 30 Mikrometer, wobei ilie n-Type-Matrixzone 1 eine niedrige Störstellen-
13 3
konzentration von ungefähr 10 Atome/cm besaß und eine n-Type-
Wachsturnslage 3 eine Störstellenkonzentration von ungefähr 10 Atome/cm besaß und darauf mit einer Dicke von 20 Mikrometern bei 1200°C durch Epitaxialwachstum mit dem Gas SiCl4 + H2 ausgebildet war. Hier hatte die rückverteilte p-Type-Zone 2' eine Störstellenkonzer'tration von ungefähr 5 χ 10 bis 10 Atome/cm und eine Dicke von 2 bis 3 Mikrometern,und die stark dotierte p-Type-Zone 2 hatte sich in die Wachstumslage um ungefähr 5 bis 8 Mikiometer hinein ausgestreckt. Selbst wenn das Ausmaß dieses Phänomens schwach ist und eine Struktur gemäß Fig. 5c hervorgebracht wird, so steigt doch die Grenzschichtfläche in unvermeidbarer Weise an und die Abmessungen der entsprechenden Zonen können nicht genau gesteuert werden. Die Folge davon ist, daß der Ertrag an Pro ukten abnimmt, und zwar speziell bei Vorrichtungen für Hochfrequenz- und Hochleistungs-Anwendungsfälle und bei hochdichter Integration. Beispielsweise wird dieses Phänomen ein ernstes Problem bei der nildung einer eingebetteten Zone von hoher Störstellenkonzentration in einem statischen Induktionsfeldeffekthalbleitergebilde und auch bei der Bildung anderer eingebetteter Zonen von hoher Störstellenkonzentration in Halbleitervorrichtungen .
Eine Lösung für dieses Problem ist in Fig. 6a und 6b dargestellt. Vor dem Epitaxialwachstum werden Störstellen (eine Verunreinigung) von einer Leitfähigkeitstype entgegengesetzt zu der der stark dotierten Zone 2 vorläufig abgeschieden (adsorbiert) auf oder eindiffundiert {eingetrieben)in die ganzen Teile oder in ausgewählte
709884/0978
Teile der Halbleiteroberfläche, um die rückverteilten Störstellenatome zu kompensieren. In Fig. 6a ist eine Lage 31 ais derartigem Störstellenmaterial auf der Oberfläche abgeschieden. Wenn die Störstellen zur η-Type gehören, so kann die Abscheidung mittels eines Phosphorglases ausgeführt werden, welches in der Atmosphäre von PCl3 + N2 + O2 bei boO° C bis 800°C für ungefähr 20 Minuten abgeschieden wird. Diese abgeschiedene Glaslage wird vor dem Wachstum entfernt, wobei die Störstellen auf der Halbleiteroberfläche adsorbiert sind. Fig. 6b zeigt eine Lage 31, eine durch das bekannte Verfahren ausgebildete diffundierte Lage, um beispielsweise eine OberflächenstörStellenkonzentration von 1O bis 10 Atome/cm und eine Tiefe unterhalb mehrerer Mikron aufzuweisen. Wenn die Zone 2 der hohen StörstellenkcT/entration und die Epitaxiallage 3 der niedrigen Scörstellenkonzentration zur gleichen Leitfähigkeitstype gehören, so kann die Oberflächenkonzentration der entgegengesetzten Leitfähigkeitstype-Störstellen geringer sein und auch die Tiefe der Lage kann flacher sein. Von der stark dotierten Zone im Epitaxialwachstumsprozess rückverteilte Störstellenatome werden kompensiert durch die Störstellenatome der entgegengesetzten Leitfähigkeitstype, eingeführt aus der Abscheidung oder der diffundierten Lage, um die Bildung einer seitlich sich ausbreitenden Rückverteilungslage 21 und die übermäßige Ausdehnung der stark dotierten Zone 2 in die Wachstumslage 3 zu verhindern. Die Bildung der diffundierten Lage 3* der entgegengesetzten Leitfähiykeitstype kann entweder vor oder nach der Bildung der stark dotierten Zone 2 erfolgen.
Ein alternatives erfindungsgemäßes Verfahren besteht darin, die Epitaxiallage in mindestens zwei Lagen 3* und 3 zu unterteilen, und zwar mit unterschiedlichen Störstellenkonzentrationen, wie dies in Fig. 6c dargestellt ist. Wenn die Zonen 2 mit hoher Störstellenkonzentration im Substrat und die Epitaxialwachsturnslage 3 mit niedriger Störstellenkonzentration von entgegengesetztei Leitfähigkeitstype sind, so wird die Störstellenkonzentration in der ersten aufgewachsenen Lage 31 dichter zur stark dotierten Zone 2 derart angeordnet, daß sie relativ hoch ist, um die Kompensation der rückverteilten Störstellenatome zu bewirken. Die zweite aufgewachsene Lage 3 wird derart angeordnet, daß sie eine ge-
709884/0978
wünschte Störstellenkonzentration und Dicke besitzt. Die Störstellenkonzentration und Dicke der ersten gewachsenen Lage 3' sollte verändert werden, und zwar entsprechend der erwarteten Konzentration der rückverteilten StörStellenatome, die sich mit verschiedenen Parametern verändert. Unter den oben angegebenen Bedingungen kann die Konzentration in der Größenordnung von 5 χ 1014 bis 1017 Atome/cm3 liegen, und die Dicke kann zwischen 1 bis 3 Mikrometer betragen. Von Wichtigkeit ist die Dotierung von Störstellen in der ersten Lage 31 mit einer solchen Menge, die gerade oder etwas zuviel die rückverteilten Störstellen kompensiert. Wenn demgegenüber die Zonen 2 der hohen Störstellenkonzentration und die epitaxial gewachsene Lage 3 der niedriyen Störstellenkonzentration zur gleichen Leitfähigkeitstype gehören, so wird die erste gewachsene Lage 3' mit Störstellen der entgegengesetzten Leitfähigkeitstype (relativ zu der erwähnten gleichen Leitfähigkeitstype) dotiert, und zwar bis zu einer Konzentration etwas niedriger oder höchstens gleich der Konzentration der rückverteilten Störstellen. In der Tat können Störstellen dor erwähnten gleichen Leitfähigkeitstype au h gleichzeitig dotiert werden. Dieses Verfahren hat den Vorteil, daß das Wachstum der ersten Lage 31 und der zweiten Lage 3 kontinuierlich im gleichen Epitaxialwachstumsverfahren erreicht werden kann. Ein abgewandeltes erfindungsgemäßes Verfahren besteht in der graduellen Absenkung der Störstellenkonzentration der entgegengesetzten Leitfähigkeitstype von der Grenzfläche zur Erzeugung einer abgestuften (graduellen) Verteilung. Ferner kann, wenn erforderlich, das Gasätzverfahren im Heizschritt vor dem Epitaxialwachstum in einer Atmosphäre von entgegengesetzter Leitfähigkeitstype ausgeführt werden. Dies kann die Kristallisation der Wachstumslage verbessern. Ferner kann die erste Epitaxiallage 3' mit einer relativ hohen Störstellenkonzentration der entgegengesetzten Leitfähigkeitstype in der Zone 1· der niedrigeren Störstellenkonzentration ausgebildet werden, und zwar vor der Bildung der stark dotierten Zone 2. Gemäß den oben erwähnten Verfahren können die rückverteilten StorStellenatome kompensiert werden, und die Bildung einer rückverteilten Lage kann in wirkungsvoller Weise verhindert werden. Nach dem Epitaxialwachstum wird die
709884/0978
stark dotierte Zone 2 eine kleinere Fläche der Verbindung (junction) oder Grenze aufweisen und eine kleinere Ausdehnung in die Epitaxiallage besitzen, wie dies durch die gestrichelte Linie in Fig. 6c dargestellt ist.
Ein weiteres erfindungsgemäßes Verfahren besteht darin, Störstellen der entgegengesetzten Leitfähigkeitstype in einem gewissen Ausmaß in die stark dotierte Zone einzudotieren. Die dotierten Störstellen der entgegengesetzten Leitfähigkeitstype werden vorzugsweise unter denjenigen mit einem hohen Dampfdruck ausgewählt und demgemäß einem hohen Ausmaß an Selbstdotierung (insbesondere in dem Falle, wo die Zonen der hohen und niedrigen Störstellenkonzentrationen der entgegengesetzten Leitfähigkeit sty pe angehören). Wenn ferner das HauptstörStellenatom einen größeren Radius besitzt als das Halbleiteratom, so besitzt erfindungsgemäß das hinzugefügte Störstellenatom der entgegengesetzten Leitfähigkeitstype vorzugsweise einen kleineren Radius, und umgekehrt. Die Art und Weise der Dotierung einer sekundären Verunreinigung (Störstellen) kann aus folgenden Verfahren ausgewählt werden: Gleichzeitige selektive Diffusion, doppelte selektive Diffusion und gleichzeitiges dotiertes Epitaxialwachstum in der Formation der stark dotierten Zone, abhängig von den Diffusionskonstanten der verwendeten Störstellen. Hier sollte die Konzentration der sekundären Störstellen der entgegengesetzten Leitfähigkeitstype niedriger sein als die der Hauptstörstellen. Wenn ein solches Paar von Störstellen verwendet wird, die einen größeren und einen kleineren Atomradius bezüglich desjenigen des verwendeten Halbleiters aufweisen, so kann die Verformung des Halbleiterkristalls infolge der Differenz des Atomradius in einem gewissen Ausmaß ausgelöscht werden selbst bei hohen Störstellenkonzentrationen. Auf diese Weise kann die Erzeugung von Gitterstörstellen, wie beispielsweise Versetzungen, unterdrückt werden und die Kristallisation der darauf ausgebildeten Epitaxiallage kann verbessert werden. In der Tat besteht der Hauptzweck der sekundären Störstellen darin, die Rückverteilung der HauptstorStellenatome zu kompensieren, und zwar durch die sekundären Störstellenatome im epitaxialen
709864/0976
Wachstumsprozess. Zur vollkommenen Kompensation der Verformung des Halbleiterkristalls in der stark dotierten Zone kann zusätzlich eine dritte Verunreinigung (Störstellen), ausgewählt aus einer Gruppe von Störstellen der gleichen Leitfähigkeitstype, in das Hauj1:Störstellenelement und eine Gruppe von Atomen, die zur gleichen Gruppe der periodischen Tabelle gehören, in das Halbleiterelement eindotiert werden. Wenn beispielsweise der Halbleiter Silicium ist und wenn die stark dotierte Zone zur p-Type gehört, so können solche Kombinationen von Störstellen ausgewählt werden als B + Sb( + Ge oder Sn), B + As (+Ge oder Sn), B + P (+Ge oder Sn), B + Ga + Sb, B + As (+Ga, ht, Tt oder In) und Ga + P (+B oder C). Wenn die stark dotierte Zone zur η-Type gehört, so können Kombinationen wie die folgenden verwendet werden: Sb + Tt (+C, P oder B), As +B (+P oder C), P + At (+Ga, Ge oder Sn). Die in Klammer erwähnten Störstellen können, wenn nötig, zur Gitterkonstanteneinstellung hinzugefügt werden. Es ist ersichtlich, daß die oben erwähnten Kombinationen von Störstellen nicht einschränkend zu verstehen sind. Wie oben beschrieben, kann die Kompensation der Gitterverformung gleichzeitig mit der Kompensation der Störstellenrückverteilung erreicht werden, während die effektive Störstellenkonzentration in der Epitaxiallage reduziert wird.
Die oben erwähnten Ausführungsbeispiele sollen das Verständnis der Erfindung erleichtern, sollen aber nicht einschränkend verstanden werden. Die Leitfähigkeitstypen der entsprechenden Zonen können umgekehrt werden und die stark dotierte Zone kann auch durch selektives Epitaxialwachstum, selektives Ätzen nach gleichförmigem Epitaxialwachstum, Ionen-Implantation, usw. und auch durch selektive Diffusion gebildet werden. Das Halbleiterelement kann auch Germanium (Ge), III- V-Verbindungen, II-VI-Verbindungen und dgl. und auch Silicium (Si) sein.
Wie beschrieben, sollte erfindungsgemäß dann, wenn eine stark dotierte Zone gebildet wird oder gebildet werden soll in einer Halbleiterzone mit niedriger Störstellenkonzentration, die Rückverteilung der Störstellen aus der stark dotierten Zone kompensiert
709884/0978
Werden durch die Hinzufügung sekundärer Störstellen der entgegengesetzten Leitfähigkeitstype, um eine hohe abmessungsmäßige Genauigkeit und einen hohen Ertrag bei den erzeugten Halbleitervorrichtungen mit den gewünschten Kennlinien zu erreichen. Die vorliegende Erfindung ist besonders effektiv bei der Herstellung von statischen Induktions-Feldeffekttransistoren und Thyristoren, integrierten Schaltungen mit solchen Schaltelementen und bei anderen Halbleitervorrichtungen, die eine Struktur aufweisen, welche Zonen hoher und niedriger Störstellenkonzentration benachbart zueinander aufweisen.
Die Erfindung sieht also zusammenfassend ein Verfahren zur Herstellung einer Halbleitervorrichtung vor, welche eine erste und eine zweite Zone mit einer niedrigen und einer hohen Störstellenkonzentration aufweist, und zwar benachbart zueinander, und wobei ferner folgende Schritte vorgesehen sind: Ausbildung der zweiten stark dotierten Zone einer zweiten Leitfähigkeitstype in einer Halbleiterzone mit einer niedrigen Störstellenkonzentration, Dotierung einer dritten StörStellenart mit einer dritten Leitfähigkeitstype entgegengesetzt zur zweiten Leitfähigkeitstype in einer Zone,in der die Rückverteilung der Störstellen erwartet wird, die in der stark dotierten Zone angeordnet sind. Erfindungsgemäß ist die Konzentration der dritten Störstellen derart ausgewählt, daß im wesentlichen die Wirkung der Rückveiteilung der Störstellen der zweiten Leitfähigkeitstype kompensiert wird und daß die Leitfähigkeitstype und die effektive Störstellenkonzentration der benachbarten Zone niedriger Störstellenkonzentration sich in den gewünschten Bedingungen befindet.
709884/0978

Claims (11)

  1. ί 1.) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer Zone einer niedrigen Störstellenkonzentration einer ersten Leitfähigkeitstype und mindestens einer zweiten Zone einer hohen Störstellenkonzentration einer zweiten Leitfähigkeitstype, und zwar angeordnet benachbart zueinande - in einem Halbleiterkörper, gekennzeichnet durch den Schritt des Einführens dritter Störstellen einer Leitfähigkeitstype entgegengesetzt zu der zweiten Leitfähigkeitstype in einer solchen Zone und mit einer solchen Konzentration, daß die Rückverteilung der Störstellen der zweiten Leitfähigkeitstype in die anderen Zonen als die erwähnte zweite Zone im wesentlichen kompensiert ist.
  2. 2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Einführens einer dritten Störstellenart einer Leitfähigkeitstype entgegengesetzt zur zweiten Leitfähigkeitstype darin besteht, daß die dritte Störstellenart in mindestens einen Teil einer Maske zur Bildung der stark dotierten zweiten Zone eindotiert wird.
  3. 3. Verfahren zur Herstellung einer Halbleitervorrichtung na..ti Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Einführens der dritten Störstellen mit einer Leitfähigke tsart entgegengesetzt zu der erwähnten zweiten Leitfähigkeitsart in der Ausbi Λ dung einer Halbleiterlage besteht, die η it den dritten Störstellen dotiert ist, und zwar geschieht dies auf mindestens einem Teil der freiliegenden Oberfläche der ersten und zweiten Zonen.
  4. 4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Einführens der dritten Störstellen mit einer Leitfähigkeitstype entgegengesetzt zu der zweiten Leitfähigkeitstype ir der Ausbildung einer adsorbierten Lage besteht, die die dritten
    709884/0976
    ORIGINAL INSPECTED
    - rr -
    Störstellen enthält, und zwar auf mindestens einem Teil der freiliegende Oberfläche der ersten und zweiten Zonen.
  5. 5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennz ichnet, daß der Schritt des Einführens einer dritten Verunreinigung oder von Störstellen einer Leitfähigkeitstype entgegengesetzt zu der erwähnten zweiten Leitfähigkeitstype darin besteht, daß man die dritten Störstellen mit einer relativ hohen Konzentration in die Anfangsstufe einer Epitaxialwachstumslage eingibt, gebildet auf den ersten und zweiten Zonen.
  6. 6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Einführens einer dritten Verunreinigung einer Halbleitertype entgegengesetzt zur zweiten Halbleitertype darin besteht, daß nan die dritten Störstellen in mindestens einen Teil der zweiten Zone der zweiten Halbleitertype eindotiert.
  7. 7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Atomrad--us cer dritten Störstellen unterschiedlich von demjenigen das Halbleiteratoms in einem solchen Sinne ist, daß die Verformung des Halbleiterkristalls in der zweiten Zone durch die stark dotierten Störstellen der zweiten Halbleitertype kompensiert werden durch die Einführung der dritten Störsteilen.
  8. 8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch die Schritte des Dotierens einer Oberfläche einer Halbleiterzone von niedriger StOrstellenkonzentration mit Störstellen einer Leitfähigkeitstype entgegengesetzt zur zweiten Leitfähigkeitstype, und darauffolgende Ausbildung einer stark dotierten Zone der zweiten Leitfähigkeitstype in der Halbleiterzone.
    70 9 884/0978
  9. 9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Konzentration der dritten Störstellen derart ausgewählt ist, um die gewünschte Leitfähigkeitstype der erwähnten anderen Zonen aufrechtzuerhalten, während im wesentlichen die Wirkungen der rückverteilten Störstellen der zweiten Halbleitertype kompensiert werden.
  10. 10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die ersten und zweiten Leitfähigkeitstypen die gleichen sind, und daß die resultierende StörStellenkonzentration der dritten Störstellen in der ersten Zone höchstens gleich der der zweiten Leitfähigkeitstype ist, und zwar rückverteilt von der zweiten Zone in die erste Zone.
  11. 11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die erste Leitfähigkeitstype entgegengesetzt zur zweiten Leitfähigkeitstype ist, und daß die resultierende Störstellenkonzentration der dritten Störstellen in der ersten Zone mindestens gleich der der zweiten Leitfähigkeitstype ist, und zwar rückverteilt von der zweiten Zone in die erste Zone.
    709884/0976
DE2732582A 1976-07-19 1977-07-19 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Lifetime DE2732582C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8584576A JPS5311572A (en) 1976-07-19 1976-07-19 Method of making semiconductor device

Publications (2)

Publication Number Publication Date
DE2732582A1 true DE2732582A1 (de) 1978-01-26
DE2732582C2 DE2732582C2 (de) 1994-02-10

Family

ID=13870194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2732582A Expired - Lifetime DE2732582C2 (de) 1976-07-19 1977-07-19 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
JP (1) JPS5311572A (de)
CA (1) CA1111146A (de)
DE (1) DE2732582C2 (de)
FR (1) FR2359506A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5920014B2 (ja) * 1973-12-07 1984-05-10 帝人株式会社 仮撚加工糸の巻取方法
JPS58121684A (ja) * 1982-01-13 1983-07-20 Hitachi Ltd 半導体装置の製法
JPS58175874A (ja) * 1982-04-08 1983-10-15 Sanyo Electric Co Ltd 縦型接合fetの形成方法
JPS62162325A (ja) * 1986-01-13 1987-07-18 Sanyo Electric Co Ltd 半導体装置の製造方法
JPS62198120A (ja) * 1986-02-25 1987-09-01 Sanyo Electric Co Ltd 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT275606B (de) * 1964-12-16 1969-10-27 Philips Nv Halbleitervorrichtung mit einem Feldeffekttransistor und Verfahren zu ihrer Herstellung
DE1464840A1 (de) * 1961-07-13 1970-03-26 Itt Ind Gmbh Deutsche Halbleiteranordnung und Herstellungsverfahren
GB1200596A (en) * 1966-11-25 1970-07-29 Plessey Co Ltd Improvements in or relating to diffusion masks for semiconductor diffusion processes
GB1221882A (en) * 1967-06-01 1971-02-10 Telefunken Patent Method of diffusing impurities into a limited region of a semiconductor body.
GB1278052A (en) * 1968-05-21 1972-06-14 Western Electric Co Semiconductor devices and methods of making them

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464840A1 (de) * 1961-07-13 1970-03-26 Itt Ind Gmbh Deutsche Halbleiteranordnung und Herstellungsverfahren
AT275606B (de) * 1964-12-16 1969-10-27 Philips Nv Halbleitervorrichtung mit einem Feldeffekttransistor und Verfahren zu ihrer Herstellung
GB1200596A (en) * 1966-11-25 1970-07-29 Plessey Co Ltd Improvements in or relating to diffusion masks for semiconductor diffusion processes
GB1221882A (en) * 1967-06-01 1971-02-10 Telefunken Patent Method of diffusing impurities into a limited region of a semiconductor body.
GB1278052A (en) * 1968-05-21 1972-06-14 Western Electric Co Semiconductor devices and methods of making them

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Halbleiter-Technologie, J.Ruge, Springer-Verlag, Berlin, (1975), S. 55-64 *
IBM Technical Discl. Bull., Vol. 13, No. 3, Aug. 1970, p. 807-808 *
J.Electrochem.Soc. 119 (1972), Nr. 6, S. 767-772 *

Also Published As

Publication number Publication date
FR2359506A1 (fr) 1978-02-17
DE2732582C2 (de) 1994-02-10
FR2359506B1 (de) 1984-03-30
CA1111146A (en) 1981-10-20
JPS5311572A (en) 1978-02-02

Similar Documents

Publication Publication Date Title
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE69225520T2 (de) Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE2615754C2 (de)
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69022832T2 (de) Verfahren zur Bildung einer Germanium-Schicht und durch diese Schicht hergestellter Heteroübergangs-Bipolartransistor.
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
DE2732582A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2154386A1 (de) Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition