DE2730344A1

DE2730344A1 - INTEGRATED CONTROLLED SEMI-CONDUCTOR RECTIFIER ARRANGEMENT

Info

Publication number: DE2730344A1
Application number: DE19772730344
Authority: DE
Inventors: Alan William Fulton; William Jay Ooms
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1976-07-06
Filing date: 1977-07-05
Publication date: 1978-01-12
Also published as: FR2358024A1; JPS536585A; BE856484A

Description

BLUMBACH · WESER · BERGEN · KRAMER PATENT LAWYERS IN MUNICH AND WIESBADEN

Patentconsult Radeckestraße 43. 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme PatentconsuttPatentconsult Radeckestraße 43.8000 Munich 60 Telephone (089) 883603/883604 Telex 05-212313 Telegrams Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telephone (06121) 562943/561998 Telex 04-186237 Telegrams Patentconsutt

description

Die Erfindung bezieht sich auf einen integrierten gesteuerten Halbleitergleichrichter in einer Bauart, bei der eine epitaktische Schicht des einen Leitungstyps auf einem Substrat des entgegengesetzten Leitungstyps angeordnet ist und im Substrat eine vergrabene Zone des einen Leitungstypus vorgesehen ist. Die Elemente des Gleichrichters sind innerhalb und unmittelbar oberhalb der vergrabenen Zone angeordnet.The invention relates to an integrated controlled semiconductor rectifier of a type in which an epitaxial Layer of one conduction type is arranged on a substrate of the opposite conduction type and in the substrate a buried zone of the one conductivity type is provided. The elements of the rectifier are inside and immediately above the buried zone.

Aus vier Elementen aufgebaute pnpn-Anordnungen, die drei oder vier elektrisch zugängliche Halbleiterzonen aufweisen und als gesteuerte Halbleitergleichrichter bezeichnet werden, sind bekannt. Diese Bauelemente sind sowohl in diskreter Form als auch in Form integrierter Schaltungen aufgebaut worden. Eine typische bekannte integrierte pnpn- Anordnung ist aus einem seitlichen pnp-Transistor und einem vertikalen npn-Transistor aufgebaut, wobei die Basis des npn-Transistors und der Kollektor des pnp-Transistors in einer gemeinsamen Zone gebildet sindPnpn arrangements made up of four elements, the three or have four electrically accessible semiconductor zones and are referred to as controlled semiconductor rectifiers are known. These components have been constructed in both discrete and integrated circuit forms. One typical known integrated pnpn arrangement consists of a lateral pnp transistor and a vertical npn transistor constructed, wherein the base of the npn transistor and the collector of the pnp transistor are formed in a common zone

München: R. Kramer Dipl.-Ing. . w. Weser Dipl.-Phyj. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Or. phll. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. . P.Bergen Dipl.-Ing. Dr.jur. · 6. Zwirner Dipl.-Ing. Dipl -W.-Ing.Munich: R. Kramer Dipl.-Ing. . w. Weser Dipl.-Phyj. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Or. Phll. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. . P.Bergen Dipl.-Ing. Doctor of Law · 6. Zwirner Dipl.-Ing. Dipl -W.-Ing.

709882/10Π6709882 / 10Π6

-⁶- 27303U- ⁶ - 27303U

und der Kollektor des npn-Transistors und die Basis des pnp-Transistors in ähnlicher Weise in einer gemeinsamen Zone liegen. Dieser typische bekannte Aufbau kann über einer diffundierten Wanne in einem Substrat erzeugt und durch die Vorrichtung umgebende tiefe Diffusionen isoliert werden· Da aber dieser Aufbau ein seitliches Bauelement in Kombination mit einem vertikalen Bauelement umfaßt, ist an der Oberfläche des Halbleiterchips ein vergleichsweise großes Gebi& für eine je de dieser Anordnungen erforderlich.and the collector of the npn transistor and the base of the pnp transistor are similarly in a common zone. This typical known structure can be created over a diffused well in a substrate and isolated by the deep diffusions surrounding the device each de these arrangements required.

Bekanntlich ist dieses allgemein unerwünscht, weil dadurch die Anzahl solcher Schaltungsbauelemente, die in einem Halbleiterchip gegebener Größe untergebracht werden können, reduziert wird. Hinzu kommt noch, daß mit zunehmendem Oberflächengebiet die Kapazitäten größer werden, die der Anordnung zugeordnet sind, und die mögliche Betriebsgeschwindigkeit der Anordnung kleiner wird.As is well known, this is generally undesirable because it means the number of such circuit components that can be accommodated in a semiconductor chip of a given size is reduced will. In addition, the larger the surface area, the larger the capacitances associated with the arrangement and the possible operating speed of the arrangement becomes smaller.

Entsprechend der Erfindung werden demgemäß integrierte gesteuerte Halbleitergleichrichter der beschriebenen Art bereitgestellt, die verbesserte Eigenschaften aufweisen. Diese Gleichrichter zeichnen sich aus durch eine erste Zone eines Leitungstyps, der gegenüber dem der epitaktischen Schicht entgegengesetzt ist, wobei sich die erste Zone in die epitaktische Schicht von deren freier Fläche aus hinein erstreckt undAccordingly, according to the invention, integrated controlled Semiconductor rectifiers of the type described are provided which have improved properties. These Rectifiers are characterized by a first zone of a conductivity type which is opposite to that of the epitaxial layer wherein the first zone extends into the epitaxial layer from its free surface and

709882/10Π6709882 / 10Π6

so geformt ist, daß sie einen ausgewählten, vollständig oberhalb der vergrabenen Zone gelegenen Teil der epitaktischen Schicht umgrenzt, weiterhin durch eine zweite Zone des entgegengesetzten Leitungstyps innerhalb des umgrenzten Teils, die zwischen den Hauptflächen der epitaktischen Schicht, jedoch im Abstand hiervon, verläuft und eine solche Ausdehnung hat, daß sie die Umgrenzungszone schneidet, weiterhin durch eine dritte Zone des entgegengesetzten Leitungstyps, die vollständig innerhalb des umgrenzten Teils gelegen ist, sich nach unten von der freien Fläche der epitaktischen Schicht aus erstreckt und im Abstand von der ersten und zweiten Zone verläuft, und schließlich durch Leitermittel zum elektrischen Ankoppeln der vergrabenen Zone und der dritten Zone.is shaped to contain a selected portion of the epitaxial which is completely above the buried zone Layer delimited, further by a second zone of the opposite conductivity type within the delimited part, the between the main surfaces of the epitaxial layer, but at a distance therefrom, and has such an extension that it intersects the boundary zone, further through a third zone of the opposite conductivity type, which is completely within of the bounded part extends downward from the free surface of the epitaxial layer, and extends at a distance from the first and second zones, and finally through conductor means for electrically coupling the buried zone and the third zone.

Nachstehend ist die Erfindung anhand in der Zeichnung dargestellter Ausfuhrungsbeispiele im einzelnen beschrieben; es zeigen:The invention is illustrated below with reference to the drawing Exemplary embodiments described in detail; show it:

Fig. 1 eine schematische Ansicht eines bekannten pnpn-Baueleaentes mit einem elektrisch zugänglichen Anoden- und Kathodenanschluß sowie einem elektrisch zugänglichen Gate-Anschluß,1 shows a schematic view of a known pnpn component with an electrically accessible anode and cathode connection as well as an electrically accessible Gate connection,

Flg. 2 eine schematische Ansicht eines erfindungsgemäß ausgebildeten pnpn-Bauelementes mit einem elektrisch zugänglichen Anoden- und Kathodenanschluß und zwei elektrisch zugänglichen Gate-Anschlüssen,Flg. 2 is a schematic view of one designed according to the invention pnpn component with an electrically accessible anode and cathode connection and two electrically accessible gate connections,

7098Ö2/10U67098Ö2 / 10U6

273034/,273034 /,

Fig. 3 eine Schnittansicht eines typischen bekannten pnpn-Aufbaues, 3 is a sectional view of a typical known pnpn structure,

Flg. A eine Schnittansicht eines erfindungsgemäß ausgebildeten pnpn-Aufbaues,Flg. A is a sectional view of one designed according to the invention pnpn structure,

Flg. 5 eine Draufsicht zur Darstellung einer Vielzahl von Bauelementen nach Fig. 4 in einem einzigen Chip,Flg. 5 is a plan view showing a plurality of Components according to Fig. 4 in a single chip,

Fig. 6 das Schema eines pnpn-Aufbaues mit einem beigegebenen pnp-Steuertransistor zur Bildung eines Analogschalters nebst Speicher,6 shows the diagram of a pnpn structure with an attached pnp control transistor to form an analog switch and memory,

Fig. 7 eine schematische Ansicht eines Feldes solcher Bauelemente zur Bildung eines Analogschalters oder eines Speichers,7 is a schematic view of an array of such components to form an analog switch or one Memory,

Fig. 6 eine Draufsicht auf eine Vielzahl von Zellen, wie diese In Fig. 7 verwendet sind,Figure 6 is a top plan view of a plurality of cells such as these In Fig. 7 are used

Fig. 9 eine Schnittansicht der Anordnung nach Fig. 8 längs der Linie 9-9 in Fig. 8, und9 is a sectional view of the arrangement according to FIG. 8 along the line 9-9 in FIG. 8, and FIG

Fig. 10 eine weitere Schnittansicht der Anordnung nach Fig. 8 in Richtung des Pfeiles 10 der Fig. 8.FIG. 10 shows a further sectional view of the arrangement according to FIG. 8 in the direction of arrow 10 in FIG. 8.

Das Schaltbild und der Aufbau eines bekannten gesteuerten pnpn-Gleichrichters sind in Fig. 1 bzw. in Flg. 3 dargestellt. Dieses bekannte Bauelement ist aus einem seitlichen pnp-Transistor Q2The circuit diagram and the structure of a well-known controlled pnpn rectifier are in Fig. 1 and in Flg. 3 shown. This known component consists of a side pnp transistor Q2

709Ö82/ 10TT6709Ö82 / 10TT6

und einem vertikalen npn-Transistor Q1 aufgebaut. In Fig. 3 ist die Anode 301 des Transistors Q2 die kleine p-Zone 309, die in die η-leitende epitaktische Schicht 307 eindiffundiert ist, welche ihrerseits auf dem p-le it enden Substrat 310 gelegen ist. Der Rest des pnp-Transistors Q2 umfaßt in Fig. 3 eine p-Zone 305 mit einem metallischen Gateanschluß 303 an der freien Fläche der epitaktischen Schicht und eine Basiszone, die durch den aktiven Teil 313 der epitaktischen Schicht 307 zwischen den Anoden- und Gate-Diffusionszonen gebildet ist. Der vertikale npn-Transistor Q1 weist eine kleine eindiffundierte n⁺- Zone 304 auf, die insoweit die p-Eindiffusion 305, die den Kollektor des seitlichen pnp-Transistors bildet, kompensiert. Der Rest des npn-Transistors Q1 umfaßt einen aktiven Teil jener Eindiffusion 305 des Kollektors des pnp-Transistors und einen aktiven Teil der epitaktischen Schicht 304 oder einen aktiven Teil der n^f-Eindiffusion 308 oder eine Kombination aktiver Teile der epitaktischen Schicht 307 und der n⁺-Eindiffusion 308. Demgemäß umfassen die Basis des Transistors Q1 und der Kollektor des Transistors Q2 eine gemeinsame p⁺-Zone, während der Kollektor des Transistors Q1 und die Basis des Transistors 02 eine gemeinsame η-Zone umfassen. Nur die p⁺-Anodenzone des seitlichen Transistors und die n-Kollektorzone des vertikalen Transistors sind ihren jeweiligen Transistoren Individuell zugeordnet. Die solcherart aufgebauten pnpn-Bauelemente sind auf dem Halbleiterchip durch eine p-Diffusionszone 306 isoliert, die sich von der Oberfläche der epitaktischen Schicht zum Sub-and a vertical npn transistor Q1. In FIG. 3, the anode 301 of the transistor Q2 is the small p-zone 309 which has diffused into the η-conducting epitaxial layer 307, which in turn is located on the p-conducting substrate 310. The remainder of the pnp transistor Q2 comprises in FIG. 3 a p-zone 305 with a metallic gate connection 303 on the free surface of the epitaxial layer and a base zone which is formed by the active part 313 of the epitaxial layer 307 between the anode and gate Diffusion zones is formed. The vertical npn transistor Q1 has a small indiffused n ⁺ zone 304 which to this extent compensates for the p indiffusion 305, which forms the collector of the lateral pnp transistor. The remainder of the npn transistor Q1 comprises an active part of that indiffusion 305 of the collector of the pnp transistor and an active part of the epitaxial layer 304 or an active part of the n ^f indiffusion 308 or a combination of active parts of the epitaxial layer 307 and the n ⁺ Indiffusion 308. Accordingly, the base of the transistor Q1 and the collector of the transistor Q2 comprise a common p ⁺ region, while the collector of the transistor Q1 and the base of the transistor 02 comprise a common η region. Only the p ⁺ anode zone of the lateral transistor and the n collector zone of the vertical transistor are individually assigned to their respective transistors. The pnpn components constructed in this way are isolated on the semiconductor chip by a p-diffusion zone 306, which extends from the surface of the epitaxial layer to the sub-

709882/10Ü6709882 / 10Ü6

strat hin erstreckt. Bauelemente der in Fig. 3 dargestellten Art haben für gewisse Anwendungsfälle befriedigendes Verhalten, sie haben jedoch begrenzte Verstärkung und Schaltgeschwindigkeit. Die dargestellte Ausführungsform ist lediglich ein Beispiel eines bekannten gesteuerten pnpn-Gleichrichters, derstrat extends. Components of the type shown in Fig. 3 have satisfactory behavior for certain applications, however, they have limited gain and switching speed. The illustrated embodiment is only a Example of a known controlled pnpn rectifier, the

auf einem Einzelchip mit Verbindungsschaltungselementen inte's
griert werden kann. Weitere Beispiele sowohl in diskreter alson a single chip with interconnecting circuit elements inte's
can be grated. More examples in both discrete and

auch in integrierter Form sind bekannt.also in integrated form are known.

Das Schaltbild eines erfindungsgemäß ausgebildeten gesteuerten pnpn-Gleichrichters ist in Fig. 2 dargestellt. Hiernach umfaßt der gesteuerte Gleichrichter einen npn-Transistor Q1 und einen pnp-Transistor Q2, wobei die Basis eines jeden Transistors mit dem Kollektor des je anderen Transistors verbunden ist. Der gesteuerte Gleichrichter weist einen Anodenanschluß 201 auf, ferner einen Kathodenanschluß 202 und zwei Gate-AnschlüsseThe circuit diagram of a controlled pnpn rectifier designed according to the invention is shown in FIG. Hereinafter included the controlled rectifier has an npn transistor Q1 and a pnp transistor Q2, the base of each transistor having is connected to the collector of the other transistor. The controlled rectifier has an anode connection 201, furthermore a cathode connection 202 and two gate connections

203 und 204. Ein dem Gateanschluß 203 zugeführtes positives Signal versetzt den Gleichrichter in den leitenden Zustand, wenn eine Spannungsquelle mit dem Anoden- und Kathodenanschluß verbunden wird. In ähnlicher Weise versetzt ein dem Gateanschluß203 and 204. A positive signal fed to the gate terminal 203 puts the rectifier in the conductive state, when a voltage source is connected to the anode and cathode terminals. Similarly, one offsets the gate terminal

204 zugeführtes negatives Potential den Gleichrichter in leitenden Zustand, wenn dem Anoden- und Kathodenanschluß Spannung zugeführt wird. Demgemäß kann der gesteuerte Gleichrichter durch positive und negative Gate-Signale gesteuert werden.204 fed negative potential the rectifier in conductive State when voltage is applied to the anode and cathode terminals. Accordingly, the controlled rectifier controlled by positive and negative gate signals.

The cross section of an exemplary embodiment of the

709882/10176709882/10176

" ¹¹ ' 27303U" ¹¹ '27303U

findungsgemäßen gesteuerten pnpn-Gleichrichters ist in Fig. 4 dargestellt. Hiernach ist eine η-leitende epitaktische SchichtThe controlled pnpn rectifier according to the invention is shown in FIG. 4 shown. After that there is an η-conductive epitaxial layer

407 auf einem p-leitenden Substrat vorgesehen, in das vor dem Aufwachsenlassen der epitaktischen Schicht 407 eine n⁺-Wanne407 is provided on a p-type substrate, in which an n ⁺ well before the epitaxial layer 407 is grown

408 eindiffundiert worden ist. Die p-Eindiffusion 411, die sich von der Oberfläche der epitaktischen Schicht zum p-Substrat hin erstreckt, dient zur Isolation der einzelnen Bauelemente auf einem Halbleiterchip. Der gesteuerte pnpn-Gleichrlchter ist aus der kleinen p⁺-Zone 406, einem aktiven Teil 415 der epitaktischen Schicht 407, einer implantierten Zone408 has been diffused. The p-diffusion 411, which extends from the surface of the epitaxial layer to the p-substrate, serves to isolate the individual components on a semiconductor chip. The controlled pnpn rectifier is made up of the small p ⁺ region 406, an active part 415 of the epitaxial layer 407, an implanted region

409 und einer aktiven Zone 416 der epitaktischen Schicht 407 oder einem aktiven Teil der Wanne 408 aufgebaut. Demgemäß sind der pnp-Transistor Q2 und der npn-Transistor Q1 beide in vertikaler Form bei der Anordnung nach Fig. 4 aufgebaut. Die Basis des Transistors Q2 und der Kollektor des Transistors Q1 sind durch einen aktiven Teil 415 der epitaktischen Schicht 407 gebildet, der einen Anschluß an der freien Oberfläche aufweist, und zwar den metallisierten Kontakt 404, der für den Gateanschluß G1 vorgesehen ist. Die p-Zone 405, die die Anodenzone 406 umgibt, dient zur Herstellung eines Oberflächenzugriffs zur implantierten Zone 409 und zur Isolation der Zone 415· Der Ohmsche Kontakt 403 zur "p-Eindiffusion 405 liefert den Gateanschluß G2. Die Zone 409 ist durch Ionenimplantation hergestellt und deshalb in ihrer Dicke und Dotierstoffkonzentration leicht steuerbar. Die Implantierte Zone 409 enthält den Kollektor des pnp-Transistors 02 und die Basis des npn-Transistors Q1.409 and an active zone 416 of the epitaxial layer 407 or an active part of the tub 408. Accordingly, the PNP transistor Q2 and the NPN transistor Q1 are both constructed in vertical form in the arrangement according to FIG. The base of transistor Q2 and the collector of the transistor Q1 are formed by an active part 415 of the epitaxial layer 407, which has a connection to the free surface, namely the metallized contact 404, which is provided for the gate connection G1. The p-zone 405, which is the anode zone 406, is used to establish surface access to the implanted zone 409 and to isolate the zone 415 · The Ohmic contact 403 for "p-diffusion 405 provides the gate connection G2. The zone 409 is produced by ion implantation and therefore in its thickness and dopant concentration easily controllable. The implanted zone 409 contains the collector of the pnp transistor 02 and the base of the npn transistor Q1.

70S882/10Ü670S882 / 10Ü6

Die Geometrie der In Flg. 4 dargestellten Elemente und deren Dotierstoffkonzentrationen sind für das Schaltgeschwindigkeltsverhalten gesteuerter pnpn-Glelchrlchter der dargestellten Art kritisch. Erfreulicherweise können bei den erfindungsgemäß ausgebildeten gesteuerten pnpn-Gleichrlchtern sowohl die Abmessungen als auch die Dotierstoffkonzentrationen leicht und genau gesteuert werden, so daß sich gute Betriebseigenschaften ergeben. Eine erste Erwägung hierzu betrifft die relative Dotierstoffkonzentration der Emitter- und der Basiszone eines jeden der beiden den pnpn-Gleichrichter bildenden Transistoren. Bei der AusfUhrungsform nach Fig. 4 ist die Dotierstoffkonzentration in der p⁺-Zone 406 größer als die Dotierstoffkonzentration in der n-Zone 415. Da die Zone 406 den Emitter des Transistors Q2 und die Zone 415 die Basis dieses Transistors aufweist, ist die gewünschte Beziehung der Dotierstoffkonzentration vorhanden. In ähnlicher Weise ist die Dotierstoffkonzentration in der n⁺-Zone 408, die den Emitter des Transistors Q2 bildet, relativ hoch gegenüber der Dotierstoffkonzentration in der implantierten Zone 409, die die Basis des Transistors Q1 aufweist. Wiederum ist die gewünschte relative Dotierstoffkonzentration zwischen Emitter und Basis gegeben.The geometry of the in Flg. The elements shown in FIG. 4 and their dopant concentrations are critical for the switching speed behavior of controlled pnpn devices of the type shown. Fortunately, in the case of the controlled pnpn equalizers designed according to the invention, both the dimensions and the dopant concentrations can be easily and precisely controlled, so that good operating properties are obtained. A first consideration in this regard relates to the relative dopant concentration of the emitter and the base zone of each of the two transistors forming the pnpn rectifier. In the embodiment according to FIG. 4, the dopant concentration in the p ⁺ zone 406 is greater than the dopant concentration in the n zone 415. Since the zone 406 has the emitter of the transistor Q2 and the zone 415 has the base of this transistor, this is the desired one There is a relationship of the dopant concentration. Similarly, the dopant concentration in the n ⁺ region 408, which forms the emitter of transistor Q2, is relatively high compared to the dopant concentration in the implanted region 409, which comprises the base of transistor Q1. Again, the desired relative dopant concentration between emitter and base is given.

Eine weitere wichtige Erwägung hinsichtlich des Betriebsverhaltens eines gesteuerten Gleichrichters ist die Kapazität, da hohe Schaltgeschwindigkeit von erhöhter Kapazität nachteiligAnother important performance consideration of a controlled rectifier, the capacity is disadvantageous, since the high switching speed of increased capacity

709882/10Ü6709882 / 10Ü6

273034/.273034 /.

beeinflußt wird. Bei der Anordnung nach Fig. 4 ist der Abstand zwischen der n⁺-Wanne 408 und den p-Z„onen 405 und 409 für die Größe der Streukapazitätshauptquelle bestimmend. Demgemäß wird dieser Abstand bei der Herstellung sorgfältig gesteuert. Da das Gebiet der p⁺-Anodenzone 406 Kbin ist, ist diesem Anschluß vorteilhaft wenig Kapazität zugeordnet. Auch trägt die niedrige DotierstoffkonzentratΓοη der Zone 415 zu einer niedrigen Kapazität sowohl des Kollektor/Baäs- als auch des Emitter/Basis-übergangs des pnp-Transistors bei.being affected. In the arrangement according to FIG. 4, the distance between the n ⁺ -trough 408 and the pZ "ons 405 and 409 is decisive for the size of the main source of stray capacitance. Accordingly, this spacing is carefully controlled in manufacture. Since the area of the p ⁺ anode zone is 406 Kbin, little capacity is advantageously allocated to this connection. The low dopant concentrate of zone 415 also contributes to a low capacitance of both the collector / base and the emitter / base junction of the pnp transistor.

Die freie Oberfläche der epitaktischen Schicht 407 ist mit einer Oxidschicht 412 bedeckt, die nur an jenen Stellen durchbrochen ist, an denen eine Metallisierung auf die Oberfläche der epitaktischen Schicht aufgebracht ist.The free surface of the epitaxial layer 407 is covered with an oxide layer 412, which only breaks through at those points on which a metallization is applied to the surface of the epitaxial layer.

Die Anordnung nach Fig. 4 kann in folgenden Verfahrens schritten hergestellt werden, die auf einen Halbleiterkörper angewandt werden, der ein Substrat 410 des einen Leitungstypus aufweist, in das eine oder mehrere vergrabene Wannen 408 des entgegengesetzten Leitungstyps eindiffundiert sind und das eine darüberliegende epitaktische Schicht 407 des zweiten Leitungstyps trägt.The arrangement according to FIG. 4 can be produced in the following process steps which are applied to a semiconductor body having a substrate 410 of one conductivity type into which one or more buried wells 408 of the opposite Conduction type are diffused and an overlying epitaxial layer 407 of the second conduction type wearing.

1. Eindiffusion der Isolationszonen 411 des einen Leitungstyps, 1. Diffusion of the isolation zones 411 of one type of conduction,

2. Eindiffusion der die Wanne anschließende Zone 413 auf2. Diffusion of the zone 413 adjoining the tub

709882/1006709882/1006

geeignete Tiefe und Konzentration, um Ohmschen Zugriff und pnp-Isolation zu erhalten,appropriate depth and concentration to obtain ohmic access and pnp isolation,

3. Eindiffusion der umgrenzenden Zonen 405 des einen Leitungstyps,3. Diffusion of the bounding zones 405 of one conduction type,

4. Implantation der Zone 409 des ersten Leitungstyps innerhalb der Umgrenzungszone,4. Implantation of zone 409 of the first conduction type within the boundary zone,

5- Eindiffusion der Anodenzone 406 des einen Leitungstyps, 5- diffusion of the anode zone 406 of one conductivity type,

6. Aufwachsenlassen einer Oberflächenoxidschicht 412 und Erzeugung metallisierter Anschlüsse 414, 404 durch öffnungen in der Oxidschicht hindurch.6. Growing a surface oxide layer 412 and creating metallized terminals 414, 404 through openings in the oxide layer.

Fig. 5 zeigt eine Draufsicht auf ein Halbleiterchip und zeigt die Anordnung von Elementen zweier benachbarter, jedoch gegeneinander isolierter gesteuerter pnpn-Gleichrichter auf einem einzigen Halbleiterkörper. Auf der linken Seite der Fig. 5 ist ein gesteuertem pnpn-Gleichrichter mit aufgebrachter Oxidschicht 412 dargestellt, während im rechten Teil der Fig. 5 ein gesteuertem pnpn-Gleichrichter mit weggelassener Oxidschicht und Metallisierung dargestellt ist. Fig. 4 zeigt darüberhinaus den Aufbau einer Vielzahl isolierter gesteuerter pnpn-Gleichrichter auf einem einzigen Halbleiterchip und zeigt darüberhinaus, daß solche Vorrichtungen wirksam in einer Matrix hergestellt werden können, wobei die Elemente der Matrix unabhängig voneinander benutzt werden können, oder wobei die Elemente der Matrix in Gruppen zum Zwecke eines kooperativen BetriebesFIG. 5 shows a plan view of a semiconductor chip and shows the arrangement of elements of two adjacent, but against each other isolated controlled pnpn rectifier on a single semiconductor body. On the left of FIG. 5 is a controlled pnpn rectifier with an applied oxide layer 412, while in the right part of FIG. 5 a controlled pnpn rectifier with an omitted oxide layer and metallization is shown. Fig. 4 also shows the structure of a large number of isolated controlled pnpn rectifiers on a single semiconductor chip and further shows that such devices are effectively fabricated in a matrix where the elements of the matrix can be used independently of one another, or where the elements the matrix in groups for the purpose of cooperative operation

709882/10Π6709882 / 10Π6

-15- 27303U-15- 27303U

organisiert sein können. Wie aus Fig. 5 ersichtlich ist, umgrenzt die p-Isolationszone 411 eine entsprechende vertikale pnpn-Vorrichtung, um die gewünschte Isolation zu erzeugen. Weiterhin ist aus Fig. 5 ersichtlich, daB das Oberflächengebiet der Zone 406 im Vergleich zu der implantierten Zone klein ist, die innerhalb der von der p-Eindif fusion 405 umgrenzten Zone gelegen ist.can be organized. As can be seen from FIG. 5, the p-type isolation zone 411 delimits a corresponding vertical one pnpn device to create the desired isolation. It can also be seen from FIG. 5 that the surface area the zone 406 is small compared to the implanted zone, which within the bounded by the p-indiff fusion 405 Zone is located.

In Fig. 6 ist ein den "npn-Transistor Q1 und den pnp-Transistor 02 umfassender gesteuerter pnpn-Gleichrichter zusammen mit einem pnp-Steuertransistor Q3 dargestellt. Diese Anordnung liefert einen Analogschalter, der im Leitungszustand verriegelt werden und in einer Matrix (beispielsweise der nach Fig. 7) untergebracht werden kann, um eine Verbindungsfunktion oder eine Speicherfunktion erzeugen zu können. DefinitionsgemäB ist ein Analogschalter in der Lage, einen offenen oder einen geschlossenen Stromkreis zwischen Elementen zu bilden, beispielsweise die durch den Schalter verbundenen Leiter X und T.In Fig. 6, a is the "npn transistor Q1 and the pnp transistor 02 comprehensive controlled pnpn rectifier along with a pnp control transistor Q3 shown. This arrangement provides an analog switch that locks in the line condition and can be accommodated in a matrix (for example that according to FIG. 7) in order to have a connection function or to be able to generate a memory function. Is by definition an analog switch capable of an open or a closed Form a circuit between elements, for example, conductors X and T connected by the switch.

Fig. 8 zeigt eine Draufsicht auf die Anordnung von vier Analogschaltern nach Fig. 6 auf einem einzigen Halbleiterchip, und Flg. 9 und 10 sind Querschnitte von Teilen des Chips nach Fig. Des erleichterten Verständnisses wegen und zur Erläuterung der Beziehung der Schaltung nach Fig. 6 mit der Schaltung nach Fig. 2 ist es zweckmäßig, zuerst die Schnittansicht nach Fig. 10 zu erörtern.Fig. 8 shows a plan view of the arrangement of four analog switches 6 on a single semiconductor chip, and Flg. 9 and 10 are cross-sections of parts of the chip of Fig. To facilitate understanding and to explain the relationship between the circuit of FIG. 6 and the circuit of FIG FIG. 2, it is useful to first discuss the sectional view according to FIG. 10.

709882/1006709882/1006

27303U27303U

Fig. 10 zeigt eine Zelle der Speicheranordnung nach Fig. 8. Jede Zelle nach Fig. 8 weist einen gesteuerten pnpn-Gleichrichter auf, an dessen Anode der Y-Leiter 801 und an dessen Kathode der X-Leiter 814 angeschlossen sind. Die Steuerung des Gleichrichters erfolgt über den pnp-Steuertransistor (Q3 in Fig. 6), der entsprechend Flg. 10 durch.die Emitterzone 1015, die Basiszone 1011 und einen aktiven Teil der Eindiffusion 1005 gebildet ist. VIe in Fig. 7 und 8 dargestellt, sind die X-Anschlüsse der Zellen einer Zeile miteinander verbunden und sind sowohl die T- als auch die ¥-Anschlüsse der Zellen einer Spalte je miteinander verbunden. Wie aus Fig. 9 ersichtlich ist, ist der beispielhafte XO-Anschluß 814 mit der n⁺-Zone 818 über die n⁺- Eindiffusion 813 verbunden. Wie in Fig. 8 dargestellt, ist die n⁺-Eindiffusion 818 einer Zellenzeile gemeinsam. Sonach ist die Metallisierung, die dem Zugriff zu den X-AnschlUssen einer Zeile zugeordnet ist, durch eine einzige Oberflächenverbindung 813 bewerkstelligt, an die der XO-Leiter 814 angeschlossen ist. VIe weiterhin in Fig. 8 dargestellt ist, ist eine unabhängige Oberflächenmetallisierung für die V- und Y-Anschlüsse jeder Zelle des Speichers vorgesehen, und die Verbindung der einzelnen Anschlüsse erfolgt über eine Oberflächenmetallisierung. Die Isolation zwischen den Zellenzeilen erfolgt durch die p⁺- Eindiffusionen 811, die in Fig. 8 und 9 zu sehen sind. Die Isolation zwischen den Zellen einer Zeile erfolgt durch die in Fig. 8 und 10 dargestellten n⁺-Eindiffusionen 819. Bei Fehlen10 shows a cell of the memory arrangement according to FIG. 8. Each cell according to FIG. 8 has a controlled pnpn rectifier, to whose anode the Y-conductor 801 and to whose cathode the X-conductor 814 are connected. The rectifier is controlled via the pnp control transistor (Q3 in Fig. 6), which corresponds to Flg. 10 durch.die emitter zone 1015, the base zone 1011 and an active part of the diffusion 1005 is formed. VIe shown in FIGS. 7 and 8, the X connections of the cells of a row are connected to one another and both the T and the ¥ connections of the cells of a column are each connected to one another. As can be seen from FIG. 9, the exemplary XO connection 814 is connected to the n ⁺ zone 818 via the n ⁺ indiffusion 813. As shown in Figure 8, the n ⁺ indiffusion 818 is common to a cell row. Accordingly, the metallization associated with access to the X connections of a row is accomplished by a single surface connection 813 to which the XO conductor 814 is connected. As is also shown in FIG. 8, an independent surface metallization is provided for the V and Y connections of each cell of the memory, and the connection of the individual connections takes place via a surface metallization. The isolation between the cell rows is effected by the p ⁺ indiffusions 811, which can be seen in FIGS. 8 and 9. The isolation between the cells of a row takes place by the n ⁺ -indiffusions 819 shown in FIGS. 8 and 10. If absent

709882/1006709882/1006

eines adäquaten Abstandes zwischen benachbarten Zellen einer Zeile oder zwischen den eindiffundierten Zonen 819 kann eine parasitäre Transistorwirkung zwischen der Zone 1013 der einen Zelle und einer benachbarten Zone 1003 der nachfolgenden Zelle auftreten. Isolation durch Abstand, n⁺-Eindiffusionen oder durch andere bekannte Isolationsmethoden ist eine Angelegenheit beim Entwurf der Schaltung. ~*an adequate distance between adjacent cells of a row or between the diffused-in zones 819, a parasitic transistor effect can occur between zone 1013 of one cell and an adjacent zone 1003 of the following cell. Isolation by spacing, n ⁺ indiffusions, or other known isolation methods is a matter of circuit design. ~ *

Die Schaltung zum Steuern des Lesens und Schreibens von Information in die Speicherzellen nach Fig. 7 ist nicht darges1a.lt, da diese Schaltung für das Verständnis der Verwendung der Zellen nach Fig. 6 nicht erforderlich ist. Es seien jedoch einige wenige Beispiele für die Art und Weise gegeben, auf die die Leiter einer Zelle erregt werden, um so einen Überblick der Wirkungsweise einer Zelle zu schaffen. Die Zelle nach Fig. 6 wird leitend, wenn ein erstes Potential dem X-Leiter zugeführt wird, ferner ein positiveres Potential dem Y-Leiter und ein positives Steuerpotential dem W-Leiter. Das Potential auf dem W-Leiter liegt als positiver Impuls vor, der eine Strominjektion in eine der p-Zonen 1003 und 1009 verursacht, um den Gleichrichter in den leitenden Zustand zu triggern. Der Schalter nach¹ Fig. 6 wird in den sperrenden Zustand zurückgebracht, indem entweder der X- oder der Y-Leiter unterbrochen wird oder die Potentiale auf dem X- und Y-Leiter auf die selbe Höhe gebracht werden. Bei dem in Fig. 7 dargestellten Beispiel entsprechen die Zellen einerThe circuit for controlling the reading and writing of information in the memory cells of FIG. 7 is not shown, since this circuit is not necessary for an understanding of the use of the cells of FIG. However, let us give a few examples of the ways in which the conductors of a cell are excited in order to provide an overview of how a cell works. The cell according to FIG. 6 becomes conductive when a first potential is fed to the X conductor, a more positive potential to the Y conductor and a positive control potential to the W conductor. The potential on the W conductor is present as a positive pulse, which causes a current to be injected into one of the p-zones 1003 and 1009 in order to trigger the rectifier into the conductive state. The switch according to Figure ^1. 6 is returned to the blocking state by either the X or the Y-conductors is interrupted or the potentials on the X- and Y-conductors are brought to the same height. In the example shown in FIG. 7, the cells correspond to one

709882/10Π6709882 / 10Π6

Zelle den Elementen eines Datenwortes, und der Zugriff zu einem Datenwort erfolgt für das ganze Wort, etwa zum Auslesen des Inhaltes der Zellen oder zum Einschreiben neuer Information in die Zellen. Eine Zelle wird als im "1"-Zustand befindlich betrachtet, wenn leitende Verbindung zwischen ihrem X- und Y-Anschluß vorhanden ist und wird als im "O"-Zustand befindlich betrachtet, wenn keine leitende Verbindung zwischen dem X- und T-Anschluß vorhanden ist. Die Y-Leiter, beispielsweise die Leiter Yq bis Yjj einer Zeile sind den Zellen dieser Zeile diskret zugeordnet, ebenso auch den entsprechenden Zellen der anderen Zeilen, die mit Abtastschaltungen (nicht dargestellt) verbunden sind. Dem X-Leiter des auszulesenden Wortes wird ein negativer Leseimpuls zugeführt. Auf einen solchen Leseimpuls hin wird der Leitungs- oder Nichtleitungszustand der Zellen eines Wortes durch Änderungen im Stromfluß auf den entsprechenden Y-Leitern angezeigt. Befindet sich eine Zelle im "1"-Zustand, dann tritt eine Änderung im Stromfluß auf, die zeitlich dem dem X-Leiter zugehörten Impuls entspricht. Wenn aber die Zelle im ■O"-Zustand ist, wird keine derartige Änderung auf die Zufuhr eines negativen Leseimpulses zum X-Leiter hin auftreten.Cell the elements of a data word, and access to one Data word occurs for the whole word, for example to read out the contents of the cells or to write new information into the cells. A cell is considered to be in the "1" state, if there is a conductive connection between its X and Y terminal and is considered to be in the "O" state, if there is no conductive connection between the X and T connection. The Y-ladder, for example the ladder Yq to Yjj of a row are discrete to the cells of this row assigned, as well as the corresponding cells of the other rows, which are connected to scanning circuits (not shown) are. A negative read pulse is fed to the X conductor of the word to be read out. In response to such a reading pulse the conduction or non-conduction state of the cells of a word due to changes in the current flow on the corresponding Y-conductors displayed. If a cell is in the "1" state, then there is a change in the current flow that corresponds in time to the pulse associated with the X-conductor. But if the cell is in ■ O "state, there will be no such change on the supply of a negative read pulse to the X-conductor occur.

Zu allen Zeiten, zu denen kein Zugriff zu einem Wort des Speichers erfolgt, ist ein Haltepotential zwischen den X- und Y-Leitern in Fig. 6 vorhanden. Wenn neue Information in eine Wortzeile des Speichers einzuschreiben ist, ist es zunächst notwendig,At all times when there is no access to a word in memory occurs, there is a holding potential between the X and Y conductors in FIG. 6. When new information in a line of words of the memory, it is first necessary to

709882/10Π6709882 / 10Π6

-19- 27303U-19- 27303U

samtliche Zellen dieser Zelle In den "O"-Zustand rtickzusetzen und dann die Zellen dieser Zelle selektiv in den Leitungszustnad zu überführen. Die W-Leiter können als Schreib-Leiter angesehen werden, da während des Schreibprozesses ein positiver Impuls jedem W-Leiter zugeführt wird, wo die entsprechende Zelle des Wortes in den Leitungszustand zu bringen ist. Wenn also Information in eine Zelle eingeschrieben werden soll, wird - siehe Fig. 6 - ein erstes Potential dem X-Lelter zugeführt, ferner ein positiveres Potential dem Y-Lelter und schließlich ein positiver Impuls dem W-Leiter. Der Schalter bleibt nach dem Verschwinden des Impulses auf dem W-Leiter solange verriegelt, wie eine geeignete Spannungsbeziehung zwischen den X- und Y-Anschlüssen aufrechterhalten wird.Reset all cells of this cell to the "O" state and then selectively conduction the cells of that cell. The W conductors can be viewed as writing conductors because during the writing process a positive pulse is applied to each W conductor where the corresponding Cell of the word is to be brought into the conduction state. So if information is to be written into a cell, - see Fig. 6 - a first potential is fed to the X-Lelter, also a more positive potential to the Y-conductor and finally a positive pulse to the W-conductor. The switch remains after the disappearance of the pulse on the W-conductor locked as long as a suitable voltage relationship between the X and Y ports is maintained.

709882/1006709882/1006

LeerseiteBlank page

Claims

BLUMBACH · WESER. BERGEN · KRAMER ZWIRNER. HIRSCH BREHM PATENTANWÄLTE IN MUNICH AND WIESBADEN 2 7 3 O 3 A 4 Patentconsult RadedcestraSe 43 8000 Munich 60 Telephone (089) 883403/883604 Telex 05-212313 Telegrams Patentconsult Patentconsult Sonnenberger SlraBe 43 6200 Wiesbaden Telephone (06121) 37 562943 Telegrams Patentconsult Western Electric Company, Incorporated Fulton 6-1 New York, NY, USA Integrated Controlled Semiconductor Rectifier Device Claims

1. Controlled semiconductor rectifier arrangement integrated in a semiconductor body, with an epitaxial layer (407) of one conductivity type on a substrate (410) of the opposite conduction type, wherein a zone (408) of the one conduction type is provided in the substrate, characterized by a first zone (405) of the opposite conductivity type extending into the epitaxial layer from its exposed surface and is shaped to define a selected portion of the epitaxial layer and entirely above it a zone (408) of one conduction type is located,

Munich: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Or. Rer. nat. · P. Hirsch Dipl.-Ing. · H P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. 6. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. call. · G. Zwinwr Dipl.-Ing. Dipl.-W.-Ing.

709882 / 10üe
ORIGINAL INSPECTED

a second zone (409) of the opposite conductivity type located within the bounded part and between the major surfaces the epitaxial layer, but at a distance therefrom, arranged and of such an extent that it the boundary zone (405) intersects a third zone (406) of the opposite conductivity type, which is located entirely within the delimited part extends from the free surface of the epitaxial layer extends downward and at a distance from the first and second zones (405 and 409, respectively) of the opposite conductivity type runs, and

Conductor means (414, 404) for electrically coupling the one zone (408) of the one conduction type and the third zone (406) of the opposite line type.

2. Semiconductor component according to claim 1, characterized in that the means for electrical Coupling of the one zone (408) of the one line type has a further zone (413) of the one line type which extends from the free surface of the epitaxial layer into this.

3 «semiconductor component according to claim 1, characterized by a further zone (Fig. 10, 1015) of the opposite conductivity type, which extends into the epitaxial Layer, from the free surface of which extends into it and from the first zone (1005) of the opposite line

70988? / 1

tion type runs at a distance to with the arrangement according to Claim 1 a side current source transistor for injecting current into the first (1005) or second (1009) Zone to form, the transistor being part of the first zone (1005) of the opposite conductivity type, the further Zone (1015) of the opposite conductivity type and a part (1011) of the epitaxial layer which is between the first zone and the further zones of the opposite conductivity type is located.

4. Semiconductor component according to claim 3, for use as an integrated memory circuit, characterized in that a plurality of arrangements according to claim 3 are arranged in essentially parallel but spaced apart word lines from each of which has such arrangements in a number corresponding to the number of bits of each memory word, with the one zones (Fig. 10, 818) of the one conductivity type of each arrangement of a word line are electrically connected to one another are,

that a plurality of bit lines (Y _n ) are provided, the number of which corresponds to the number of bits of each memory word, each bit line being connected to the third zone (1000) of the opposite line type of the respectively corresponding arrangement of each word line, and

that a plurality of bit control lines (W _n ) are provided, the number of which corresponds to the number of bits in each memory word and which are each connected to the further zone (1015) of the respective lateral current source transistor of each word line.

7098Ö2 / 10Π6