DE2728010A1

DE2728010A1 - Verfahren und schaltungsanordnung zur betriebs-synchronisierung fuer schleifenuebertragungsanlagen

Info

Publication number: DE2728010A1
Application number: DE19772728010
Authority: DE
Inventors: Abraham M Gindi
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-08-11
Filing date: 1977-06-22
Publication date: 1978-02-16
Also published as: GB1566320A; JPS5320830A; CH616791A5; US4042783A; ES461505A1

Description

Böblingen, den 14. Juni 1977 ker-ne-rz

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10504, USA

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin:

SA 975 052

Vertreter:

Patentanwalt Dipl. -Ing. G. BRUGEL 7030 Böblingen

Bezeichnung:

Verfahren und Schaltungsanordnung zur Betriebs-Synchronisierung für Schleifen· Übertragungsanlagen

809807/0509

- /O —

BESCHREIBUNG

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Betriebs-Synchronisierung für Schleifenübertragungsanlagen entsprechend dem Oberbegriff des Patentanspruchs 1. Insbesondere ist dabei die Ankopplung von Endstellen mit großen Datenfolgegeschwindigkeiten zu betrachten, vorzugsweise die Kopplung eines Datenverarbeitungsmaschinen-Kanals mit Speichereinheiten, wie z. B. solchen mit Platten und Bändern.

Schleifenübertragungsanlagen zur Datenübermittlung mit Geschwindigkeiten von Megabytes pro Sekunde verwenden üblicherweise Mehrbyterahmen vorgegebener Länge, wobei jeweils ein Rahmen immer nur einer Endstelle zuordenbar ist. Solche Anlagen weisen Schleifenverzögerungen und Laufzeiten auf, die in Ansehung der hohen Datenfolgegeschwindigkeit die Dauer der gegebenen Rahmenlängen überschreiten.

Der Kanal einer Datenverarbeitungsmaschine (abgekürzt DVM) erlangt Zugriff zu den Daten in einer Speichereinheit unter übertragung einer Folge von Instruktionen zur Angabe der Speichereinheitsnummer, des Speichervolumens, der Spur und der Winkelposition und, ob es sich um eine Lese- oder Schreiboperation handeln soll. Diese Instruktionen werden als Kanalkommandoworte bezeichnet und durch eine Steuerung ausgewertet, die den Speichereinheiten zur Einstellung des mechanischen Zugriffs innerhalb der Speicher und zur Ausführung der Leseoder Schreiboperation gemeinsam vorhanden ist. Da die Verfügbarkeit des Kanals und die Antwortzeiten der Speicher beim Zugriff und beim Lesen oder Schreiben variieren, ist die Kopplung zwischen Kanal und Speichereinheiten als relativ lose zu betrachten, wobei Übertragungen in Form eines Anforderungs/ Antwortbetriebs abgewickelt werden. Dabei wird zuerst der Betriebszustand einer Einheit festgestellt, und wenn sie verfügbar ist, kann eine Datenübertragung stattfinden. Damit werden die Notwendigkeiten des Pufferns eingeschränkt, auch

SA 975 052 „ _ _

809807/0509

wenn die Arbeitsgeschwindigkeiten der einzelnen Einheiten verschieden sind.

Die Kopplung eines DVM-Kanals mit einer Vielzahl von Speichereinheiten auf Zeitzuteilungsbasis über eine Schleife ändert einen solchen Betriebsablauf grundsätzlich nicht. Dabei ist den speziellen Eigenschaften von Schleifen Rechnung zu tragen. Z. B. müssen Schleifen für die Benutzung mit hohen Datenfolgegeschwindigkeiten Vorkehrungen für das Abhängen solcher Speichereinheiten aufweisen, die die Gesamtanlage ^Müberrennen" können. Ggf. kann die Aussperrung solcher Einheiten durch geführt werden, die voraussichtlich die Anlage überrennen werden. Dafür sind zwei Gründe gegeben. Erstens fehlt Speichereinheiten, wie Platten- und Bandspeichern, eine zeichenweise Start/Stopp-Möglichkeit. Im Gegenteil: sie übertragen Daten in Form einer Vielzahl von Bytes oder ganzer Spuren. Zweitens ist für großvolumige Übertragungen eine große Bandbreite bei hoher Datenfolgegeschwindigkeit unabdingbar. Dabei kann überrennen auftreten, wenn die verfügbare Schleifenbandbreite kleiner ist als die Aggregatbandbreite aller Bedienung anfordernden Endstellen.

Ein Schleifenbetriebsablauf bei der Kopplung eines Kanals mit Speichereinheiten sollte Vorkehrungen treffen für das Aussenden von Zugriffskommandos vom Kanal, für das Schreiben von Daten nur in dem Maße, wie die empfangende Einheit mithalten kann, und zur Zuteilung der Bandbreite, wobei die Blokkierung einiger Schleifennebenstellen zugunsten anderer und auch das überrennen vermeidbar ist. Nach dem Stande der Technik ordnen manche Betriebsregulierungen Rahmen oder Abschnitte den einzelnen Einheiten permanent zu. Dabei wird Zeit bzw. Bandbreite verschlissen, wenn die Abschnitte jeweils nicht benutzt werden. Wenn eine Betriebsweise vorgegeben ist, bei der die Hauptstelle zentral die einzelnen Abschnitte zuordnet, dann weiß die Hauptstelle nichts über momentan auftretende Datenfolgegeschwindigkeits-Veränderungen in den Einhei-

SA 975 052 „ , _Λ _ _{Λ ft}

809807/0509

2728U10

ten. Somit muß die Hauptstelle zugeordnete Rahmen oder Abschnitte in einem größeren Maße zuteilen, als die Außeneinheiten eigentlich benötigen. Dies ist ebenfalls sehr verschleißreich, weil keine andere Einheit Zugriff zur Bandbreite hat, die einer evtl. überrennenden Einheit zugeordnet ist. Andere Betriebsweisen verwenden Verteilungsschemen, wie z. B. wahlweisen Sendeabrufbetrieb. Bei einem solchen wahlweisen Sendeabrufbetrieb benötigen überschüssige Rahmen am Beginn der einzelnen Betriebszyklen und auch deren variierende Länge Puffer in den einzelnen Einheiten. Die Zahl der verschlissenen Rahmen ist zumindest gleich der Schleifenlaufzeit während jedes einzelnen BetriebsZyklus.

Jede Schleifenanlage, die ihre zeitlichen Möglichkeiten auf einzelne adressierbare Endstellen verteilt, benötigt ein Rahraenformat mit Adresse, Steuerteil und Datenteil. Der Adreßteil muß den Adressaten und/oder ggf. auch den Adressator beinhalten. Der Steuerteil dient normalerweise zur Angabe der Rahmenbetriebsart, wie z. B. Bedienungsanforderung, Kommando, Schreiben, Lesen, Einheitsstatus oder Rahmenstatus, verfügbar oder nicht verfügbar, voll oder leer. Das in Aussicht genommene Rahmenformat wickelt den Anfrage/Antwort-Betrieb ab. Wenn z. B. der Kanal Daten in einer bestimmten Speichereinheit schreiben will, dann muß die Speichereinheit Möglichkeiten haben zur positiven Angabe der Verfügbarkeit und Bereitschaft, Daten zu empfangen. Dies wird vermittels eines Statusrahmens übertragen. Zur Vermeidung eines Uberrennens sendet die Einheit einen Schreibanforderungsrahmen von der Nebenstelle zur Hauptstelle, wenn ihr Datenpuffer mindestens Platz für einen Datenrahmen hat. Um den Datenpuffer so klein wie möglich machen zu können, verlangt der Betriebsablauf, daß die Hauptstelle auf jede Schreibanforderung mit einer minimalen und unveränderlichen Verzögerung antwortet. Die Nebenstelle kann sich die unveränderliche Schleifenträgheit zunutze machen, indem sie ihre Anforderung bereits aussendet, bevor sie die Daten aktuell benötigt.

^SA975052 809807/0509

2 ν 2 8 ü 1

Hierzu ist hinzuweisen auf die Arbeiten von Dixon im IBM Technical Disclosure Bulletin, Band 15, Nr. 1, Juni 1972, Seiten 335 bis 336, und von Spragins in derselben Zeitschrift, Band 16, Nr. 1, Juni 1973, Seiten 302 bis 305. Diese Arbeiten behandeln die dynamische Rahmen- bzw. AbschnittsZuordnung und die konsequente Bandbreitenverteilung sowie die Abschnittsverwendung oder -wiederverwendung in einer Schleifennebenstelle und die Beziehung zwischen nicht zugeteilten Leerrahmen, die durch die Hauptstelle erzeugt werden, und Schlangenbildungen von Daten und Nachrichten in den Nebenstellen.

Entsprechend Dixon kann ein an eine bestimmte Schleifennebenstelle adressierter Abschnitt seitens dieser Nebenstelle benutzt werden oder weiterbenutzt werden unter Uberschreibung des Adreßteils im Abschnitt mit einer anderen Adresse oder mit einem Sonderzeichen. Ein Sonderzeichen sorgt auch für die Kennzeichnung als unbelegter Abschnitt. Natürlich kann ein unbelegter Abschnitt sofort durch die nächstfolgende, Daten übertragen wollende Nebenstelle weiterverwendet werden. Dixons Lehre ist auf die Beseitigung der statistischen Wahrscheinlichkeit ausgerichtet, nach der näher an der Hauptstelle gelegene Nebenstellen begünstigte Zugriffsmöglichkeiten zu nicht zugeordneten Rahmen haben.

Nach Spragins werden die Nachrichten jeweils byteweise innerhalb einzeln adressierbarer Abschnitte übermittelt. Dabei teilt die Hauptstelle nichtzugeordnete Abschnitte reziprok zur Durchschnittszahl übertragener Nachrichten pro Zeitabschnitt ein. Wenn der Durchschnitt 0,1 ist, dann fügt die Hauptstelle einen nichtzugeordneten Abschnitt nach 10 adressierten Abschnitten ein. Wenn der Durchschnitt 0,5 ist, wechselt die Hauptstelle zwischen zugeordneten und nichtzugeordneten Abschnitten ab.

^SA975052 809807/0509

Für solche Schleifenanlagen, in denen die Schleifenlaufzeit ein Vielfaches der Rahmenlänge ist, enthält die durchlaufende Bitfolge Frequenzanteile, die sich der oberen Grenzfrequenz des Ubertragungsmediums nähern und wobei die Übertragung der Signale in Mitleidenschaft gezogen wird durch Phasen-, Frequenz- und Amplitudenverzerrungen sowie Signalflattern. Es kann angenommen werden, daß das Flattern von Zwischensymbolüberlagerungen sowie von systematischen Fehlern und eingefügtem Rauschen herrührt, welches seinerseits eine Art Modulation der Signale auf der Schleife bewirkt. Dabei ergeben sich plötzliche Verschiebungen der Frequenz oder der Amplitude. Das Flattern bei Schleifenanlagen mit niedriger Arbeitsgeschwindigkeit ist relativ klein gegenüber einer Bitperiode. Dies bedeutet, daß bei niedrigen Ubertragungsgeschwindigkeiten die Wiedersynchronisierung nicht schwierig ist. Komplizierter ist es schon bei Schleifenanlagen mit hoher Arbeitsgeschwindigkeit; sie benötigen ein Taktsystem, das vom Flattern relativ unabhängig ist.

Die vorgenannten Schwierigkeiten stellen erhebliche Anforderungen bei Hochgeschwindigkeits-Schleifenanlagen. Üblicherweise erkennt eine der Endstellen in Hochgeschwindigkeitsanlagen den Ausfall des Bitgleichlaufs nur, weil er gleichzeitig vom Rahmengleichlaufausfall begleitet ist. Die Endstelle fährt trotzdem fort, die einlaufenden Daten ohne beabsichtigte Abwandlung weiterzuübertragen, bis wieder Rahmengleichlauf gegeben ist. Während dieser Wiederherstellungsperiode des Gleichlaufs injizieren Endstellen nach dem Stand der Technik Fehler in die Datenfolge, solange ihre Oszillatoren mit von den einlaufenden Daten abweichender Frequenz arbeiten.

Typischerweise können Nebenstellen, die vor einer Nebenstelle mit Synchronausfall liegen, damit fortfahren, Daten zu übertragen; sie merken dabei garnicht, daß die durch-

SA 975 052

809807/0509

4*

übertragenen Daten nicht ordnungsgemäß zur Hauptstelle zurücklaufen. Datenfehler werden seitens der Hauptstelle natürlich erkannt und es wird eine vollständige Wiederholung der gesamten Übertragung ablaufen. In Hochgeschwindigkeitsanlagen, die umfangreiche Übertragungen durchführen können, ist ein solcher Umstand der Nachrichtenwiederholung natürlich unangebracht.

Der Stand der Technik befaßt sich im allgemeinen vorwiegend mit Anlagen für niedrige Arbeitsgeschwindigkeit. Dabei ist die Schleifenlaufzeit kleiner als eine Rahmenlänge .

Der in dieser Hinsicht interessante Stand der Technik umfaßt ζ. B. eine Arbeit von Donnan und Kersey mit dem Titel "Synchronous Data Length Control: A Perspective" im IBM Systems Journal, Nr. 2, 1974, Seiten 140 bis 162. Darin ist nur die Rahmensynchronisierung behandelt, nicht aber auch die Synchronisierung bis herunter zu einzelnen Bytes oder noch kleineren Informationsteilen. Andere Arbeiten befassen sich nur allein mit der Rahmensynchronisierung. Dazu sind zu nennen die US-PS 3 6 32 881, insbesondere Fig.2, und US-PS 3 639 694, Spalte 4, Zeilen 39 bis 48. Nach diesen beiden Patentschriften verwendet eine Anlage 24 zusammenhängende Bits zur Synchronisierung und zur Trennung zwischen aufeinanderfolgenden Übertragungs-Rahmen. Die zweite dieser beiden Patentschriften betrifft insbesondere die Schleifenübertragung mit einer relativ großen Zahl von Datenquellen und Empfängern mit niedriger Arbeitsgeschwindigkeit, die auf Zeitmultiplexbasis miteinander verbunden sind.

Andere zu erwähnende Schriften sind US-PS 3 859 466, 3 652 799 und 3 424 864. Diese Arbeiten befassen sich jedoch ebenfalls mit Schleifenanlagen niedriger Arbeitsgeschwindigkeit und nicht mit solchen Schleifen, in denen

^{SA 975 O52} 8Q9807/OSQÖ

die Schleifenlaufzeit ein Vielfaches der Rahmenlänge ist.

Der Vollständigkeit halber soll auch noch die US-PS 3 906 153 erwähnt werden. Die Rahmensynchronisierung wird dabei seitens der Schleifenhauptstelle durch eine Phasennachstellung bewirkt, wobei der Ausfall des Bitgleichlaufs vermieden wird.

In Ansehung des Standes der Technik ist es die Aufgabe der vorliegenden Erfindung, eine verbesserte Ausnutzung der gegebenen Bandbreite seitens der an eine Schleifenanlage angeschlossenen Nebenstellen zu ermöglichen, wobei Anschlüsse mit hoher Datenfolgegeschwindigkeit wie DVM-Kanäle und Massenspeicher bedienbar sind und andererseits der Zeitaufwand für die Gewinnung und gegebenenfalls für die Wiedergewinnung des taktmäßigen Gleichlaufs aller vorgesehenen Komponenten einer solchen Schleifenanlage möglichst klein haltbar ist.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

Nach der Lehre der vorliegenden Erfindung muß eine zur Übertragung von Daten an die Hauptstelle bereitstehende Nebenstelle zuerst einen nichtzugeordneten freien Rahmen belegen und damit eine Anforderung an die Hauptstelle geben. Als Antwort auf die Anforderung läßt die Hauptstelle die Nebenstelle nur über die Schleife verkehren, wenn die der Nebenstelle eigene Bandbreite kleiner ist als die auf der Schleife gerade verfügbare Bandbreite. Damit werden alle die Nebenstellen ausgesperrt, die voraussichtlich die Schleife überrennen könnten.

^SA975052 809807/0509

iT/28010

Dabei wird unterstellt, daß für jede Nebenstelle ein Mittelwert oder ein Maximalwert gegeben ist. Es wird weiter unterstellt, daß die algebraische Summe der Differenz zwischen den wirklichen und zugeordneten Werten vernachlässigbar ist. Damit im Zusammenhang verwendet die Erfindung in jedem Rahmen ein Verfügbarkeitsstatusbit, das den Belegungszustand der Schleife kennzeichnet. Bei voller Belegung, wenn keine Bandbreite zur Verfügung steht, kann weiteren Anforderungen nicht entsprochen werden. Dynamische Rahmenzuordnungen sind der Hauptstelle und wahlweise auch den Nebenstellen möglich. So gesehen gewährt die Erfindung ein Eins-zu-Eins-Verhältnis zwischen den von einer Nebenstelle empfangenen Rahmen und den seitens der Hauptstelle erzeugten Rahmen. Ein nichtzugeordneter Leerrahmen wird als nächster auslaufender Rahmen nach jedem empfangenen, seitens einer Nebenstelle belegten Rahmen erzeugt. Des weiteren erzeugt die Hauptstelle einen voll zugeordneten Schreibrahmen pro aufgenommene Schreib-Bedienungsanforderung. Schließlich kann die Hauptstelle ein Zugriffskommando nur bei Empfang eines Rahmens senden, der keine Bandbreitenanforderung enthält, wie z. B. ein empfangener unbelegter Leerrahmen. Unter Erzeugung eines unbelegten Leerrahmens pro zugeordneten vollen Rahmen wird Bandbreite zur Datenübertragung aus irgend einer bereitstehenden Nebenstellen-Speichereinheit für Lesen zur Verfügung gehalten. Ein überrennen der Schleife kann nicht auftreten, weil aufgrund der Eins-zu-Eins-Beziehung ebensoviel Bandbreite für die Nebenstellen bereitgehalten wird, wie diese benutzen. Das Überrennen einer Nebenstelle wird dadurch vermieden, daß ein mit Daten gefüllter Rahmen nur bei Schreibbedienungsanforderung seitens der Nebenstelle ausgesandt wird.

Nichtzugeordnete Leerrahmen bedeuten, wenn sie zur Hauptstelle zurückkehren, für weitere Verwendung zur Verfügung stehende Bandbreite. Diese kann ausgenutzt werden für die Übertragung eines Kommandorahmens, bei dessen Empfang eine adressierte Nebenstelle für ihre zugehörige Speichereinheit belegen kann.

^SA975052 809807/0509

- vf-

Andererseits ist auch die Weitergabe eines unbelegten Leerrahmens möglich und nicht störend.

Die Erzeugung unbelegter Leerrahmen bewirkt nicht die erhöhte Belegbarkeit zugunsten von Nebenstellen, die näher zur Hauptstelle liegen, gegenüber solchen Nebenstellen, die weiter weg liegen. Die Begünstigung kann unter den einzelnen Nebenstellten nahezu gleichmäßig aufgeteilt werden mittels eines Nebenstellen-Rahmenverteilungsbetriebes bezüglich Benutzung oder Weiterbenutzung. Dabei ergibt sich der Vorteil für jede Nebenstelle, daß sie einen an sie adressierten Rahmen aufnehmen kann und diesen Rahmen sofort weitergeben kann unter Einfügung einer Schreib-Bedienungsanforderung an die Hauptstelle. Wenn andererseits die Nebenstelle keine Schreibanforderung zu geben hat, ändert sie einfach das Belegtzeichen auf unbelegt ab. Oder, wenn ein nichtzugeordneter Rahmen einläuft, kann die Nebenstelle den Rahmen belegen unter Einfügung von Lesedaten, einer Bedienungsanforderung oder von Statusinformationen.

Nach einer Unterbrechung des Betriebes soll der Gleichlauf mit einer minimalen Verzögerung wiederherstellbar sein. Angenommen, daß die Schleife kurzzeitig aufgrund eines Fehlers in der Nebenstelle i unterbrochen wird. Die nachfolgende Nebenstelle i+1 fällt ebenfalls außer Tritt. Die weiterführende Datenübertragung wird somit unterbrochen. Die Nebenstelle i+1 erzeugt ein erstes Signal, welches durch die weiteren nachfolgenden Nebenstellen i+2, i+3 usw. als Synchronisierbezug auswertbar ist. Die Hauptstelle erzeugt ein zweites Signal, welches seitens der vor der ausgefallenen Nebenstelle liegenden Nebenstellen i-j, ..., i-3, i-2, i-1 ausnutzbar ist, und zwar in der Weise, daß die i-te Nebenstelle entweder ihren eigenen Fehler erkennt und korrigiert oder einfach umgangen wird. Die Nebenstellen i, i+1, i+2 und die weiteren nachfolgenden Nebenstellen, die mit dem

^SA975052 809807/0509

2728Ü10

erstgenannten Signal synchronisiert v/urden, löschen ihre Bit-Zähler und beginnen langsam, sich mit den einlaufenden, besonders übertragenen Synchronisierbits im zweitgenannten Signal zu synchronisieren. Dies erfolgt so langsam, daß die Nebenstellen 1+1, i+2 usw. ohne Verlust des Bitgleichlaufs sich synchronisieren können.

Eine den Gleichlaufverlust erkennenden Nebenstelle unterbricht die weiterführende Datenübertragung und sendet nur Freirahmen als Synchronisierbezugsmaß aus. Diese Rahmen bestehen aus lauter Nullen enthaltenden Bytes, die durch ein Synchronisierbit 1 getrennt sind: 1OOOOOOOO1000000001. Die nachfolgenden Nebenstellen geben diese zur Hauptstelle weiter. Die Hauptstelle erzeugt daraufhin zu den vor der ausgefallenen Nebenstelle gelegenen Nebenstellen Synchronisierrahmen als Synchronisierbezugsmaß. Ein Synchronisierrahmen besteht aus z.B. zwei Einsen aller zwölf Bytes mit lauter Nullen:

Byte 1 Byte 2 Byte 12

1100000001000000001...0000000011. Das Rahmensynchronisierbit ist das erste Bit des Bytes 1 und nicht ein 109. Bit. Der Rahmen ist 108 Bits lang. Die Rahmensynchronisier-Information könnte jede markante Folge im ersten Byte sein.-Die ausgefallene Nebenstelle erkennt entweder ihren Fehler und korrigiert ihn oder wird umgangen. Wenn der Gleichlaufausfall korrigiert wird, paßt die Nebenstelle ihre Phasenlage graduell wieder an, so daß die nachfolgenden Nebenstellen ohne Gleichlaufverlust bleiben. Wenn der Gleichlauf ordnungsgemäß wiedergewonnen ist, gibt die vorher ausgefallene Nebenstelle den Synchronisierrahmen weiter. Die nachfolgenden Nebenstellen synchronisieren sich dann mit dem zusätzlichen Bit im Synchronisierrahmen, indem sie ihre eigenen Zähler löschen, um in Übereinstimmung mit den Rahmenbegrenzungsbits kommen zu können. Während die nachfolgenden Nebenstellen ihren Gleichlauf nicht verlieren,

^SÄ975052 809807/0S09

geben sie den Synchronisierrahmen so weiter, wie sie ihn empfangen. Die Löschung der internen Zähler verursacht keinen Phasen- oder Frequenzwechsel innerhalb der durchlaufenden Bitfolge.

Somit wird mittels des beschriebenen Verfahrens die eigentliche Resynchronisierzeit auf die der ausgefallenen Nebenstelle begrenzt. Die Datenübertragung innerhalb der Schleife wird jedoch abrupt unterbrochen und systematisch eine besondere Folge zur Wiedergewinnung des kompletten Gleichlaufs durchgegeben. Die Datenübertragung innerhalb der Schleife geht sofort weiter, wenn alle Nebenstellen wieder Gleichlauf haben. Dieser Umstand wird der Hauptstelle dadurch mitgeteilt, daß sie einen ausgesandten Synchronisierrahmen zurückempfängt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben.

Fig. 1 zeigt eine Schleifenanlage zur Verbindung

eines DVM-Kanals und einer Vielzahl von Speichereinheiten.

Fig. 2 erläutert einige der logischen Einzelheiten

der als Schleifensteuerung bezeichneten Anordnung und des Schleifenadapters gem. Fig. 1.

Fig. 3 stellt den Datenfluß in den Serienkonvertern

und im Schleifenadapter dar.

Fig. 4 ist ein Zeitschaubild mit Wellenformen innerhalb einer Anlage, die einen bipolaren Ternärcode auch zur Schleifensynchronisierung verwendet.

^SA975052 809807/0509

-X-

In Fig. 1 ist eine Schleifenübertragungsanlage 1 dargestellt zur Kopplung einer oder mehrerer Speichereinheiten 3 mit dem DVM-hauptspeicher 5. Der Hauptspeicher ist mit der Schleifensteuerung 7 verbunden. Hierbei übernimmt die Schleifensteuerung die meisten Aufgaben der Hauptstelle. Speichereinheiten wie Platten- oder Bandspeicher sind an Adapter 9 angeschlossen, die die Hauptaufgaben der Nebenstellen übernehmen. Die Schleife selbst besteht aus einem einseitig gerichteten Betriebsweg 11, der in Reihe miteinander Serien-Parallelkonver-

/und in
ter 12, 13, 15, 17/19 verbindet. Die Eingabe von Daten auf die Schleife wird unter Parallel-Serienkonvertierung vermittels der einzelnen vorgesehenen Konverter ausgeführt. Andererseits wird die Entnahme von Daten von der Schleife mittels Serien-Parallelkonvertierung mittels der Konverter oder des Schleifenadapters 19 durchgeführt.

Wenn ein andauernder Fehler in einer Nebenstelle erkennbar ist, wird ein nicht dargestelltes Relais erregt, das die ausgefallene Nebenstelle umgeht und die Fortsetzung des Schleifenbetriebes ermöglicht.

Rahmengröfie, Rahmenart und Rahmenformat

In der Anlage gem. Fig. 1 wird eine vorgegebene Rahmengröße mit 108 Bits verwendet. Dahinein teilen sich 64 Datenbits plus ein gewisser Überschuß. Die gewählte Rahmengröße ist ein Kompromiß. Es ist offensichtlich, daß die Rahmenausnutzung verbessert werden könnte, z. B. unter Verwendung längerer Rahmen mit einem günstigeren Daten/Uberschuß-Verhältnis. Ein gegebener Betriebsablauf kann mit beliebiger Rahmengröße, die für eine bestimmte Ausführung günstig erscheint, arbeiten; es ist auch möglich, den nachstehend beschriebenen Betriebsablauf mit veränderbarer Rahmengröße auszuführen. Mit dem Ziel der guten Verständlichkeit der Erklärung soll jedoch nur ein Rahmen mit vorgegebener Länge beschrieben werden.

^SA975°⁵² 809807/0509

2728Ü1Q

Lira einen großen Datendurchsatz zu ermöglichen, wird mit jedem 9. Bit als Taktinformation ein Eins-Bit übertragen, das die einzelnen Informationsbytes abgrenzt. Diese Bits werden im nachfolgenden Text als Synchronisierbits bezeichnet.

Die Erfindung verwendet vier Rahmenarten. Es handelt sich dabei um Freirahmen, Synchronisierrahmen, Leerrahmen und besetzte Rahmen. Die Frei- und Synchronisierrahmen sind keine Nutzrahmen, da sie zur automatischen Synchronisierung sämtlicher angeschlossenen Adapter benötigt werden. Ein Leerrahmen ist jedoch ein solcher Rahmen, der keine Information enthält, jedoch mit solcher belegt werden kann.

Innerhalb des Rahmenformats definieren die Bitpositionen 0 und 1 den Rahmenbeginn; sie sind als Eins bzw. Null codiert und folgen direkt auf ein Synchronisierbit, v/obei sich die Bitfolge 110 ergibt. Ein Bit Null in der Position 2 kennzeichnet die volle Belegung der Bandbreite. Die Bitposition 3 kennzeichnet die Verfügbarkeit des Rahmens, wenn sie eine Eins enthält. Eine Eins in der Bitposition 4 kennzeichnet, daß der betreffende Rahmen leer ist und zum Senden, Lesen oder für Statusinformationen benutzbar ist. Wenn das Bit 4 auf Null steht, dann ist der Rahmen belegt. Die Bitpositionen 5, 6 und 7 kennzeichnen eine Operation oder die Funktion des Rahmens. Die Bitpositionen 8 bis 15 definieren die Adresse eines Adapters mit seinem Serienkonverter und enthalten nur Adressen solcher Nebenstellenadapter, die Datenübertragungsoperationen ausführen können, wie sie durch die Betriebsartbits 5, 6 und 7 gekennzeichnet sind. Es kann jeweils nur eine Datenübertragung erfolgen. Die Bitpositionen 16 bis 79 enthalten Datenfelder und umfassen 8 Datenbytes, wenn die Betriebsartbits Lesen oder Schreiben kennzeichnen. Wenn mit der Betriebsart ein Kommando- oder ein Statusrahmen angezeigt wird, dann sind das Kommando und seine Parameter oder die Statusinformation im Datenfeld enthalten. Das Daten-

^SA975°" 809807/0509

-xT-

feld einer Schreibanforderung oder eines Leerrahmens ist nicht definiert. Es darf jedoch nicht die Folge 1,0 wiederholt in den ersten zwei Bits aller Bytes enthalten. Diese Wiederholungsfolge ist gut von zufälligen Daten unterscheidbar und gewährleistet eine Zeitverzögerung für einen Adapter mit Konverter, der richtige Synchronisierung wiederzubekommen versucht. Schließlich werden die Bitpositionen 80 bis 95 zur Fehlererkennung verwendet. Die Polynomspanne für die vorgesehene zyklische Redundanzprüfung umfaßt die 96 Bits jedes einzelnen Rahmens. Die 12 Synchronisierbits werden dabei nicht erfaßt. Schließlich muß der Adapter/Konverter einer Nebenstelle, die in irgendeiner Weise einen Rahmen abändert, eine richtige zyklische Redundanzprüfinformation senden, unabhängig von der Relevanz der enthaltenen Daten. Kein Adapter/Konverter kann eine falsche RedundanzprUfinformation eines durch laufenden Rahmens korrigieren.

In Schleifenanlagen der betrachteten Art sind die einzelnen Rahmen der Betriebsart nach einzuteilen in Kommandos, Statusrahmen, Lese/Schreib-Rahmen, Schreibanforderungen und Leerrahmen. Kommandos werden von der DVM zu deren Schleifensteuerung 7 übermittelt und weiter zu den Nebenstellenadaptern, um dort Funktionen auszulösen. In den meisten Fällen kann jeweils ein Kommando mit seinen zugehörigen Parametern in einem Rahmen übertragen werden. Bei Empfang eines Kommandorahmens muß der adressierte Nebenstellenadapter den Rahmen entweder entleeren oder zur Übermittlung einer anstehenden Betriebsstatus-Information verwenden. Im allgemeinen läßt sich ein geleerter empfangener Rahmen für alle Zwecke als Leerrahmen verwenden. Dabei ist zu beachten, daß die ausgesandten Redundanzprüfinformationen jedes Rahmens, der irgendwie durch einen Nebenstellenadapter abgeändert worden ist, auf jeden Fall mit dem gesamten Rahmen ordnungsgemäß zusammenpassen müssen. Ein Leserahmen wird dazu verwendet, mittels einer Speichereinheit 3 gelesene Daten über die Schleifenan-

SA 975 052

809807/0509

J
20

lage 1 zum Hauptspeicher 5 zu übermitteln. Ein Leserahmen läßt sich mit jedem einlaufenden Leerrahmen übermitteln, jedoch unter Berücksichtigung der Bandbreitenanforderung bezüglich der betroffenen Speichereinheit. Schreibrahmen werden nur als Antwort auf Schreibanforderungen auf der bereits beschriebenen Lins-zu-Eins-Grundlage übermittelt. Der Zeitverlust zwischen dem Anfang eines Anforderungsrahmens und dem Empfang des entsprechenden Schreibrahmens im Nebenstellenadapter entspricht der zu berücksichtigenden Schleifenlaufzeit. Die Schleifenlaufzeit hängt von der Kabellänge, der Gesamtzahl der Nebenstellen usw. ab. Ein Schreibanforderungsrahmen wird seitens eines Nebenstellenadapters 9 zur Schleifensteuerung 7 übertragen, um Schreibdaten anzufordern. Ein Nebenstellenadapter kann Schreibanforderungen nur dann abschicken, wenn er von der Schleifensteuerung in der Hauptstelle ein Schreibkommando empfangen hat. Schreibanforderungen können z. B. in einem Leerrahmen oder in einem an den betroffenen Nebenstellenadapter adressierten Schreibrahmen übermittelt werden. Wenn ein Leerrahmen von der Hauptstelle einläuft, ist dieser schließlich für sämtliche Nebenstellenadapter die Aufforderung zum Senden von Lese-, Status- oder Anforderungsrahmen. Ein Leerrahmen ergibt sich ebenfalls in jedem Nebenstellenadapter, der im betrachteten Rahmen Schreiben oder ein Kommando übermittelt bekommen hat. Vor der Benutzung eines solchen Leerrahmens prüft der Nebenstellenadapter lediglich die ersten fünf Bits des Rahmens. Der Inhalt aller weiteren Bitpositionen ist dabei unerheblich.

Benutzung und Weiterbenutzung der Rahmen und Schleifenlaufzeit

Die Schleifensteuerung 7 und die Nebenstellenadapter 9 wickeln Betriebsabläufe ab, die relativ kurze Antwortzeiten, verglichen mit der Schleifenlaufzeit, gewährleisten. Dazu sind

^SA975052 809807/0509

die Konverter wie 13 paarig mit ihren Nebenstellenadaptern angeordnet, wobei sich auf der Schleife minimale Verzögerungen ergeben. Während der Adreßvergleichszeit ist der Anfang eines Rahmens und der größte Teil der Adresse bereits übermittelt und kann nicht mehr abgeändert werden. Der Nebenstellenadapter hat nun die Wahl, den Rest des betroffenen Rahmens in eine Anforderung für noch mehr Daten umzuwandeln oder ihn unverändert zu belassen, wobei dann keine andere Nebenstelle den Rahmen verwenden kann. Dabei muß der Nebenstellenadapter Schreibrahmen für seine eigenen Schreibanforderungen so oft wie möglich verwenden, damit keine Schleifenbandbreite verschlissen wird.—Bei einer abgewandelten Version des Betriebsablaufs, der als Rahmenweiterverwendung bezeichnet wird, trägt jeder Nebenstellenadapter eine größere Verzögerung für die umlaufenden Daten bei, so daß er im Falle der Erkennung der eigenen Adresse den Rahmen leeren kann, um anderen Nebenstellenadaptern auf der Schleife die Weiterverwendung zu ermöglichen. Jeder Schleifenadapter kann den Rahmen auch dazu benutzen, einen Schreibrahmen anzufordern; dies muß jedoch nicht sein, da sich ohnehin dann keine verschlissene Bandbreite ergibt. Der Rahmenweiterverwendungs-Betriebsablauf nutzt die Schleifenbandbreite sehr günstig aus und ist sehr vorteilhaft, wenn eine relativ große Schleifenlaufzeit tolerierbar ist.

Die Schleifenlaufzeit entspricht der Gesamtumlaufverzögerung auf der Schleife in Rahmen ausgedrückt, wobei Kabelverzögerung, Nebenstellenadapter-Verzögerung und Hauptstellenadapter-Verzögerung zu einer ganzen Rahmenzahl aufgerundet wird. So kann z. B. die Schleifenlaufzeit für eine Speicherschleifenanlage mit einer Rahmenzeit von 771 Nanosekunden zwischen einem Minimum von drei Rahmen (2,31 Mikrosekunden) und einem Maximum von 26 Rahmen (20,05 Mikrosekunden) variieren. Das Maximum wird durch gewisse physikalische Eigenschaften der Nebenstelle, die die höchste Arbeitsgeschwindigkeit innerhalb der Schleife hat, bestimmt.

^SÄ975052 809807/0509

Die Schleifensignalbedlngungen

Entsprechend den Fign. 4 und 1 werden Daten über die Schleife 11 seriell übermittelt. Die Schleife mag z. B. mit einem Doppelachsialkabel aufgebaut sein. Bei Doppelachsialübertragung werden die Daten auf den beiden Leitern komplementär übertragen, wobei der jeweilige Signalpegel auf dem einen Leiter invers zum Pegel auf dem anderen Leiter ist. Dies ist in Fig. 4 dargestellt. Die an die Kabel angeschlossenen Empfänger sollen Differentialverstärker aufweisen. Die in einem bipolaren Pseudo-Ternärcode codierten Daten stellen jedes Eins-Bit durch einen wechselnden positiven oder negativen Impuls dar. Dazu werden für alle Bits Zeitzelldauern vorgegeben. Nullen werden durch Fehlen solcher Impulse dargestellt.

Synchronisierung und Taktung

Um die Daten ordnungsgemäß takten und deserialisieren zu können, müssen aus den Zeitinformationen der Datenbits Taktinformationen abgeleitet werden. Da innerhalb einer normalen Datenfolge auch lange monotone Nullfolgen auftreten können, müssen in vorgegebenen Intervallen Synchronisierbits eingefügt werden. So wird, wie bereits genannt, nach jeweils 8 Datenbits ein Synchronisierbit eingefügt.

Die Daten laufen nacheinander auf der Schleife mit dem höchstwertigsten Bit des höchstwertigsten Bytes voran um. Jedes Datenfeld besteht aus 8 Bytes und v/ird als Binärfeld übermittelt, das mit 2 ,2 , ... mit abnehmender Potenz von 2 beginnt.

Die Schleifenübertragungsanlage gem. Fig. 1 sieht Synchronisiermaßnahmen vor. Diese Synchronisiermaßnahmen dienen zur Aufrechterhaltung genauen und stabilen Gleichlaufs während des Betriebes und zur Wiedergewinnung des Gleichlaufs in einer

SA 975 052 _ _ _Λ

809807/0509

r/28010

möglichst kurzen Zeit, wenn er einmal aufgrund von Störungen oder Unterbrechungen verlorengegangen sein sollte.

Gemäß der Erfindung werden zwei Arten von Synchronisier-Informationen auf der Schleife übertragen. Es handelt sich dabei um die Bitsynchronisierung und die Rahmensynchronisierung, welche beide vorab erst herzustellen sind und des weiteren mittels einer zyklischen Redundanzcodeprüfung zu bestätigen sind. Der Status "wirklicher Gleichlauf" ist einer von verschiedenen Synchronisierzuständen, die noch im einzelnen beschrieben werden. Für den vorliegenden Zweck ist der "wirkliche Gleichlauf" eine notwendige Vorbedingung, bevor einer der Konverter 12, 13, 15, 17 Informationen auf die Schleife stellen kann. Wirklicher Gleichlauf muß auch seitens des Schleifenadapters gefunden werden, bevor andere Informationen als Synchronisierrahmen auf der Schleife übertragen werden können.

Die Taktvorkehrungen in den einzelnen Konvertern und deren Bit- und Bytezähler müssen mit den über die Schleife einlaufenden Daten gleichlaufen, um einwandfrei empfangen, weiter takten und übertragen zu können. Entsprechend der vorliegenden Erfindung überträgt ein Konverter, wenn er außer Tritt fällt, nur noch Freirahmen. Wenn der Schleifenadapter in der Hauptstelle außer Tritt fällt oder wenn er solche Freirahmen empfängt, sendet er nur noch Synchronisierrahmen aus. Diese Synchronisierrahmen laufen unabgeändert über die einzelnen Konverter hindurch. Wenn dann ein außer Tritt gefallener Adapter/Konverter in einer Nebenstelle diese Synchronisierrahmen empfängt, resynchronisiert er sein eigenes Taktsystem. Wenn dann wieder Gleichlauf gegeben ist, gibt der Konverter die Synchronisierrahmen weiter. Sobald der Schleifenadapter in der Hauptstelle diese Synchronisierrahmen zurückempfängt, sendet er weitere Informationen über die Schleife, um damit es dem vorbetroffenen Konverter zu ermöglichen, den wiedergewonnenen wirklichen Gleichlauf zu überprüfen. Danach er-

809807/OB09

2728Ü10

folgt wiederum Betrieb nach dem normalen vorgegebenen Betriebsablauf.

Rahmenformat und Synchronisierbits

Die Schleifensteuerung 7 in Zusammenarbeit mit dem Schleifenadapter 19 erzeugt gleichlange Rahmen mit 108 Bits. Die ersten beiden Bitpositionen kennzeichnen den Rahmensynchronisiercode und definieren in Verbindung mit einem voranlaufenden Synchronisierbit den Beginn jedes einzelnen Rahmens. Die Bitposition 2 definiert eine ünterbrechungsunterdrückung. Bit 3 behandelt die Verfügbarkeit und Bit 4 zeigt an, ob der betreffende Rahmen frei oder belegt ist. Die Bits 5, 6 und 7 definieren die Funktionen des Rahmens als Kommando-, Lese/ Schreib- oder Statusrahmen. Die nächsten 8 Bits enthalten die Rahmenadresse. Die folgenden 8 Bytes mit 64 Bits hinter der Rahmenadresse sind Daten vorbehalten. Schließlich sind 16 Bits danach für einen zyklischen Redundanzprüfcode zur Fehlererkennung vorgesehen. Dies sind bis dahin 96 Bits. Die Differenz zwischen 96 und 108 Bits dient der Unterbringung von 12 diskret verteilten Synchronisierbits. So folgt z. B. ein solches Synchronisierbit nach jedem Datenbyte zu 8 Bits. Das erste Synchronisierbit steht bereits vor der Bitposition O, das zweite Synchronisierbit zwischen den Bits 7 und 8 usw« jWie bereits erwähnt, werden die Synchronisierbits mit vorgegebenen Intervallen in die Datenfolge eingeblendet, um Taktinformationen aus den Datenbits auch dann ableiten zu können, !wenn z. B. eine längere Folge von Nullen im Datenfeld vorkommt.

jSynchron-Status, Gleichlaufverlust und -wiedergewinnung

jVier Gleichlaufzustände können jeweils für die einzelnen Gebenstellenadapter oder für die Schleifensteuerung der Hauptstelle gegeben sein. Diese sind "außer Gleichlauf" (Zustand A),

SA 975 052

809807/0509

2728U10

"Bitgleichlauf" (Zustande), "provisorischer Gleichlauf" (Zustand C), wenn Rahmen- und Bitgleichlauf gegeben ist, und "wirklicher Gleichlauf" (Zustand D).

Die Haltung des wirklichen Gleichlaufs wird vermittels überprüfung der Rahmenbits zu Beginn aller Rahmen gewährleistet. Wenn eine falsche Rahmensynchronisierfolge erkennbar ist, dann ist der Gleichlauf verlorengegangen und der nachfolgende Rahmen nicht benutzbar. Eine ordnungsgemäße zyklische Redundanzprüfung am Ende dieses Rahmens stellt den wirklichen Gleichlauf wieder her. Wenn jedoch zwei aufeinanderfolgende lange Rahmensynchronisierfolgen erkennbar sind, dann ist der provisorische Gleichlauf verlorengegangen und durch das Aufsuchen dreier aufeinanderfolgender ordnungsgemäßer Rahmensynchronisierfolgen wiederzugewinnen. Der wirkliche Gleichlauf ist auch dann verloren, wenn ein Freirahmen oder ein Synchronisierrahmen erkennbar ist. Wirklicher Gleichlauf ist nur wiederherstellbar nach dem Erkennen eines ordnungsgemäßen Redundanzcodes nach vorangehend wiederhergestelltem provisorischem Gleichlauf. Wenn wirklicher Gleichlauf erst wiedergewonnen ist, geht er auch bei Aufnahme inkorrekter Redundanzbits nicht verloren.

Bitgleichlauf ist so lange gegeben, wie ununterbrochen Synchronisierbits in jeder 9. Bitposition zu erkennen sind. Da der Verlust des Bitgleichlaufs die Schleifenfunktion unterbrechen würde, ist die Bestätigung notwendig, daß der Bitgleichlauf tatsächlich verlorengegangen ist, bevor die Schleifensteuerung 7 oder ein Nebenstellenadapter in den Status A "außer Gleichlauf" versetzt wird.

Der Bitgleichlauf ist als verloren zu betrachten, wenn nach Verlust des "wirklichen Gleichlaufs" und des "provisorischen Gleichlaufs" drei fehlende Synchronisierbits in irgend einer 12 Bytes langen Rahmenperiode zu erkennen sind. Wenn der Bit-SA 975 052 _{m n} __ΛΛ

809807/0509

gleichlauf effektiv erst einmal verlorengegangen ist, dann muß der betroffene Adapter den Datendurchlauf stoppen, Freirahmen übertragen, den Empfang von Synchronisierrahmen abwarten und dann Bitgleichlauf, provisorischen Gleichlauf und wirklichen Gleichlauf wiederherstellen. Es ist zu beachten, daß die maximale Zeit für die Wiederherstellung wirklichen Gleichlaufs innerhalb einer Schleife von der Schleifenlaufzeit abhängt und von der Zeit, die erforderlich ist, einen Adapter zu synchronisieren. Die Dynamik der Gleichlaufzustände wird anhand des nachstehenden Beispiels erläutert.

Die Vorkehrungen zur Synchronisierung innerhalb der betrachteten Schleife sind so ausgelegt, daß nach einer Unterbrechung der Gleichlauf mit einer minimalen Verzögerung wiedergewinnbar ist. Wenn eine vorübergehende Unterbrechung der Schleife durch einen Fehler im i-ten Adapter/Konverter angenommen wird, dann fällt sofort auch der nächstfolgende (i+1)-te Adapter/Konverter außer Tritt. Dieser (i+1)-te Konverter überträgt dann Freirahmen ohne Informationen, ausgenommen die Synchronisierbits bei jedem 9. Bit. Keine Rahmensynchronisierfolge wird jedoch übertragen. Infolgedessen verlieren auch der (i+2)-te, der (i+3)-te ... Adapter/Konverter den wirklichen Gleichlauf und den provisorischen Gleichlauf, behalten jedoch Bitgleichlauf bei. Wenn ein Nebenstellenadapter/Konverter Bitgleichlauf hat, kann er jedoch alle Signale, die er empfängt, weiterübertragen; auch dann, wenn ihm die Rahmenorientierung fehlt. Somit erreichen die Freirahmen ggf. die Hauptstelle. Der Schleifenadapter dort beginnt sofort mit der übertragung von Synchronisierrahmen. Diese Synchronisierrahmen sind ebenfalls leer, abgesehen von den eingefügten Rahmensynchronisierfolgen zu Beginn jedes Rahmens. Der (i-j)-te, ..., (i-2)-te, (i-1)-te Adapter/Konverter in der Schleife empfangen diese Synchronisierrahmen und geben sie weiter, wobei sie im Bitgleichlauf mit dem Taktgeber in der Hauptstelle und in provisorischem Gleichlauf verbleiben. Sie verlieren jedoch den wirk-

^SA975052 809807/0509

2728Ü10

lichen Gleichlauf.

Nach Durchlauf des i-ten Adapter/Konverters erreichen die Synchronisierrahmen auch die weiter entfernten Adapter/Konverter. Dabei werden in allen diesen Adapter/Konvertern deren Bitzähler konform mit den einlaufenden Synchronisierbits eingestellt. Der Nebenstellentaktgeber, der bis jetzt freilaufend war, beginnt sich wieder, mit den einlaufenden Synchronisierbytes in Gleichlauf zu versetzen. Dies erfolgt langsam genug, so daß sich die Taktgeber in den nachfolgenden Adapter/Konvertern ebenfalls einrichten können, ohne den Bitgleichlauf zu verlieren. Wenn der (i+1)-te Nebenstellenadapter/Konverter schließlich im Gleichlauf mit den Synchronisierbits steht, nimmt er auch den Bitgleichlauf wieder auf und gibt den empfangenen Synchronisierrahmen mit der darin enthaltenen Rahmensynchronisierfolge dem nächsten Nebenstellenadapter/Konverter weiter. So erreicht der Synchronisierrahmen schließlich wieder die Schleifensteuerung und den Schleifenadapter in der Hauptstelle. In der Zwischenzeit stellen alle Nebenstellenadapter/Konverter, die provisorischen Gleichlauf verloren haben, ihre Bytezähler wieder ein, um in Gleichlauf mit den Rahmensynchronisierbits zu kommen, die den Beginn der einzelnen Rahmen anzeigen, und dabei provisorischen Gleichlauf wieder—eu-gewinnen. Die Schleifensteuerung und der Schleifenadapter senden nun ordnungsgemäße Redundanzprüfbits am Ende sämtlicher Rahmen aus, so daß alle Nebenstellenadapter/Konverter bestätigen können, daß sie wieder wirklichen Gleichlauf haben. Sobald die Schleifensteuerung ; und der Schleifenadapter in der Hauptstelle wirklichen Gleichlauf bestätigen können, läuft der normale Betrieb weiter.

Entsprechend den Fign. 1, 2 und 3 löscht die Schleifensteuerung^ nach dem Empfang von Freirahmen von der letzten Nebenstelle her! ihren Bitzähler und läuft synchron mit den einlaufenden Syn- j chronisierbits weiter. Solange die Schleifensteuerung diese j

SA 975 052

809807/0509

Freirahmen empfängt, paßt die Hauptstelle auf und löscht ihren Bitzähler abermals, wenn die einlaufenden Synchronisierbits aufgrund der Zählerlöschungen in den in der Schleife vorangeordneten Nebenstellen ihre zeitliche Lage wechseln. Nach Empfang einer Folge zeitgerechter Synchronisierbits betrachtet sich die Schleifensteuerung ordnungsgemäß im Gleichlauf und die zweite Stufe des Bitgleichlaufs, der Zustand B, ist wieder gegeben. Dabei wird die Ausgabe von Synchronisierrahmen seitens der Schleifensteuerung nicht beeinflußt. Der Zustand B ist jedoch eine Vorbedingung für die Erreichung des Zustandes provisorischer Gleichlauf. Wenn die Schleife den ersten Synchronisierrahmen an der Folge nach einem der bekannten Synchronisierbits erkennt, löscht sie überall die Bytezähler. Wenn darauf zwei nachfolgende Synchronisierrahmen 12 und 24 Bytes später erkannt werden, dann ist provisorischer Gleichlauf erreicht. Der provisorische Gleichlauf in der Schleifensteuerung angekommen, kennzeichnet den Zustand, daß alle Nebenstellenadapter wieder Bitgleichlauf erreicht haben.

Jetzt beginnen die Prüfgeneratoren 50, ihren Code zu erzeugen, und fügen die ordnungsgemäßen Codeworte in die letzten beiden Bytes sämtlicher Rahmen ein. Da nunmehr alle Adapter Bitgleichlauf und wahrscheinlich auch Rahmengleichlauf erreicht haben, laufen die Redundanzbits unverändert durch die Schleife hindurch. Wenn die Schleifensteuerung die erste Redundanzinformation empfängt und prüft, ist für sie wirklicher Gleichlauf gegeben und der normale Betrieb kann beginnen.

Wenn die Nebenstellenadapter eingeschaltet werden, laufen sie nichtsynchron und völlig frei.Das Sendeelement 31 erzeugt nurmehr Freirahmen. Freirahmen bestehen aus lauter Nullen, außer den Synchronisierbits in jeder 9. Position: 100000000100000000100000000... . In diesen Freirahmen sind keine Ramensynchronisierbits vorhanden.

sä 975 052 809807/0509

Die Nebenstellenadapter empfangen über die Schleife 11 nunmehr was kommt; so z. B. Lese- oder Schreibdaten. Die Adapter/Konverter-Kombination in den Nebenstellen tastet die Schleife auf Synchronisier- oder Freirahmen ab. Sobald der Empfang von Synchronisierrahmen oder von Freirahmen festgestellt wird, beginnt ein Synchronisierungsprozeß.

Beim Empfang von Freirahmen oder von Synchronisierrahmen löscht jeder Adapter seinen Bitzähler und beginnt, sich mit den einlaufenden Synchronisierbits in Gleichlauf zu bringen. Solange F^reirahmen empfangen werden, wird aufgepaßt und der Bitzähler immer wieder gelöscht, solange die einlaufenden Synchronisierbits . wegen der Löschung eines Zählers in einem vorangehenden Nebenstellenadapter ihre zeitliche Lage verändern.

Wenn eine Reihe aufeinanderfolgender Synchronisierbits zeitgerecht einläuft, dann ist auch der Adapter/Konverter der betrachteten Nebenstelle als im Bitgleichlauf befindlich zu betrachten. Die betroffene Nebenstelle kann nunmehr in Durchlaufbetrieb gehen, wobei alle einlaufenden Bits über den Ausgang weitergegeben und keine Freirahmen mehr eingefügt werden. Solange Synchronisierrahmen empfangen werden, können deren Rahmensynchronisierbits weitergegeben werden, so daß auch die nachfolgenden Nebenstellen in der Schleife provisorischen Gleichlauf annehmen können.

Der Adapter/Konverter der einzelnen Nebenstellen löscht seinen Bytezähler, um in Übereinstimmung mit·, dem ersten Rahmen zu kommen, und prüft jeweils auf zwei zusätzliche Synchronisierrahmenfolgen, die 12 bzw. 24 Bytes später einlaufen. Der provisorische Gleichlauf ist dann gegeben, wenn Bitgleichlauf herrscht und drei aufeinanderfolgende Rahmensynchronisierfolger zeitgerecht erkannt werden. Der provisorische Gleichlauf ist die dritte Stufe des Gleichlaufs, der auch als Status C bezeichnet wurde.
SA-975-052 "

Wenn provisorischer Gleichlauf erreicht ist, prüft der zyklische Redundanzprüfer 34 die einlaufenden Redundanzprüfinformationen am Ende der einzelnen Rahmen. Wenn die Schleifensteuerung drei Synchronisierrahmen empfängt, hat auch sie mit Sicherheit vorläufigen Gleichlauf und beginnt die übertragung von Rahmen mit gültiger Redundanzprüfinformation. Sobald diese Redundanzprüfinformation ordnungsgemäß in den einzelnen Nebenstellen erkannt wird, ist wirklicher Gleichlauf und die Bereitschaft für normalen Betrieb gegeben.

Bis hierher wurde der allgemeine Aufbau und die Funktionen der Schleifenanlage 1 im Zusammenhang mit einigen Eigenschaften der Schleifensynchronisierung beschrieben. Die nun folgenden Abschnitte beschreiben in Einzelheiten die Funktionen der Schleifenanlage ganz speziell im Hinblick auf die Bandbreitenzuteilung, auf die Schleifensteuerung, die Nebenstellenadapter und die Synchronisierung. Dazu ist wiederum auf der einen Seite eine Betrachtung der Rahmen, der Rahmenadressierung und der Verfügbarkeit erforderlich und auf der anderen Seite die Art und Weise der Erkennung von Gleichlaufstörungsbedingungen anhand der Synchronisierbitfolgen. Die Schleifenanlage 1 arbeitet mit einem sich selbst regulierenden Bandbreitenzuteilungsablauf. Jeder einzelne Nebenstellenadapter reguliert seine eigenen Bandbreitenanforderungen und belegt jeweils eine maximale Durchschnittsbandbreite, die der normalen Datenfolgegeschwindigkeit der betrachteten Nebenstelle angepaßt ist. Wenn die normale Datenfolgegeschwindigkeit nicht durch physikalische oder elektronische Gegebenheiten bestimmt ist, dann wird einfach eine maximale Datenfolgegeschwindigkeit vorgegeben, die nicht überschritten werden darf.

Die Schleifensteuerung 7 arbeitet auf der Grundlage von Anforderungen und Antworten mit der Möglichkeit, neue Operationen nur dann einzuleiten, wenn noch ausreichend freie

SA 975 052

809807/0509

Bandbreite zur Verfugung steht. Die DVM reguliert die Zuordnung der Bandbreiten innerhalb der Schleifenanlage 1 unter Aufruf von Lese/Schreiboperationen mit angepaßten Datenfolge frequenzen, die die Schleifenkapazität nicht überschreiten.

Der Betriebsablauf in den Nebenstellenadaptern und in der Schleifensteuerung der Hauptstelle definiert dabei genau die Antworten, die bei der jeweils empfangenen Rahmenart zu geben sind.

Wenn ein Nebenstellenadapter einen Leerrahmen empfängt, dann sendet er eine der folgenden Rahmenarten ab: Lesen, Schreibanforderung, Nebenstellenstatusrahmen oder Leerrahmen. Als Antwort auf einen belegten (Lese- oder Schreib-) Rahmen, dessen Adresse nicht mit der eigenen Nebenstellenadresse übereinstimmt, reagiert der Adapter mit unveränderter Weitergabe. Wenn jedoch der Adapter einen belegten Rahmen als Adressat aufnimmt, nimmt er diesen Rahmen an und schickt entweder einen Anforderungs- oder einen Leerrahmen weiter. Angenommen, daß der Adapter einen Frei/Synchronisierrahmen empfängt, dann wird dieser Rahmen weitergegeben, vorausgesetzt, daß der Adapter Bitgleichlauf aufweist. Wenn der Adapter keinen Bitgleichlauf hat, schickt er nur Freirahmen weiter.

Wenn die Schleifensteuerung 7 einen Leerrahmen aufnimmt, schickt sie einen Kommando- oder einen Leerrahmen weiter. Wenn sie einen Leserahmen empfängt, schickt sie einen Leerrahmen weiter. Wenn sie einen Statusrahmen empfängt, schickt sie einen Kommando- oder einen Leerrahmen weiter. Als Antwort auf einen Anforderungsrahmen sendet sie einen Schreibrahmen. Als Antwort auf einen Freirahmen oder, wenn ihr eigener Taktoszillator 27 außer Tritt geraten sein sollte, schickt sie nur Synchronisierrahmen ab. Wenn der Taktoszillator 27 jedoch Gleichlauf hat, dann werden einfach Leerrahmen weitergesandt.

^SA975052 809807/0509

Die Schleifensteuerung 7 überträgt ununterbrochen Rahmen über die Schleife 11, die Rahmen- und Bitsynchronisierinformationen und eine ordnungsgemäße Redundanzprüfinformation enthalten. Der Dateninhalt der Rahmen wird ebenfalls durch die Schleifensteuerung geregelt. Die Schleifensteuerung 7 empfängt alle seitens der Nebenstellenadapter ausgesandten Rahmen und prüft die selbst ausgesandten Rahmen daraufhin, ob sie unverändert zurückkehren; dabei lassen sich anstehende Probleme in den Nebenstellenadaptern erkennen. Vorzugsweise sollten die Konverter so konstruiert sein, daß sie Bitflattern ausblenden. Die Nebenstellenadapter können Rahmen abschicken, wenn sie gelesene Daten, Schreibanforderungen oder Statusinformationen an die Hauptstelle zu senden haben. Dazu lassen sich ausschließlich Leerrahmen verwenden oder an die betreffende Nebenstelle selbst adressierte belegte Rahmen. Wenn ein Nebenstellenadapter selbst nichts an die Hauptstelle zu senden hat und er einen belegten an ihn adressierten Rahmen empfängt, dann wandelt der Nebenstellenadapter den belegten Rahmen einfach in leer um und fügt eine richtige Redundanzprüfinformation an, die für den gesamten Rahmen gilt.

Schlelfenbetriebsablauf bei der Bandbreitenzuteilung

jVerständlicherweise ist der Schleifenbetriebsablauf bei der Bandbreitenzuteilung hauptsächlich vom Inhalt der in der Schleife umlaufenden Rahmen abhängig. Dazu bezieht sich der folgende Beschreibungsteil auf die Schleifensteuerung 7 und die Nebenstellenadapter 9 als Kernpunkte, in denen der Schleifenbetriebsablauf abgewickelt wird. Die einzigen Zeiträume, in denen die Schleifensteuerung und die Nebenstellenadapter nicht den Schleifenbetrieb logisch kontrollieren, sind Zeitspannen zur übertragung von Synchronisierfolgen, wobei die Synchronisiermittel des Gesamtgeräts die Leitung übernehmen.

sä 975 052 809807/0509

27281)10

Entsprechend der Fig. 1 überträgt die Schleifensteuerung über die Schleife Rahmen, die sich an die einlaufenden Rahmen anlehnen. Bei einer vorgegebenen internen Verzögerung der Schleifensteuerung 7 besteht ein Eins-zu-Eins-Verhältnis zwischen einlaufenden und auslaufenden Rahmen. Die Schleifensteuerung hat die vorrangige Leitung über die auslaufenden Rahmen nur dann, wenn sie Rahmen empfängt, die keine Bandbreite benötigen, wie z. B. Leer- oder Statusrahmen. Sobald die Schleifensteuerung einen von einem Nebenstellenadapter ausgehenden Rahmen empfängt, wie z. B. eine Schreibanforderung oder einen Leserahmen, hängt der darauf ausgegebene Rahmen streng vom vorgeschriebenen Betriebsablauf ab. Die durch die Schleifensteuerung vorrangig ausgeübte Leitung besteht aus der übertragung von Kommandorahmen, die in den Nebenstellen Funktionen auslösen sollen. Wenn keine Kommandos zu übertragen sind, gibt die Schleifensteuerung Leerrahmen aus. Jeder seitens der Schleifensteuerung empfangene Leserahmen führt mit sich die Anforderung für einen Leerrahmen zu. Damit wird die erforderliche Bandbreite für die Fortsetzung des Lesebetriebes aufrechterhalten. Dabei ist in flexibler Weise die Benutzung des Rahmens durch andere Nebenstellen möglich, wenn der anfordernde Nebenstellenadapter den Rahmen selbst nicht benutzt. Wenn jeder Nebenstellenadapter seine Bandbreitenzuteilung sauber einhält, bleiben noch genügend Leerrahmen zur Benutzung übrig. Bei jeder Schreibjanforderung wird ein entsprechender Schreibrahmen übertragen; ι
auf jeden Statusrahmen wird ein Kommando- oder ein Leerrahmen übermittelt. Wenn ein Schreib- oder ein Kommandorahmen zur ιSchleifensteuerung zurückkommt, der nicht durch Entladung j verändert worden ist, bedeutet dies, daß der adressierte 'Nebenstellenadapter den Rahmen nicht angenommen hat.

;Betriebsablauf bei der Verwendung

und Weiterverwendung der Adapterrahmen 'Ein Nebenstellenadapter kann einen Rahmen nur dann belegen,

^SA975052 809807/0509

3m

wenn ein einlaufender Rahmen leer ist oder wenn ein einlaufender Rahmen belegt und an den Adapter selbst adressiert ist. Im ersten Falle kann der Adapter Lese-, Status- oder Schreibanforderungsrahmen absenden. Wenn ein Adapter einen belegten, an ihn selbst adressierten Rahmen aufnimmt und sich der Adapter im Schreibbetrieb befindet, kann er eine Schreibanforderung über den empfangenen Rahmen weitergeben oder er muß den aufgenommenen Rahmen auf leer umwandeln. Nach einer Leerstellung ist der Inhalt des Rahmens uninteressant. Eine Rahmenbenutzung ist immer nur dann gegeben, wenn ein Nebenstellenadapter den Inhalt eines einlaufenden Rahmens abändert.

Nebenstellenadapter-Leseoperation

Unter Betrachtung der Fig. 3 wird nunmehr die Funktionsweise des Nebenstellenadapter-Lesebetriebsablaufs erläutert. Der Lesebetriebsablauf ist der einfachere der Lese- oder Schreibbetriebsabläufe. Der bei Schreiboperationen zu benutzende Datenpufferraum in den Nebenstellenadaptern ist mehr als ausreichend für die Anforderungen bei Lesebetrieb.

Die Kombination von Nebenstellenadapter 9 und Konverter 13 akkumuliert Daten, die von der angeschlossenen Speichereinheit 3 ankommen, bis insgesamt 8 Bytes oder ein Rahmenwort von Daten ansteht. Dann sucht der Adapter die über die Schleife einlaufen den Rahmen daraufhin ab, bis sie einen Leerrahmen findet. Beim Suchen nach einem solchen Leerrahmen hat die Adapter/ Konverterkombination streng darauf zu achten, daß auch ein wirklich verfügbarer Rahmen gefunden wird. Dazu werden die beiden Bits 3 und 4 im Rahmenformat auf Einsen überwacht. Wenn ein verfügbarer Lerrahmen erkannt wird, wandelt der Adapter diesen auf belegt um, indem das Bit 4 auf Null gestellt wird und das Kennzeichen für Lesebetrieb in die Bitpositionen 5, 6 und 7 mit daran anschließender Nebenstellenadapteradresse in die Bitpositionen 8 bis 15 eingesetzt wird. Danach werden

^SA975052 809807/0509

2728Ü10

3s-

dann 8 Datenbytes in die Folge eingefügt, wobei sich das erste Byte in den Bitpositionen 16 bis 23 wiederfindet usw. Wie bereits angegeben wurde, werden die Daten mit ihrer höchsten Bitstelle des höchsten Bytes voran in aufeinanderfolgender absteigender Reihenfolge übertragen. Wenn die 8 Datenbytes durch sind, werden zwei Bytes vom Redundanzprüfgenerator angefügt. Es kann vorkommen, daß beim Anstehen eines vollständig bereitgestellten Datenrahmens in einem Nebenstellenadapter die Schleife noch besetzt ist und kein Leerrahmen sofort verfügbar ist. Der Nebenstellenadapter fährt dann fort, gelesene Daten zu akkumulieren, bis ein leerer Rahmen einläuft. Wenn bis dahin schon zwei oder mehr Rahmen akkumuliert worden sind, dann kann der Adapter sämtliche einlaufenden Leerrahmen zur Datensendung benutzen, wobei selbstverständlich auch aufeinanderfolgende Rahmen belegt werden können.

Nebenstellenadapter-Schreiboperation

Anhand der Fig. 3 soll auch nunmehr der Schreibetriebsablauf für die Nebenstellen erläutert werden. Wenn ein Nebenstellenadapter in Schreibetrieb übergeht, muß er zuerst eine Schreibrahmenanforderung für jeden einzelnen erwünschten Schreibrahmen übertragen. Da bei den meisten Speichereinheiten das Schreiben zu einer durch die Eigenheiten der Einheit bestimmten Zeit beginnen und ebenfalls mit einer durch die Einheit bestimmten Folgegeschwindigkeit ablaufen muß, sollen im Nebenstellenadapter bereits Schreibdaten vorliegen, wenn sie benötigt werden. Der Adapter fordert dazu im voraus Daten an. Der Schreibbetriebsablauf besteht aus einer Folge von Ereignissen und Entscheidungen, die im Adapter darüber zu treffen sind, ob Schreibanforderungen übertragen werden unter Sicherstellung, daß Schreibdaten immer rechtzeitig zur Verfügung stehen, wenn sie benötigt werden.

Der Betriebsablauf zur Anforderungserzeugung während einer laufenden Schreiboperation ist ähnlich dem Lesebetriebsab-

SA 975 052

809807/0509

lauf, indem immer dann ein; Anforderung abgegeben wird, wenn ein Rahmen von 8 Datenbytes geschrieben ist. Der Betriebsablauf sorgt dafür, daß der Adapter mit der normalen Folgegeschwindigkeit der angeschlossenen Einheit Anforderungen nacheinanderfolgend erzeugt. Wenn ein Leerrahmen oder ein an die Nebenstelle gerichteter Schreibrahmen nicht nach spätestens zwei oder mehr Anforderungen gefunden wird, kann die Nebenstelle aufeinanderfolgende verfügbare Rahmen belegen, um dem anstehenden Bedarf zu genügen und nominale Pufferaus- | nutzung zu gewährleisten.

Die Einleitungsroutine beinhaltet die Aussendung von genügend Schreibanforderungen zur Füllung des Datenpuffers im Nebenstellenadapter, bevor das eigentliche Datenschreiben beginnt. Die Größe des vorhandenen Datenpuffers hängt von Faktoren ab einschließlich der maximalen Schleifenlaufzeit, die aus der Zeit besteht zwischen einer Schreibanforderung und dem Empfang der benötigten Daten, der Zeit bis zum Auffinden eines entsprechenden Rahmens zur übertragung der Schreibanforderung und der Zeitverzögerung, die innerhalb des Nebenstellenadapters für die zu schreibenden Daten nach deren Empfang innerhalb eines Rahmens gegeben ist.

Da für den Betriebsablauf bei Anforderungen wiederum die Eins-zu-Eins-Antwort in der Schleifensteuerung gilt, ergibt sich eine unveränderbare Schleifenlaufzeit; ein Nebenstellenadapter mit hochentwickelter Verarbeitungsmöglichkeit kann einen kleineren Puffer benötigen, indem Daten nur entsprechend der Schleifenlaufzeit vorab angefordert werden. Dann ist die Puffergröße nicht auch für die Schleifenlaufzeit auszulegen. Der Puffer muß nur groß genug sein, eine maximale Verzögerungezeit zu gewähren, bevor ein Rahmen zur Absendung einer Anforderung gefunden wird. Die Schleifenlaufzeit läßt sich ermitteln unter Aussendung einer ersten Schreibanforderung, nachdem ein Schreibkommando empfangen

^SA975052 809807/0509

■wurde, und Messung der Zelt, die verstreicht, bis ein entsprechender Schreibrahmen ankommt.

iAn dieser Stelle soll auf die Wichtigkeit der Kleinhaltung der Puffergröße hingewiesen werden. Die Datenspeicherung in Speichereinheiten mit direktem Zugriff wird normalerweise mittels Blöcken durchgeführt, zwischen denen jeweils ein Spalt j liegt. Um den Betrieb mit aufeinanderfolgenden Blöcken durchzuführen, sind innerhalb der Spalte noch gewisse weitere Funktionen durchzuführen. Da jeder Spalt verschlissene 'Speicherkapazität bedeutet, die von der Gesamtkapazität zu 'subtrahieren ist, sollten diese Spalte so schmal wie mög- !lieh gehalten werden. Bei einer Schreiboperation ist es nach jder Abwicklung eines Blocks erforderlich, ein neues Schreibkommando für das Schreiben des nächsten Blocks und für die Anforderung und den Empfang von Daten zur Füllung des Puffere innerhalb der Spaltzeit aufzunehmen, bevor das Schreiben beginnen kann.

Datenfluß in der Schleifenanlage

In den folgenden Abschnitten wird insbesondere die Steuerungslogik und der Informationsdatenfluß von der Schleifensteuerung über die Schleife zu den Speichereinheiten unter spezieller Bezugnahme auf den Schleifenadapter 19 und einen typischen Konverter 13 behandelt.

Anhand der Fign. 2 und 1 ist gezeigt, daß der Schleifenadapter 19 mit der Schleifensteuerung 7 über Datenwege 2 und 4 und einen Steuerweg 73 gekoppelt ist. Der Schleifenadapter empfängt die seriell Über die ankommende Schleife 11 einlaufenden Datensignale und bildet für diese einen Abschluß. Der Adapter verstärkt/ taktet die Signale und deserialisiert sie im Empfangselement 21 zwecks Weiterübertragung zur Schleifensteuerung in deren ankommenden Schleifenpuffer 39

^SA975052 809807/0509

3?

über den Weg 4. Der Adapter nimmt des weiteren die auslaufenden Daten von der Schleifensteuerung über den Weg 2 auf und serialisiert diese Daten im Sendeelement 31 zwecks übertragung über die Schleife. Der Adapter enthält Schaltkreise zur Prüfung des zyklischen Redundanzcodes jedes einlaufenden Rahmens und zur Erzeugung zyklischer Redundanzinformationen für sämtliche auslaufenden Rahmen. Redundanzfehler, die der Adapter entdeckt, sowie auch andere Geräte- oder Datenanomalien werden der Schleifensteuerung über den Steuerweg 73 mitgeteilt. Die Schleifensteuerung enthält einen örtlichen Speicher 55, welcher empfangene Daten vom Puffer 39 über den Weg 49 aufnehmen und über den Weg 69 zu sendende Daten zum Puffer 71 übertragen kann. Dieser örtliche Speicher kann in seiner Größe so ausgelegt werden, daß er zusätzlich zu zu puffernden Daten iauch Mikroprogrammfolgen speichern kann. Das Verarbeitungsund Steuerelement 45 ist das Kernstück der Steuerung und der Datenwegverbindung für Datenbewegungen in den und aus dem Hauptspeicher 5 über den Weg 6 sowie aus dem und in den örtlichen Speicher 55 über den Weg 63 und den Weg 53 mit dem Re-

gister 51. '

ι I

Das Element 45 kann entweder eine komplette Folgeverarbeitungs-

! i

naschine für sich selbst sein oder aber auch ein speicherpro- ! grammabhängigea Steuergerät. Im zweiten Falle kann die Orga- ^: !isation des örtlichen Speichers neben dem Steuergerät für die j Durchführung üblicher Datenverarbeitungstechnik ausgelegt sein, wie dies z. B. von Montgomery Phister in "Logical Design of Digital Computers", John Wiley ft Sons, New York, 1958, beschrieben wurde.

Die Adressierung der Speicherplätze im örtlichen Speicher 55 srfolgt per Referenzangabe plus Versatz. Die Referenzangabe »rird von der vorgesehenen Speichereinheit zur Verfügung gestellt und der Versatz mittels einer im Element 45 gegebenen Anzeige. Ein über die Schleife ankommender und in den Puffer

^SA975052 809807/0509

39 einlaufender Rahmen umfaßt in seiner Adresse einen Teil, der die Speichereinheit bezeichnet. Diese Bezeichnung wird in das Adreßregister 67 überführt. Die genannte Anzeige wird vom Element 45 direkt über den Weg 63 übertragen. Die Anzeige er- ;folgt mittels eines Tabellenauslesens im Element 45 entsprechend einer Adreßbezeichnung aus dem im Puffer 39 gespeicherten Rahmen; die Übermittlung erfolgt über den Weg 43. Es ist zu beachten, daß aus dem Puffer 39 in den örtlichen Speicher einzuschreibende Daten über den Weg 49 zum Schreibregister 57 übermittelt werden. Vom örtlichen Speicher über dessen Leseregister 59 zum Puffer 71 auslaufende Daten enthalten eine Nebenstellenadresse, die dem Puffer entweder vom Register 65 oder vom ankommenden Schleifenpuffer 39 mitgeteilt wird. Solche Adreßdaten für abgehende Rahmen treten nur auf Kommandos auf, d. h., wenn eine Nebenstelle eine Lese- oder eine Schreiboperation ausführen soll, oder wenn eine Nebenstelle einen zugeordneten Leerrahmen im Falle einer Schreibanforderung verlangt. Im Falle eines Kommandos wird die Nebenstellenadresse seitens der DVM angegeben und dem Adreßregister 65 vom Element 45 mitgeteilt. Im Falle einer Schreibanforderung wird die im ankommenden Schleifenpuffer 39 empfangene Adresse direkt zum abgehenden Schleifenpuffer 71 weiterübertragen. Das Register 51 arbeitet auch als Instruktionsregister, wenn das Element 45 als speicherprogrammabhängiges Steuergerät arbeiten soll.

Der Adapter 19 enthält auch die Gleichlaufsteuerlogik zur Durchführung der bereits beschriebenen Gleichlaufsteuerung. Während zwei Arten von Synchronisierinformationen über die Schleife übertragen werden, nämlich die Bitsynchronisierung und die Rahmensynchronisierung, müssen diese beiden Gleichlaufbedingungen erst angenommen und mit einer Redundanzprüfinformation bestätigt werden, bevor der "wirkliche Gleichlauf" erreichbar ist. Der wirkliche Gleichlauf ist eine Vorbedingung, die gegeben sein muß, bevor irgendeiner der Konverter 12, 13, 15, 17 und der Schleifenadapter 19 Informationen über

SA 975 052 809807/0509

2728Ü10

die Schleife durchgeben können.

Bei Betrachtung der Fign. 2 und 3 wird es klar, daß das Empfangselement 21, das Folgeelement 25 und das Sendeelement 31 des Schleifenadapters 19 im wesentlichen dieselben Linzelelemente enthalten müssen, die auch im Konverter 13 gemäß Fig. zu finden sind. In der nachfolgenden Beschreibung der Erlangung der Anfangssynchronisierung wird auf die Elemente in Fig. 3 Bezug genommen, die den gleichen Elementen in Fig. 2 (dort nicht im einzelnen dargestellt) entsprechen.

In Fig. 3 ist ein Datenflußschaltbild für die Konverter 12, 13, 15, 17 und, mit Einschränkung, für den Schleifenadapter 19 dargestellt. Die Konverter und der Schleifenadapter sind also in drei Elemente aufteilbar. Diese sind das Empfangselement 21, das Folgeelement 25 und das Sendeelement 31. Das Empfangselement überträgt Informationen von der Schleife 11 über den Nebenstellenadapter 9 zwecks Aufzeichnung in der angeschlossenen Speichereinheit 3. Das Sendeelement 31 überträgt Informationen von der angeschlossenen Speichereinheit über den Adapter zur Übermittlung über die Schleife 11. Das Folgeelement 25 hält die erforderlichen Taktsteuerungen aufrecht zwecks Ablaufsteuerung der einzelnen Detektoren und Register in den Konvertern unter Steuerung durch den Nebenstellenadapter.

Das ankommende Stück der Schleife 11 endet im Datentaktgeber 22. Dieser spricht auf die Vorderflanke der einzelnen Datenbits an, um daraus den Pegel eines symmetrischen Taktsignals abzuleiten. Immer dann, wenn ein Datenbit im Taktgeber 22 einläuft, wird ein zunehmendes oder abnehmendes Frequenzsignal erzeugt in Abhängigkeit von der Phasenrelation zwischen dem einlaufenden Datensignal verglichen mit der Phase des örtlichen phasensteuerbaren Taktoszillators 27.

^SA975 °⁵² 809807/0509

- 4Θ- -

Die Taktsteuerung 33 dient zur Abgabe von Taktsignalen, die die Funktionen des Konverters oder Schleifenadapters bestimmen. Während in den Konvertern sowohl das ulmpfangs- als auch das Sendeelement mittels des phasensteuerbaren Oszillators 27 getaktet v/erden, wird im Schleifenadapter nur das Empfangselement durch diesen Oszillator getaktet. Das Sendeeleinent des Schleifenadapters wird durch einen stabilen Hauntoszillator, vorzugsweise durch einen Kristalloszillator, gesteuert.

Bit/Byte-Zähler im Folgeelement 25 bestimmen, welches der 6 fcwei-Bytepaare der einzelnen Rahmen im Konverter zu berücksichtigen ist, und geben Zeitmaße an für die: Datenübertragung zum und vom Nebenstellenadapter, zur Identifizierung der Rahmensteuerbyte>s und zur Identifizierung der zyklischen Redundanzprüfbytes.

Solange der Konverter noch nicht mit den einlaufenden Daten synchron läuft, laufen die Bit/Byte-Zähler im Takte des noch freilaufenden phasensteuerbaren Oszillators. Wenn ein Synchronisierbit erkannt v/ird, dann wird der Bitzrihlerteil des Folgeelements 25 gelöscht, um in Übereinstimmung nit dem Synchronisierbit zu kommen.

Der Deserialisiorer 24 verbindet den Ausgang des Datentaktgebers 22 mit dem Paritätsgenerator 2G, dem Ciapfangsregister 3O, dem Gleichlaufdetektor 32 und dem zyklischen Redundanzprüfer 34, die sämtlich parallel liegen. Der DeseriaLisLerer besteht aus einem Bitakkumulator, der wortweise die Bits der einzelnen Bytes in das Empfangsregister 3O überstellt. Die Steuerung des Einschiebens und Übergebens wird mittels Zeitsignalen vom Folgeelement 25 ausgeführt.

Beim tmp fangs register 30 handelt es sich um einen 18-Bi.tpuffer mit paarigem Verrieglungstriggeraufbau; es niinmt jeweils zwei Datenbytes einschließlich l'aritätsinformatLon auf zwecks

9Kf)7/t>S0!l

r/28010

Übertragung der Daten zwischen dem Konverter und dem Adapter. Es dient auch als Zwischenspeicher für Schleifendaten, währenddem der Adapter ggf. über die Abänderung der aus laufernten Daten entscheidet.

Das erste deserialisiertc Datenbyte wird vom Deserialisierer 24 in die erste Hälfte des Empfangsregisters 30 über den Weg 28 übertragen. Das zweite Byte wird dann im Deserialisierer akkumuliert und in die zv/eite Hälfte des Empfangsregisters übertragen. Zu beachten ist, daß der Paritätsgenerator 26 auch mit dem Deserialisiererausgang verbunden ist. Für jedes der beiden Bytes wird eine ungeradzahlige Paritätsinformation erzeugt und in die entsprechende Position im Empfangsregister eingegeben.

Jeder Konverter enthält zwei Sätze zyklischer Redundanzprüfkreise. Einen Satz zur Prüfung der einlaufenden Rahmen und einen zweiten zur Erzeugung des Redundanzprüfcodes der auslaufenden Rahmen, die vom betroffenen Konverter ausgehen. Es gibt nach dem Stande der Technik zahlreiche Verfahren zur Erzeugung und überprüfung der zyklischen Redundanzinformationen, parallel oder auch seriell arbeitende, wobei bekannterweise geeignete Divisionspolynome verv/endet werden.

Der Redundanzprüfer beginnt unter Blockierung seiner Rückkopplungskreise während der Eingabe der ersten beiden Bytes jedes Rahmens. Dann wird die Redundanzinformation mit dem höchstwertigsten Polynomkoeffizienten voran übertragen. Die Redundanzprüfinformation bezieht sich auf alle Bits jedes Rahmens; ausgenommen jedoch jedes 9. Synchronisierbit. Die zu den Redundanzinformationen gehörenden Bits hängen dem Datenfeld jedes einzelnen Rahmens unmittelbar an.

Das Sunderegister 46 wird über die beiden Wege 4 und 2 gespeist. l;s handelt cjich bei ihm um einen 18-Bitpuffur; er enthält ebenfalls /.v/ei Datenbytos plus Paritätsinformation zur

80f)«07/U509

Übertragung von Daten zwischen dem Adapter und dem Konverter oder auch zur Weiterübertragung über die Schleife empfangener Daten vom Empfangsregister. Beiläufig mag genannt v/erden, daß der Schleifenadapter keine direkte Vorbindung von seinem Empfangsregister zu seinem Senderegister wie die Konverter aufweist.

Die Bit/ßyte-Zähler und die Gleichlaufsteuerung steuern die Funktionen des Konverters. Die Zähler und die Gleichlaufsteuerung regeln den Ablauf und die Folge sämtlicher Operationen. Die Bytezählung kennzeichnet jeweils das Bytepaar, das aus dem einlaufenden Rahmen decodiert wird. Die Bytezählung dient zur Durchsteuerung von Schreibdaten über den Weg 4 und von Lesedaten, Statusdaten und Schreibanforderungen über den Weg in das Register 46.

Der Paritätsprüfer 4 4 ist eine der drei vom Senderegister 46 über den Weg 48 gespeisten Einheiten. Er prüft auf ungeradzahlige Parität jeweils eines Bytes während der Eingabe von Daten in den Serialisierer 52 und den Prüfgenerator 50. Ein durch den Paritätsprüfer 44 erkannter Paritätsfehler schaltet die Fehlerleitung 42 zum Adapter ein, wenn ein Paritätsfehler in den seitens des Adapters aufgenommenen Daten erkennbar ist.

Der Serialisierer 52 hat die Aufgabe, jeweils ein Byte paralleler Daten aufzunehmen und daraus entsprechende serialisierte Daten zu erzeugen. Die Serialisierung und das Laden des Serialisierers 52 wird durch einen Ausgangszähler des Folgeelements 25 gesteuert.

Der Ausgang des Serialisierers 52 wiederum speist den Codierer 54 und den Schleifentreiber 56. Sowohl der Codierer 54 als auch der Datentaktgeber 22 mit dem darin enthaltenen Decodierer kann beliebiger Art sein, die zur Aufnahme und Weitergabe von Signalen über die Schleife 11 geeignet ist.

809807/0509

- rr-

MM

Wenn ein einlaufender Rahmen nicht an die betreffende Nebenstelle adressiert ist, sollte er so schnell wie möglich über die Schleife 11 weiterübertragen werden. Aus diesem Grunde ist der Weg 4 als direkte Verbindung vom Empfangsregister 30 zum Senderegister 46 vorgesehen. Wenn jedoch der Gleichlaufdetektor 32 einen plötzlichen Gleichlaufausfall erkennt, wird ein normalerweise geschlossener Schalter im Weg 48 durch Einschaltung eines Signals über den Weg 85 geöffnet. Wenn der Gleichlauf normal wiedergefunden worden ist, dann sind die Daten vom Deserialisierer 24 wieder in Phase mit dem phasensteuerbaren Oszillator 27 und der Taktsteuerung 38; daraufhin wird der Schalter wieder ausgeschaltet und der Weg 48 nicht weiter unterbrochen.

Die Taktsteuerung 38 besteht aus einem Verteilungsnetz für Taktimpulse. In geeigneter Weise dient dazu der phasensteuerbare Oszillator 27 als örtliches Zeitbezugsmaß. Signale von der Taktsteuerung 38 werden zu allen Registern ausgegeben und steuern dabei den Zeitablauf aller Datenbewegungen. Gleichlauf zwischen dem Deserialisierer 24 und dem Serialieierer 52 wird mittels Impulsen über zwei Wege 83 von der Taktsteuerung 38 aufrechterhalten.

Gleichlaufalgorhythmus, Datenfluß und Gleichlaufstatus

ber gleichlauflose Zustand wird erstmals eingenommen, wenn die Netzspannung und die Löschleitungen in den einzelnen Adaptern eingeschaltet werden. Des weiteren wird dieser Zustand eingenommen, wenn bei Bitgleichlauf oder provisorischem Gleichlauf |drei Synchronisierbits in irgendeinem der 12 Bytes langen nahmen fehlen. Der gleichlauflose Zustand unterbricht den normalen Betrieb der Schleife unter Einfügung von Freirahmen !seitens der Konverter und unter Einfügung von Synchronisierjrahmen seitens des Schleifenadapters, wobei diese Rahmen Übertragen werden, was auch ankommt. Es möge daran er-

^SA975052 809807/0509

us

innert werden, daß Freirahmen (neben den Synchronisierbits in jeder 9. Position) lauter Nullen enthalten. Vor Erreichen des Gleichlaufs zwischen einlaufenden Synchronisierbits und dem phasensteuerbaren Oszillator 27 muß der Schleifenadapter 19 feststellen, ob er Synchronisierrahmen oder Freirahmen empfängt. Es ist auch daran zu denken, daß Synchronisierrahmen den Freirahmen ähnlich sind, ausgenommen jedoch, was den Zusatz eines Rahmenbits bei jedem 12. Synchronisierbit betrifft. Diese Rahmenart wird seitens des Schleifenadapters bei Gleichlaufverlust übertragen oder wenn er Freirahmen empfängt.

Wenn der Schleifenadapter 19 den Zustand Λ1, d. h. das Suchen nach Freirahmen, eingenommen hat, sucht er im wesentlichen nach Freirahmen oder Synchronisierrahmen. Dazu werden alle Daten in den Deserialsisierer 24 eingeschoben und auf die richtige Zahl aufeinanderfolgender Nullen zwischen den Synchronisierbits mittels des Gleichlaufdetektors 32 überprüft. Wenn 11 Freibytes empfangen worden sind, wird der Zustand Λ2, Synchronisierrahmensuchen 1, angenommen. In diesem Zustand wird jeweils das 12. Freibyte geprüft und das Synchronisierbit am Ende dieses Bytes dazu verwendet, den Bitzähler zu löschen und in Übereinstimmung mit den einlaufenden Synchronisierbits zu bringen.

Im Zustand A1 und Λ2 läuft der phasensteuerbare Oszillator 27 frei und keine Korrektursignale werden seitens der einlaufenden Daten erzeugt. Wenn der Bitzähler gelöscht ist, v/ird in den Synchronisierstatus A3, nämlich Synchronisierrahmensuchen 2, übergegangen. In diesem Zustand werden Korrektursignale für den phasensteuerbaren Oszillator erzeugt, und zwar aufgrund der vorderen Ränder der einzelnen Synchronisierbits und deren Lage im Vergleich zu den Ausgangstakten vom phasensteuerbaren Oszillator.

Während des Zustands A3 werden laufend Leerbytes und reguläre Synchronisierbits erkannt. Wenn etwas anderes als Leer- oder

^SA975052 809807/0509

- Afr-

¹It

Synchronisierrahmen empfangen wird, dann wird wieder in den gleichlauflosen Zustand des Freirahmensuchens übergegangen.

Wenn eine gegebene Zahl aufeinanderfolgender Synchronisierbits zeitgerecht ankommt und der phasensteuerbare Oszillator als im Gleichlauf befindlich zu betrachten ist, dann wird der nächste Synchronisierzustand angenommen. In diesem Zustand fährt der Schleifenadapter fort, Synchronisierrahmen zu erzeugen. Die Synchronisierbits werden auf zeitgerechte Lage überprüft. Der Schleifenadapter sucht nun nach einer Rahmenbitfolge eines Synchronisierrahmens; wenn diese erkannt wird, wird der Bytezähler gelöscht und der provisorische Gleichlauf, d. h. Zustand C, angenommen.

In diesem provisorischen Gleichlaufzustand wird der Redundanzprüfgenerator 50 aktiviert. Damit werden gültige Redundanzbytes am Ende jedes Rahmens abgegeben. Wenn eine gültige Redundanzinformation erkennbar ist, geht der Schleifenadapter in den Zustand D, wirklicher Gleichlauf, über.

Im wirklichen Gleichlaufzustand laufen nunmehr normale Funktionen ab. Die Schleifensteuerung empfängt und sendet Informationen. Der Schleifenadapter überwacht die Rahmen- und Synchronisierbits auf zeitgerechte Lage. Eine erkannte ungültige Rahmenfolge, bei der drei Synchronisierbits in irgendeinem Rahmen fehlen, unterbricht den wirklichen Gleichlauf und läßt in provisorischen Gleichlauf zurückgehen.

Der wirkliche Gleichlauf ist verloren, wenn ein Freirahmen oder ein Synchronisierrahmen seitens des Gleichlaufdetektors 32 erkannt wird. Ein Freirahmen stellt automatisch den Schleifenadapter auf den Bitgleichlaufzustand, und zwar aufgrund der fehlenden Rahmenbits. Wenn der wirkliche Gleichlauf beim Empfang solcher Rahmen nicht verloren geht, werden falsche Redundanzfehler signalisiert. Es reicht für den Schleifen-SA 975 052

809807/0509

adapter aus, auf einen Synchronisierrahmen zu schließen, wenn das erste Byte eines Rahmens mit einer gültigen Rahmenbitfolge lauter Nullen in den Bits 1 bis 7 enthält. Die nachfolgende Tabelle stellt die vorangehend genannten Gleichlaufzustände zusammen:
Zustand Funktion

Bedingung zum Weitergehen in einen höheren Zustand Bedingung zum Rückgang in einen niedrigeren Zustand

Λ Gleichlaufstörung

Λ1 Freirahmen- Suche nach suchen gültigen

Freirahmen

Λ2 Synchronisierrah-
mensuchen 1

A3 Gleichlauf
des Oszillators 27
(Synch.-Rahmensuchen 2)

Löschen d. Bitzählers aufeinanderfolgende Freibytes

ein weiteres Freibyte und Löschung
des Bitzählers

Synchronis. vorgegebene Zahl

des Ausgangszäh lers mit d. Eingangszählern zeitgerechter Synchronisierbits

Bitgleichlauf

Suche nach Löschung des Byte-Synchroni- Zählers u. Auffinsierrahmen den v. 2 weiteren u. Löschung gültigen Rahmendes Byte- folgen Zählers

provisorischer
Gleichlauf

Suche nach gültiger Redundanz-Information Finden einer gültigen Redundanz-Information

D wirklicher normaler Gleichlauf Betrieb kein Freibyte od. fehlendes Synchronisierbit

kein Freibyte od. fehlendes Synchronisierbit

mehr als 2 fehlende Synchronisierbits od. ungültige Rahmenbitfolge in irgend einem Rahmen

mehr als 2 fehlende Synchronisierbits oder ungültige Rahmenbitfolge in irgend einem Rahmen oder Empfang eines Freirahmens od. eines Synchronisierrahmens

SA 975 052

809807/0509

Claims

277FQlQ

PATENTANSPRÜCHE

y Verfahren zur Betriebs-Synchronisierung für Schleifenübertragungsanlagen mit einer Hauptstelle und mit Nebenstellen, die mittels einer Verbindungsschleife untereinander verbunden sind,

wobei die einzelnen Stellen innerhalb dieser Schleife für den Empfang und das Senden in Rahmen eingeteilter Bitfolgen vorgesehen sind

und des weiteren seitens jeder Stelle Gleichlaufbebedingungen und Gleichlaufstörungen erkennbar sind,

gekennzeichnet durch die nachfolgenden Verfahrensschritte:

a) wenn seitens einer der beteiligten Stellen eine Gleichlaufstörung erkennbar ist, wird die Weiterübertragung der empfangenen Bitfolge über diese Stelle hinaus unterbunden;

b) daraufhin wird seitens dieser Stelle eine erste markante Bitfolge über die Schleife übertragen;

c) Benutzung dieser ersten markanten Bitfolge als Bezugskriterium zur Resynchronisierung durch sämtliche, der die Gleichlaufstörung erkennenden Stelle nachfolgenden Stellen bis einschließlich der Hauptstelle;

d) die Hauptstelle übermittelt beim Empfang der ersten markanten Bitfolge oder bei eigener Erkennung einer Gleichlaufstörung eine zweite markante Bitfolge;

SA 975 052

Ö09807/0509 ORIGINAL INSPECTED

2728Q1Q

e) Benutzung dieser zweiten markanten Bitfolge als Bezugskriterium zur Resynchronisierung durch sämtliche nach der Hauptstelle und vor der die Gleichlaufstörung erkennenden Stelle angeordneten Stellen;

f) Wiederaufnahme des Empfangs und der Weiterübertragung der einlaufenden Bitfolge, wenn sich nach Behebung der Gleichlaufstörung die diese Störung vorher erkennende Stelle wieder mittels der zweiten markanten Bitfolge resynchronisiert hat.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

daß bei einer Gleichlaufstörung und Übertragung der ersten markanten Bitfolge die nachfolgenden Nebenstellen entweder diese erste markante Bitfolge weiterübertragen oder phasenunabhängig vom Empfang diese Bitfolge selbst aussenden.
3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

daß die in Rahmen eingeteilte Nachrichten-Bitfolge aller η Bits ein eingefügtes Synchronisierbit und aller mn Bits eine erkennbare Rahmensynchronisier-Bitfolge enthält,

wobei jeder Rahmen mfn+JJ oder m[n+ij + 1 Bits enthält.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

daß die erste markante Bitfolge bei Gleichlaufstörung eine sich wiederholende Folge von η Bits erster

SA 975 052

B09807/OB09

Binärwertigkeit (null) mit eingefügten Synchronisierbits zweiter Binärwertigkeit (eins) enthält und

daß die zweite markante Bitfolge einen Rahmen mit einer erkennbaren Rahmenbegrenzung als Rahmensynchronisier-Kriterium enthält.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,

daß die zweite markante Bitfolge außer den genannten Synchronisierbits ein erkennbares Rahmensynchronisierbit zweiter Binärwertigkeit (eins) aller m[n+f] Bits enthält.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet ,

daß die Hauptstelle und jede der vorgesehenen Nebenstellen die nachstehend genannten Merkmale aufweist:

a) ein Empfangselement (21) für sämtliche über die Schleife (11) einlaufenden Rahmen;

b) ein Sendeelement (31) zur Übertragung von Rahmen über die Schleife;

c) einen Modulo-X-Zähler (X = n+1) und einen Modulo-Y-Zähler (Y = m [n+1J ) ,

mittels derer die empfangene Bitfolge diskriminierbar ist,

wobei die beiden Zähler schrittweise mit den empfangenen Bits weiterzählen;

sä 975 052 " 8 0 9 8 0 7/0509

d) Speicherkreise für aufeinanderfolgende Synchronisierbits und Rahmensynchronisierbits;

e) einen Gleichlaufdetektor (32), mittels dessen bei einer vorgegebenen Zahl aufeinanderfolgend nicht zeitgerecht einlaufender Synchronisierbits und/oder bei einer vorgsgebenen Zahl aufeinanderfolgend nicht zeitgerecht einlaufender Rahmensynchronisierbits eine Gleichlaufstörung erkennbar ist;

f) einen Schalter für die Unterbrechung der Weiterübertragung der einlaufenden Bitfolge und für die Zuführung einer markanten, sich wiederholenden Bitfolge zum Sendeelement in Abhängigkeit von einer erkannten Gleichlaufstörung,

wobei dieser Schalter nach Behebung der Gleichlaufstörung wieder in seine Normalstellung zur Weiterübertragung der empfangenen Bitfolge über die Schleife zurückstellbar ist.

052 '" 809 8 07 /0509