[go: up one dir, main page]

DE2718894A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE2718894A1
DE2718894A1 DE19772718894 DE2718894A DE2718894A1 DE 2718894 A1 DE2718894 A1 DE 2718894A1 DE 19772718894 DE19772718894 DE 19772718894 DE 2718894 A DE2718894 A DE 2718894A DE 2718894 A1 DE2718894 A1 DE 2718894A1
Authority
DE
Germany
Prior art keywords
layer
dopant
doping
openings
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772718894
Other languages
English (en)
Other versions
DE2718894C2 (de
Inventor
Walter Steinmaier
Jose Solo De Zaldivar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2718894A1 publication Critical patent/DE2718894A1/de
Application granted granted Critical
Publication of DE2718894C2 publication Critical patent/DE2718894C2/de
Expired legal-status Critical Current

Links

Classifications

    • H10W74/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P32/141—
    • H10P32/171—
    • H10P95/00—
    • H10W20/40—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Description

V Α/Ε VI I.
Γ,ΠΝΤΠ:·.!; r..".-'7D -X^- 21.3.1977.
N.V. Philips' Glcei'ion^enTabrieVei 9 7 Ί 8 8 9 A
Verfahren zur Herstellung einer Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers eine gegen Diffsuion maskierende Schicht erzeugt wird, wobei in dieser Maskierungsschicht mindestens eine Oeffnung vorgesehen wird, wonach wenigstens innerhalb dieser Oeffnung eine Dotierungsschicht, die einen Dotierungsstoff enthält, auf der Halbleiteroberfläche erzeugt wird, wonach durch
709847/0751
FHN. 8396.
21.3.77- - /-
Erhitzung der Dotierungsstoff aus der Dotierungsschicht über die genannte Oeffnung in den Halbleiterkörper eindiffundiert wird, um eine dotierte Zone mit von denen des angrenzenden Halbleitermaterials verschiedenen Leitungseigenschaften zu bilden, wonach die Dotierungsschicht entfernt wird.
Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die durch Anwendung dieses Verfahrens hergestellt ist.
Unter verschiedenen Leitungseigenschaften sind hier verschiedene Leitungstypen und/oder verschiedene spezifische Widerstände zu verstehen.
Ein Verfahren der obenbeschriebenen Art ist in der Halbleitertechnik, insbesondere für die Herstellung monolithischer integrierter Schaltungen, bekannt und wird in verschiedenen Formen angewandt.
Bei cen bekannten Verfahren der beschriebenen Art ergibt sich oft der Nachteil, dass der Dotierung der Dotierungsschicht entgegengesetzte Anforderungen gestellt werden müssen. Dies ist insbesondere der Fall, wenn die dotierte Zone nicht zu tief sein soll. Wenn dazu die Dotierung der Dotierungsschicht verhältnismässig niedrig gewählt wird, lässt sich die Dotierungsschicht (meist eine dotierte Siliziumoxidschicht) schwer durch Aetzen entfernen, weil deren Aetzgeschwindigkeit niedrig ist,
709847/0751
PIIN.
21.3.77. — ^f —
Um zu vermeiden, dass die auf der Oberfläche vorhandene Isolierschicht (meist eine undotierte Siliciumoxidschicht), in der die Oeffnung vorgesehen ist, durch diesen Aetzvorgang zu stark angegriffen wird, kann die Entfernung der Dotierungsschicht jedenfalls nicht ohne Anwendung einer Maske erfolgen. Dies wäre wohl möglich, wenn die Dotierungsschicht hochdotiert wäre, aber dann könnte leicht eine zu grosse Eindringtiefe der dotierten Zone erhalten werden.
Noch weitere Nachteile ergeben sich in dem wichtigen, oft vorkommenden Fall, in dem in der Isolierschicht mindestens eine erste und mindestens eine zweite Oeffnung vorgesehen werden, wonach über die erste Oeffnung ein erster Dotierungsstoff und über die zweite Oeffnung ein zweiter Dotierungsstoff in den unterliegenden Halbleiterkörper eingeführt werden, wobei diese Dotierung wenigstens innerhalb der ersten Oeffnung durch Diffusion aus einer dotierten Schicht stattfindet. Dabei werden im allgemeinen sowohl die Dotierung über die erste Oeffnung als auch die Dotierung über die zweite Oeffnung mittels eines Diffusionsvorganges durchgeführt. Dabei können sich in der Praxis verschiedene Schwierigkeiten ergeben, die das Verfahren für eine Anzahl Zwecke ungeeignet machen. So besteht ein oft auftretender Nachteil darin, dass während einer oder beider Diffusionen ein
709847/0751
21.3.77.
- r-
schwer entfernbares Glas, z.B. Borglas, auf der Halbleiteroberfläche gebildet wird. Veiter ist es im allgemeinen gebräuchlich, dass die dotierte Schicht, aus der wenigstens eine der Diffusionen durchgeführt wird, bis wenigstens nach der Bildung der genannten ersten und z\veiten Zonen in einer endgültigen Form auf der Oberfläche vorhanden bleibt. Dies führt zu verhältnismässig grossen Dickenunterschieden in der endgültig auf der Halbleiteroberfläche vorhandenen Isolierschicht. Venn nicht die ganze Isolierschicht entfernt und durch eine neue ersetzt werden soll (bei welchem Vorgang die an der Oberfläche endenden pn-Uebergänge freigelegt werden, wodurch deren elektrische Eigenschaften beeinträchtigt werden können), müssen zwangsweise die notwendigen Kontaktfenster durch die ungleichmässige Isolierschicht hindurch geätzt werden.
Dazu sind dann im allgemeinen mehrere ./Letz— und Maskierungsschritte erforderlich, um einen unerwünschten Angriff bestimmter Teile der Isolierschicht und vor allem Unterätzung der dünneren Isolierschichtteile zu vermeiden.
Die Erfindung bezweckt an erster Stelle, ein Verfahren zu schaffen, bei dem verhältnismässig untiefe diffundierte Zonen durch Diffusion aus einer dotierten Schicht erzeugt werden können, wobei diese Schicht ohne Anwendung einer Maske entfernt werden kann, ohne dass weitere auf der Halbleiteroberflache vorhandene Isolier-
709847/0751
PHN. 8'J\H 21 .3.77
schichten auf unzulässige Veise angegriffen werden.
Die Erfindung bezweckt weiter, in dem Falle, in dem über erste und zweite Oeffnungen in der Isolierschicht erste bzw. zweite Dotierungsstoffe in den Halbleiterkörper eingeführt werden, insbesondere zur Herstellung einer Halbleiteranordnung mit komplementären Feldeffekttransistoren mit isolierter Gate—Elektrode, ein Verfahren zu schaffen, bei dem ausserdem am Ende der Bearbeitung eine überall nahezu gleich dicke Isolierschicht vorhanden ist, so dass alle Kontaktfenster in einem einzigen Aetzschritt ohne Ge f ahr vor Uiiterätzung gebildet werden können und überdies keine schwer entfernbaren Glasschichten erhalten werden.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass die genannten Zwecke dadurch erreicht werden können, dass auf geeignete Veise eine thermische Oxidschicht benutzt wird, die während des Vorgangs innerhalb der genannten Oeffnungen gebildet wird.
Ausserdem liegt der Erfindung die Erkenntnis zugrunde, dass dabei im Falle der Einführung verschiedener Dotierungsstoffe über verschiedene Oeffnungen diese Dotierungsstoffe mit Vorteil mittels verschiedener Techniken eingeführt werden.
Ein Verfahren der eingangs erwähnten Art ist 2j dazu nach der Erfindung dadurch gekennzeichnet, dass
709847/0751
PHN. 8396. 21.3.77.
ein erster Ei-hi tzungsschritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei ein Teil des Dotierungsstoffes in den Halbleiterkörper eindiffundiert und weiter durch Oxidation die innerhalb der Oeffnung liegende Halbleiteroberflache mit einer thermischen Oxidschicht überzogen wird; dass dann durch Aetzung ohne Anwendung einer Aetzinaske für die angrenzenden Schichtteile die Dotierungsschicht entfernt wird, wobei die Maskierungsschicht und die thermische Oxidschicht höchstens nur aber ein Teil ihrer Dicke entfernt werden wegen der höheren Aetzgeschwindigkeit der Dotierungsschicht, und dass anschliessend während eines zweiten Erhitzungsschrittes der Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
Die genannte thermische Oxidschicht übt bei dem Verfahren nach der Erfindung an erster Stelle eine hemmende Wirkung auf die Diffusion aus der Dotierungsschicht aus. Infolgedessen kann eine Dotierungsschicht mit hoher Dotierungskonzentration verwendet werden, ohne dass dadurch eine zu tiefe dotierte Zone erhalten wird. Weiter kann diese hochdotierte Dotierungsschicht, z.B. eine hochdotierte Phosphorglasschicht, die eine hohe Aetzgeschwindigkeit aufweist, leicht ohne Maske durch Aetzung entfernt werden, ohne dass andere Isolierschichten angegriffen werden. Dabei bewirkt die genannte thermische 2"5 Oxidschicht, die eine verhältnisiiiässig niedrige Aetzge —
70 9847/0751
PlIN. S3 y·). 21 .3.77.
ΑΛ
scliwindigkeit aufweist, dass die Aetzzeit nicht kritisch ist, weil diese thermische Oxidschicht sogar beim Ueberschreiten der für die Entfernung der Dotierungsschicht benötigten Aetzzeit im vesentlichen erhalten bleibt.
Eine sehr wichtige bevorzugte Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass in der maskierenden Schicht mindestens eine erste und mindestens eine zweite Oeffnung vorgesehen werden, und dass die Dotierungsschicht nut" in den ersten Oeffnungen gebildet wird, wobei wählend der Durchführung des ersten Erhitzungsschrittes die thermische Oxidschicht sich innerhalb der ersten und der zweiten Oeffnungen bildet; dass nach dem ersten Erhitzungsschritt über die zweite Oeffnung und die darin gebildete thermische Oxidschicht zur Bildung einer zweiten dotierten Zone durch Ionenimplantation ein zweiter Dotierungsstoff eingeführt wird, wobei die genannte Dotierungsschicht gegen diese Ionenimplantation maskiert, und dass dann während des zweiten Erhitzungsschrittes der zweite Dotierungsstoff zugleich mit dem ersten Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird. Dabei dient die genannte thermische Oxidschicht zugleich zum Schutz der Halbleiteroberfläche innerhalb der zweiten Oeffnung vor Beschädigung durch Ionenimplantation.
709847/0751
PIIN. 8 3 S
21.3.77.
Besonders wichtig ist dabei der Fall, in dem von einem Halbleiterkörper mit einem an eine Oberfläche grenzenden ersten Gebiet vorn zweiten Leitungstyp ausgegangen wird, das innerhalb des Halbleiterkörpers völlig von einem ebenfalls an die Oberfläche grenzenden zweiten Gebiet vom ersten Leitungstyp umgeben wird, wobei mindestens zwei erste Oeffnungen über dem ersten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines ersten Feldeffekttransistors mit isolierter Gate-Elektrode und mindestens zwei zweite Oeffnungen über dem zweiten Gebiet, zur Bildung wenigstens der Source- und Drainzonen eines zu dem ersten komplementären zweiten Feldeffekttransistors mit isolierter Gate-Elektrode vorgesehen werden, und wobei die genannte Maskierungsschicht durch ausserhalb der ersten und zweiten Oeffnungen vorhandene isolierende Schichtteile und durch isolierte Gate-Elektroden gebildet werden, die eine gegenseitige Trennung der ersten Oeffnungen sowie eine gegenseitige Trennung der zweiten Oeffnungen bewirken.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 12 schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung durch das erfindungsgemässe Verfahren,
709847/0751
]\I\. 8396. 21.3.77.
Fig. 13 schematisch im Querschnitt eine Halbleiteranordnung, die durch eine Abwandlung des Verfahrens nach den Fig. 1 bis 12 hergestellt ist, und
Fig. i4 und 15 zwei aufeinanderfolgende Stufen der Herstellung nach einer sehr einfachen Ausführungsform des erfindungsgemässen Verfahrens.
Die Figuren sind rein schematisch und nicht mass— stäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit den gleichen Bezugsziffern bezeichnet.
Fig. 1 bis 12 zeigen schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung durch das erfindungsgemässe Verfahren. In diesem Beispiel wird eine Halbleiteranordnung mit zwei komplementären Feldeffekttransistoren mit isolierter Gate-Elektrode hergestellt. Die Erfindung beschränkt sich aber nicht darauf. Es wird z.B. von einem Halbleiterkörper in Forin einer η-leitenden Siliziumscheibe 1 mit einem spezifischen Widerstand von etwa 5 -O-.cm und einer Dicke von etwa ^50/um ausgegangen. Auf einer Oberfläche 2 dieser Scheibe wird (siehe Fig. 1) durch thermische Oxidation eine Isolierschicht 3 aus Siliziumoxid mit einer Dicke von z.B. 0,6 /Um abgelagert. In diese Schicht 3 wird daiin ein Fenster k geätzt, wonach durch thermische Oxidation in diesem Fenster eine dünnere Oxidschicht 5 mit einer Dicke vpn z.B. 0,1,um erzeugt wird. An&chliessend wird durch Implantation von Borionen gemäss den Pfeilen 6
709847/0751
PKN. 3j96. 21.3.77.
(siehe Fig. 2) über die Schicht 3 bei einer Energie von etwa 80 keV und mit einer Dosis von 5 . ~\0 Atomen/cm2 ein untiefes p-leitendes Gebiet 7 gebildet. Durch Erhitzung in einer oxidierenden Atmosphäre wird dann die Schicht 7 tiefer in den Körper eindiffundiert, wobei durch thermische Oxidation die Oxidschichten 3 und 5 auf der ganzen Oberfläche bis zu einer Gesamtdicke von etwa 1 Aim anwachsen, wobei die Schicht 5 etwas dünner als die Schicht 3 bleibt (siehe Fig. 3)· Die Dicke des Gebietes 7 beträgt nun 4 bis 5/um und infolge von Ausdiffusion von Boratomen aus dem Gebiet 7 in die Oxidschicht 5 erhält das Gebiet 7 e±n Dotierungsprofil, bei dem die maximale Bordotierung in einiger Entfernung von der Oberfläche 2 liegt. Danach werden in die Oxidschicht (3, 5) Fenster 8 und 9 geätzt, wobei das Fenster 8 völlig über dem p-leitenden Gebiet 7 und das Fenster 9 völlig über dem η-leitenden Gebiet 1 liegt (siehe Fig. k).
Die obengenannten Oxidations—, Diffusions— und Aetzvorgänge sind in der Halbleitertechnik allgemein üblich und können auf verschiedene Weise durchgeführt werden. Sie gehören nicht zu den wesentlichen Merkmalen der Erfindung und werden daher in diesem Ausführungsbeispiel nicht im Detail beschrieben.
Dann wird gleichfalls auf übliche Weise durch thermische Oxidation innerhalb der Fenster 8 und 9 eine
709847/0751
PHN. 83S/6. 21.3.77-
dünne Oxidschicht 10 mit einer Dicke von etwa 0,1 /um gebildet. Darauf wird durch chemische Umwandlung von SiHr auf bekannte Weise eine Schicht 11 aus polykristallinen! Silizium mit einer Dicke von etwa 0,5/um niedergeschlagen
(siehe Fig. 5)· Durch Anwendung bekannter z.B. photolithographischer Aetzverfahren werden die Schichten 11 und 1O danach in die gewünschte Form gebracht, wobei die Gate-Elektroden 12 und 1*4 mit den Gate-Oxidschichten 13 und 15 sowie die Verbindungsmuster 16 erhalten werden (siehe Fig. 6). Dabei bilden sich über dem Gebiet 7 erste Oeffnungen I und über dem Gebiet 1 zweite Oeffnungen II in einer gegen Diffusion und gegen Ionenimplantation maskierenden Schicht die durch die Oxidschicht (3, 5) und die isolierten Gate-Elektroden (12, 13) und \ht 15) gebildet wird.
Nun wird über die ersten Oeffnungen I ein erster Dotierungsstoff zur Bildung η-leitender erster Zonen 19 und 20 und über die zweiten Oeffnungen II ein zweiter Dotierungsstoff zur Bildung p-leitender zweiter Zonen 22 und 23 in den unterliegenden Halbleiterkörper eingeführt, wobei diese Dotierung innerhalb der ersten Oeffnungen I durch Diffusion aus einer dotierten Schicht 17 erfolgt (siehe Fig. 7 bis 12). Sowohl die ersten Zonen 19 und 2O als auch die zweiten Zonen 22 und 23 weisen in bezug auf das angrenzende Halbleitermaterial verschiedene Leitf äliigkei tseigenschaf ten , und zwar im vorliegenden Beispiel
709847/0751
PUN. bj>96.
21.3.77.
einen verschiedenen Leitungstyp sowie einen verschiedenen (niedrigeren) spezifischen Widerstand, auf. Das Dotieren findet nach der Erfindung auf folgende Weise statt. Zunächst werden die ersten Oeffnungen I mit einer Dotierungsschicht 17 überzogen, die Phosphoratome enthält (siehe Fig. 7). Dazu wird auf pyrolitischein Wege, z.B. durch thermische Umwandlung von SiH,, dem z.B. 10 VoI, PH„ zugesetzt ist, eine Dotierungsschicht 17 aus dotiertem Siliziumoxid niedergeschlagen. Um zu verhindern, dass bei den nächsten Bearbeitungen Phosphor aus der Schicht 17 in die Atmosphäre diffundiert und anderswo in die Halbleiteroberfläche eindringt, wird vorzugsweise auf dieser Dotierungsschicht 17 i« demselben Bearbeitungsschritt durch Beendigung des Zusatzes von PH„ eine undotierte Oxidschicht 18 niedergeschlagen. Die Dotierungsschicht muss genügend dick sein, um gegen Ionenimplantation zu maskieren; in diesem Beispiel weist die Schicht 17 eine Dicke von etwa 0, k ,um und die Schicht 18 von etwa 0, 1 /um auf. Die Schichten werden mit einer Geschwindigkeit von etwa O,O5/um pro Minute niedergeschlagen. Dann wird mit Hilfe einer Photolackmaske, deren Abmessungen nicht sehr genau definiert zu sein brauchen, der Teil der Schichten 17 und 18, der sich über den zweiten Oeffnungen II befindet, entfernt. Nach Entfernung der Photolackschicht ist dann die Struktur mich Fig. 7 erhalten.
709847/0751
PHN. öj< 21.3.77
Anschliessend wird eine Erhitzung in einer
oxidierenden Atmosphäre durchgeführt, wobei ein Teil des Dotierungsstoffes, in diesem Beispiel also Phosphor, aus der Dotierungsschicht 17 über die ersten Oeffnungen I in die Halbleiteroberfläche eindiffundiert und dort hochdotierte η-leitende Source- und Drainzonen 19 und 20 bildet. Dies erfolgt z.B. durch Erhitzung in einer Atmosphäre, die Stickstoff und Sauerstoff in einem Volumenverhältnis von etwa 1 : 3 enthält, während etwa 50 Minuten bei 95O°C.
DabeJ. wird nach der Erfindung weiter durch thermische Oxidation die innerhalb der ersten und zweiten Oeffnungen I und II liegende Halbleiteroberflache mit einer thermischen Siliziumoxidschicht 21 mit einer Dicke von etwa 0,09/um überzogen (siehe Fig. 8). Während dieser Oxidation bildet sich die Oxidschicht 21 auch auf den polykristallinen Elektroden- und Verbindungsschichten 12, 1h und 16.
Danach werden über die zweiten Oeffnungen II
und die darin gebildete Oxidschicht 21 durch Ionenimplantation (nach Pfeilen 24 in Fig. 9) Borionen in die Halbleiter— oberfläche eingeführt, wobei die Dotierungsschicht 17 gegen diese Ionenimplantation maskiert. Die Implantation erfolgt in diesem Beispiel mit einer Energie von 80 keV und einer Dosis von 5 · 10 Ionen/cm2. Weiter maskieren auch die Oxidschicht 3 und die isolierte Gate-Elektrode (1Ί/ 15) gegen diese Ionenimplantation. Dabei werden
709847/0751
ριΐλ:, of.96. 21.3.77.
hochdotierte p-leitcnde Source- und Drainzonen 22 und 23 erhalten (siehe Fig. °-) . Es sei noch bemerkt, dass, wo in .:. dieser Anmeldung von Maskierung die Rede ist, diese Maskierung nicht absolut zu sein braucht, jedoch wohl wenigstens derart sein soll, dass in der unter der Maskierungsschicht liegenden Oberfläche keine unerwünschte Dotierungsänderung., z.B. Inversion des Leitungstyps, auftritt.
Die Dotierungsschicht 17 mit der darauf vorhandenen undotierten Oxidschicht 18 kann nun ohne Anwendung einer Aetzmaske durch Aetzen mit Hilfe einer HF—haltigen Lösung entfernt werden. Dabei wird zugleich die dünne Oxidschicht 21 auf den p-leitenden Zonen 22 und 23 entfernt. Die Oxidschicht 21 auf den η-leitenden Zonen 19 und 20 bleibt aber grösstenteils erhalten. Diese Entfernung der Dotierungsschicht ohne Aetzmaske für die angrenzenden Schichtteile wird durch das Vorhandensein der thermischen Oxidschicht 21 ermöglicht. Diese hat nämlich einen dreifachen Zweck. Um die dicke Dotierungsschicht (i7f 18) durch Aetzen entfernen zu können, ohne dass die Oxidschicht 3 stark angegriffen wird, ist es erforderlich, dass die Dotierung der Schicht 17 hoch ist, so dass auch die Aetzgeschwindigkeit im Vergleich zu der thermischen Oxids gross ist.Ohne das Vorhandensein der thermischen Oxidschicht 21 auf den Zonen 19 und 20 wären diese Zonen infolge dieser hohen Dotierung der Schicht 17 nun schon
709847/0751
VHN. 8396. 21.3-77-
zu tief in das Gebiet eindiffundiert. Dies wird durch die hemmende Wirkung der Schicht 21 verhindert. Ausserdem dient die thermische Oxidschicht 21 als Aetzhemmungsschxcht während der Entfernung der Dotierungsschicht, weil die Aetzgeschwindigkeit des thermischen Oxids 21 viel geringer als die der Schicht 17 ist und diese Schicht 21 also wenigstens teilweise gegen diesen Aetzvorgang maskiert. Ohne das Vorhandensein der Oxidschicht 21 wäre für die Entfernung der Dotierungsschicht eine Aetzmaske unentbehrlich.
Veiter diente die Oxidschicht 21 vorher während der Borimplantation als Schutzschicht, um die Siliziumoberfläche möglichst frei von Versetzungen zu halten.
Vorzugsweise wird ansch]iessend ein Passivierungs- und Getterschritt durchgeführt. Dazu wird eine undotierte Siliziumoxidschicht 25 (siehe Fig. 10) mit einer Dicke von etwa 0,35/Uin pyrolitisch niedergeschlagen, wonach das Ganze während etwa 30 Minuten in einer eine geringe Menge an PH„ enthaltenden Atmosphäre bei etwa 1000°C erhitzt wird..
Dann werden während eines weiteren Erhitzungsschrittes gleichzeitig die Phosphor- und Bordotierungen der Zonen 19i 20, 22 und 23 weiter in den Halbleiterkörper eindiffundiert, damit diesen Zonen ihre endgültige Form und Tiefe erteilt werden. In diesem Beispiel wird dieser Erhitzungsschritt bei etwa 1050°C während etwa 25 Minuten
709847/0751
21.3.77
in einer stickstoff- und sauerstoffhaltigen Atmosphäre durchgeführt. Dabei wird durch Oxidation weiter eine etwa 0,07/um dicke thermische Oxidschicht 26 auf den Zonen 22 und 23, auf der polykristallinen Gate-Elektrode und den Verbindungsschichten 16 erhalten (siehe Fig. 1i). Die endgültig erhaltene Dicke der η-leitenden Source- und Drainzonen 19 und 20 beträgt etwa 1,U ,um und die der p-leitenden Source- und Drainzonen 22 und 23 beträgt etwa 1 , 2 /um.
Wie aus Fig. 11 ersichtlich ist, befinden sich auf den Zonen 19, 20, 22 und 23 sowie auf den Gate-Elektrodenschichten 12 und 14 und auf den Verbindungsschichten Isolierschichten praktisch gleicher Dicke und Zusammensetzung. Dadurch wird die Aetzung der benötigten Kontaktfenster besonders einfach, weil diese alle zu gleicher Zeit in einem Maskierungs- und Aetzschritt auf übliche Weise ohne Gefahr vor zu starkem Angriff der Schicht 3 und vor dem Auftreten von Unterätzproblemen gebildet werden können, wonach ebenfalls auf übliche Weise die Kontaktschichten 27 - 31 z.B. in Form von Aluminiumschichten erzeugt werden können. Dabei kann, wie in Fig. 12 dargestellt ist, diese Metallisierung (27) teilweise über den Verbindungsleitern (16) liegen, wodurch ein Zweischichtenverbindungsmuster erhalten wird, wobei die beiden Verbindungspegel erwünschtenfalls örtlich über die Schichten 25 und 26 miteinander in Kontakt sein können.
709847/0751
- yr-
ΡΙ'Ν. 21.3.77.
Schliesslich wird erwünschtenfalls auf dem Ganzen noch eine Schutzschicht, z.B. eine Glasschicht, gebildet, wonach die erhaltene Anordnung in einer geeigneten Umhüllung montiert werden kann.
Es sei bemerkt, dass in Fig. 12 der Deutlichkeit halber auch die Kontakte 38 und 30 dargestellt sind. In der Praxis werden diese Kontakte meistens an Stellen ausserhalb des gezeigten Schnittes angeordnet, an denen sich die Elektrodenschichten 1'| und 12 nicht über den dünnen Gate-Oxidschichten 15 und 13» sondern auf dem Feldoxid 3 befinden. Veiter wird bemerkt, dass die Dotierung der polykristallinen Siliziumschicht während der Erzeugung dieser Schicht stattfinden kann. Meistens erfolgt sie aber automatisch während der Dotierung der Source- und Drainzonen 19, 20, 22 und 23.
Selbstverständlich sind im Rahmen der Erfindung viele Abwandlungen des obenbeschriebenen Ausführungsbeispiels möglich. Dabei können mehrere Schritte des beschriebenen Verfahrens, die zwar vorteilhafte Ausführungsformen bilden, aber für die Erfindung nicht wesentlich sind, weggelassen werden. So kann statt der Ionenimplantation 6 (siehe Fig. 2) auch eine Diffsuion ungewandt werden, wobei die Oxidschicht 5 weggelassen werden kann. Statt einer auf der Halbleiteroberfläche liegenden Feldoxidschicht 3 kann auch ein örtlich in die Halbleiteroberflache
709847/0751
21.3.77.
versenktes Oxidmuster verwendet werden; in diesem Falle wird statt des Schnittes nach Fig. 12 z.B. ein Schnitt nach Fig. 13 erhalten. Veiter können die Leitungstypen aller Zonen (zugleich) durch die entgegengesetzten Leitungstypen ersetzt werden, sofern dabei der Aetzgeschwindigkeitsunterschied der Dotierungsschicht 17 in bezug auf die anderen Schichten, insbesondere in bezug auf die thermische Oxidschicht 21, erzielt werden kann, was vom Fachmann vorkommendenfalls geprüft werden kann. Die Erzeugung der Schichten 18 und 25 ist, sei es wünschenswert, nicht unbedingt notwendig.
Die zu erzeugenden dotierten Zonen brauchen ausserdeni nicht den denls des angrenzenden Halbleitermaterials entgegengesetzten Leitungstyp aufzuweisen. Eine yehr einfache Anwendung des Verfahrens nach der Erfindung ist in den Fig. 1k und 15 dargestellt, wobei (siehe Fig. 14) in einer Oeffnung in einer Oxidschicht 3 aus einer Dotierungsschicht 17» z.B. aus Phosphorglas, in einem η-leitenden Silizium- -eubstrat 1 eine η-leitende Zone kO erzeugt wird. Fig.i4 zeigt den Zustand nach dem ersten Erhitzungsschritt in einer oxidierenden Atmosphäre, bei dem die thermische Oxidschicht 2 1 erhalten wird. Nach dem Wegätzen der hochdotierten Glasschicht 17 ohira Anwendung einer Aetzrnaske, wobei die Schichten 3 und 21 im wesentlichen erhalten bleiben, wird in einem zweiten Erhitzungsschritt die Zone ^O weiter in das Silizium eindiffundiert (siehe Fig. 15)» wonach
70 9847/0751
IHN. 8396, 21.3.77.
Kontaktfenster geätzt und Kon teile te auf den Gebieten *»0 und gebildet werden können.
Die Erfindung beschränkt sich nicht auf die
Anwendung von Silizium; auch andere geeignete Halbleitermaterialien könnten Anwendung finden, sofern darauf eine geeignete thermische Oxidschicht erhalten werden kann. Statt Phosphor und Bor können auch andere Dotierungsstoffe verwendet werden; statt einer Aetzflüssigkeit kann für die Aetzvorgänge auch z.B. Plasmaätzen angewendet werden, vorausgesetzt, dass die relativen Aetzgeschwindigkeiten der Dotierungsschicht (17) und der thermischen Oxidschicht (21) die erfindungsgemassen Anforderungen erfüllen. Als Abwandlung des Vorgangs nach den Fig. 1 bis 12 kann z.B. der komplementäre Vorgang angewandt werden, bei dem von einem p-leitenden Substrat 1 und einem η-leitenden Gebiet ausgegangen wird und die Zonen 22 und 23 η-leitend sind und aus einer Dotierungsschicht diffundiert werden, während die Zonen 19 und 20 p-leitend sind und implantiert werden.
709847/0751
Le e rs e i t e

Claims (12)

  1. ΐ'Κλ. 8;)S"->. 21.3.77.
    PATENTANSPRÜCHE:
    ^ 1 . ; Verfahren zur Herstellung einer Ilalbleileranordnung, bei dom auf einer Oberfläche eines Halbleiterkörper.·; eine gegen Diffusion maskierende Schicht, erzeugt wird, in der mindestens eine Oeffnung vorgesehen wird, wonach wenigstens innerhalb dieser Oeffnung eine Dotierungsschicht, die einen Dotierungsstoff enthält, auf der Ilalblei teroberfläche gebildet wird, wonach durch Erhitzung der Dotierungsstoff aus der Dotierungsschicht über die genannte Oeffnung in den Halbleiterkörper zur Bildung einer dotierten Zone mit von denen des angrenzenden Halbleitermaterials verschiedenen Leitungseigenschaften eindiffundiert und dann die Dotierungsschicht entfernt wird, dadurch gekennzeichnet, dass ein erster Erhitzung?schritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei ein Teil des Dotierungsstoffes in den Halbleiterkörper eindiffundiert und ausserdem durch Oxidation die innerhalb der Oeffnung liegende Halbleiteroberfläche mit einer thermischen Oxidschicht überzogen wird; dass dann durch Aetzen ohne Anwendung einer Aetzmaske für die angrenzenden Schichtteile die Dotierungsschicht entfernt wird, wobei die Maskierungsschicht und die thermische Oxidschicht höchstens nur über einen Teil ihrer Dicke entfernt werden wegen der höheren Aetzgeschwindigke.it der Dotierungsschicht und dass anschliessend während eines zweiten Erhitzungsschrittes der Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
    70nfU7/0751
    ORIGINAL INSPECTED
    21.3.77.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dotierte Zone einen dem des angrenzenden Halb— leitermaterials entgegengesetzten Leitungstyp aufweist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Dotierungsschicht eine dotierte Silizlumoxidschicht pyrolytisch angelagert wird.
  4. U. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Erzeugung der Dotierungsschicht in demselben Bcarbeitungsschritt auf dieser Dotierungsschicht eine undotierte Siliziumoxidschicht gebildet wird.
  5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Entfernung der Dotierungsschicht und vor dein z\veiten Erhitzungsschritt über die ganze Oberfläche eine vorzugsweise mit Phosphor dotierte passivierende Glasschicht gebildet' vird.
  6. 6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in der maskierenden Schicht mindestens eine erste und mindestens eine zweite Oeffnung vorgesehen werden und die Dotierungsschicht nur in den ersten Oeffnungen erzeugt wird, wobei während der Durchführung des ersten Erhitzungsschrittes die thermische Oxidschicht sich innerhalb der ersten und der zweiten Oeffnungen bildet; dass nacli dem ersten Erhitzungsschritt über die zweite Oeffnung und die darin gebildete thermische Oxidschicht zur Bildung einer zweiten dotierten Zone durch
    70 9 847/0751
    r:;.\. S^y 2 1.3.77.
    Ioncnimplantation ein zweiter Dotierungsstoff eingeführt wird, wobei die genannte Dotierungsschicht gegen diese Ionenimplantation maskiert, und dass dann während des zweiten Erhitzungsschrittes der zweite Dotierungsstoff zugleich mit dem ersten Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
  7. 7. Verfahren nach Anspruch 6, dadurcli gekennzeichnet, dass erste und zweite dotierte Zonen erzeugt werden, die einen dem des angrenzenden Halbleitermaterials entgegengesetzten Leitungstyp aufweisen.
  8. 8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass eine erste dotierte Zone von einem ersten Leitungstyp und eine zweite dotierte Zone vom zweiten Leitungstyp erzeugt werden.
  9. 9. Verfahren nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, dass von einem Halbleiterkürper mit einem an eine Oberfläche grenzenden ersten Gebiet vom zweiten Leitungstyp augegangen wird, das innerhalb des Halbleiterkörpers völlig von einem ebenfalls an die Oberfläche grenzenden zweiten Gebiet vom ersten Leitungstyp umgeben wird; dass mindestens zwei erste Oeffnungen über dem ersten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines ersten Feldeffekttransistors mit isolierter Gate-Elektrode und mindestens zwei zweite Oeffnungen über dem zweiten Gebiet zur Bildung wenigstens der
    709847/0751
    HN. 83S/6. 21.3-77.
    Source- und Drainzonen eines zu dem ex'sten komplementären zweiten Feldeffekttransistor mit isolierter Gate-Elektrode erzeugt werden, und dass die genannte Maskierungsschicht durch ausserhalb der ersten und zweiten Oeffnungen vorhandene Isolierschichtteile und durch isolierte Gate-Elektroden gebildet wird, die eine gegenseitige Trennung der ersten Oeffnungen und eine gegenseitige Trennung der zweiten Oeffnungen bewirken.
  10. 10. Verfahren nach einem der Ansprüche 6 bis 9» dadurch gekennzeichnet, dass als erster Dotierungsstoff Phosphor eindiffundiert wird.
  11. 11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass als zweiter Dotierungsstoff Bor implantiert wird.
  12. 12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass auch der zweite Erhitzungsschritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei sich auf der innerhalb der zweiten Oeffnung liegenden Halbleiteroberfläche eine thermische Oxidschicht bildet.
    709847/0751
DE2718894A 1976-05-11 1977-04-28 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2718894C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7604986A NL7604986A (nl) 1976-05-11 1976-05-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.

Publications (2)

Publication Number Publication Date
DE2718894A1 true DE2718894A1 (de) 1977-11-24
DE2718894C2 DE2718894C2 (de) 1983-04-14

Family

ID=19826163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2718894A Expired DE2718894C2 (de) 1976-05-11 1977-04-28 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (11)

Country Link
US (1) US4139402A (de)
JP (1) JPS5850015B2 (de)
AU (1) AU508451B2 (de)
CA (1) CA1086868A (de)
CH (1) CH615781A5 (de)
DE (1) DE2718894C2 (de)
FR (1) FR2351501A1 (de)
GB (1) GB1523246A (de)
IT (1) IT1085067B (de)
NL (1) NL7604986A (de)
SE (1) SE429175B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937989A1 (de) * 1978-09-11 1980-04-10 Tokyo Shibaura Electric Co Halbleitervorrichtung
DE3037316A1 (de) * 1979-10-03 1981-04-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE4404757A1 (de) * 1994-02-15 1995-08-17 Siemens Ag Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217149A (en) * 1976-09-08 1980-08-12 Sanyo Electric Co., Ltd. Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
US4404737A (en) * 1979-11-29 1983-09-20 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4532695A (en) * 1982-07-02 1985-08-06 The United States Of America As Represented By The Secretary Of The Air Force Method of making self-aligned IGFET
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
US4760033A (en) * 1986-04-08 1988-07-26 Siemens Aktiengesellschaft Method for the manufacture of complementary MOS field effect transistors in VLSI technology
ES2084606T3 (es) * 1988-12-21 1996-05-16 At & T Corp Procedimiento de oxidacion termica de crecimiento modificado para oxidos delgados.
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
US7851339B2 (en) * 2008-05-29 2010-12-14 Promos Technologies Pte. Ltd. Method of repairing deep subsurface defects in a silicon substrate that includes diffusing negatively charged ions into the substrate from a sacrificial oxide layer
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
US20140264557A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Self-aligned approach for drain diffusion in field effect transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2125849A1 (de) * 1970-05-25 1971-12-09 Gen Electric Verfahren zur Herstellung eines Feldeffekttransistors
DE2351373A1 (de) * 1972-10-16 1974-04-25 Rca Corp Verfahren zur herstellung von halbleiterbauelementen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312577A (en) * 1964-11-24 1967-04-04 Int Standard Electric Corp Process for passivating planar semiconductor devices
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation
US3507716A (en) * 1966-09-02 1970-04-21 Hitachi Ltd Method of manufacturing semiconductor device
US3574009A (en) * 1968-03-06 1971-04-06 Unitrode Corp Controlled doping of semiconductors
JPS495668B1 (de) * 1970-04-03 1974-02-08
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
US3690969A (en) * 1971-05-03 1972-09-12 Motorola Inc Method of doping semiconductor substrates
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US3806382A (en) * 1972-04-06 1974-04-23 Ibm Vapor-solid impurity diffusion process
JPS5341035B2 (de) * 1972-05-02 1978-10-31
GB1503017A (en) * 1974-02-28 1978-03-08 Tokyo Shibaura Electric Co Method of manufacturing semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2125849A1 (de) * 1970-05-25 1971-12-09 Gen Electric Verfahren zur Herstellung eines Feldeffekttransistors
DE2351373A1 (de) * 1972-10-16 1974-04-25 Rca Corp Verfahren zur herstellung von halbleiterbauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Journal of the Electrochemical Society Bd. 121 (1974), Nr. 5, S. 705-710 *
RCA Review Bd. 26 (1965), H. 3, S. 257-368 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937989A1 (de) * 1978-09-11 1980-04-10 Tokyo Shibaura Electric Co Halbleitervorrichtung
DE3037316A1 (de) * 1979-10-03 1981-04-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE4404757A1 (de) * 1994-02-15 1995-08-17 Siemens Ag Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat
US5726094A (en) * 1994-02-15 1998-03-10 Siemens Aktiengesellschaft Process for producing a diffusion region adjacent to a recess in a substrate
DE4404757C2 (de) * 1994-02-15 1998-08-20 Siemens Ag Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat

Also Published As

Publication number Publication date
FR2351501B1 (de) 1982-11-19
JPS5850015B2 (ja) 1983-11-08
CH615781A5 (de) 1980-02-15
FR2351501A1 (fr) 1977-12-09
DE2718894C2 (de) 1983-04-14
GB1523246A (en) 1978-08-31
AU508451B2 (en) 1980-03-20
SE429175B (sv) 1983-08-15
US4139402A (en) 1979-02-13
NL7604986A (nl) 1977-11-15
JPS52137276A (en) 1977-11-16
IT1085067B (it) 1985-05-28
CA1086868A (en) 1980-09-30
SE7705358L (sv) 1977-11-12
AU2498977A (en) 1978-11-16

Similar Documents

Publication Publication Date Title
DE2718894A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3106202C2 (de)
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2745857C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3019850C2 (de)
DE2933849C2 (de)
DE3002051C2 (de)
DE2623009A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE261631T1 (de) Integrierter licht-geregelter und licht-geloeschter, statischer induktionsthyristor und sein herstellungsverfahren.
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2453279A1 (de) Halbleiteranordnung
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
EP0028786B1 (de) Ionenimplantationsverfahren
DE3123610A1 (de) &#34;selbstausrichtendes mos-herstellungsverfahren&#34;

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee