DE2751669A1

DE2751669A1 - Impulsverstaerker

Info

Publication number: DE2751669A1
Application number: DE19772751669
Authority: DE
Inventors: Tadao Suzuki; Tadao Yoshida
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1976-11-18
Filing date: 1977-11-18
Publication date: 1978-06-01
Also published as: JPS5942492B2; JPS5363851A; NL188974C; FR2371825B1; US4115740A; NL7712769A; GB1554096A; NL188974B; AU510709B2; FR2371825A1; AU3069777A; CA1089543A; DE2751669C2

Description

Die Erfindung bezieht sich auf einen ImpulsverstärKer und insbesondere auf einen Gegentaktimpulsverstärker unter Verwendung von Feldeffekttransistoren, bei dem ein Leistungsverlust der Last, der durch gleichzeitiges Leiten der Feldeffekttransistoren hervorgerufen wird, im wesentlichen beseitigt wird.

Gegentaktverstärker sind darin von Vorteil, daß höhere Leistungspegel bei minimaler Verzerrung erhalten werden können. Gegentaktieistungsverstärker werden daher häufig in NF-Geräten verwendet. Bei einer Art Gegentaktverstärker, werden Feldeffekttransistoren (im folgenden als FETs bezeichnet) als Verstärkungselemente verwendet, da FETs im allgemeinen bessere Schalteigenschaften gegenüber bipolaren Transistoren haben. Jedoch kann die Zwischenelektrodenkapazität, insbesondere die Gate-Source-Kapazität und die Gate-Drain-Kapazität eines FETs in vielen Fällen für den Gesamtbetrieb des FET-Gegentaktverstärkers nachteilig sein.

Die zuvor erwähnte Zwischenelektrodenkapazität ist insbesondere beträchtlich, wenn Impulssignale der Steuerelektrode des FETs zugeführt werden. Diese Kapazität kann als die Eingangskapazität des FETs angesehen werden, die an seiner Steuerelektrode vorhanden ist. Diese Eingangskapazität wirkt mit dem Widerstand des Ansteuerkreises zusammen, der mit der Steuerelektrode des FETs verbunden ist und bildet einen RC-Verzögerungskreis. Dies bedeutet, daß das verstärkte Impulssignal, das von dem FET erzeugt wird, schräg verlaufende bzw. verrundete Flanken hat. Die Zeitkonstante des RC-Verzögerungskreises bewirkt somit eine beträchtliche Verzögerung des Impulssignals, das der FET-Steuerelektrode zugeführt wird, so daß die positiven und negativen Übergänge (d.h. die Anstiegszeit und die Abfallzeit) des verstärkten Impulses verzögert werden. Diese Verzerrung ist unerwünscht und

809822/0699

kann zu einer Verschlechterung des Ausgangssignal führen.

Wenn ein FET mit Verarmungszone wie ein Sperrschicht-FET und insbesondere ein Sperrschicht-FET mit vertikalem Kanal als Schalter in dem zuvor genannten Gegentaktimpulsverstärker verwendet wird, ist dieser FET stärker leitend, wenn seine Gate-Source-Spannung V Null ist. Wenn diese Gate-Source-Spannung Null ist, kann der FET als offen angesehen werden, und seine Drain-Source-Spannung V_DS ist im wesentlichen Null. Der FET wird nicht leitend, d.h. gesperrt, wenn seine Gate-Source-Spannung bis zur Einschnürspannung ansteigt. Wenn der FET gesperrt ist, hat seine Drain-Source-Spannung einen maximalen Wert, und wenn der FET so geschaltet ist, daß sein Drain-Source-Kreis in Reihe zu einer Versorgungsgleichspannung ist, ist diese Drain-Source-Spannung im wesentlichen gleich der Versorgungsgleichspannung. Da die zuvor erwähnte RC-Zeitkonstante zu der Eingangskapazität des FETs und dem Widerstand der damit verbundenen Ansteuerkreise beiträgt, wird der FET, wenn die Spannung, die an seine Steuerelektrode angelegt wird, sich abrupt von Null auf die Einschürspannung ändert, nicht sofort gesperrt. Es tritt eine Verzögerungszeit auf, bis der FET gesperrt ist. In gleicher Weise wird der FET erst nach einer Verzögerungszeit geöffnet, wenn sich die an die Steuerelektrode angelegte Spannung abrupt von der Einschürspannung auf den Pegel Null ändert. Es wird somit die ideale lineare Beziehung zwischen der Drain-Source-Spannung Vg und der Gate-Source-Spannung V_Gg nicht erzielt. Stattdessen wird eine Änderung von V_Gg gegenüber einer Änderung von V verzögert, so daß sich eine nicht lineare Beziehung ergibt. Wenn daher diese FETs in einem Gegentaktimpulsverstärker verwendet werden, bedeutet die Verzögerung, die beim Sperren des einen FETs auftritt, während der andere geöffnet wird, daß eine

809822/0699

bestimmte zeitliche Überlappung auftritt, während der die beiden FETs offen sind. Daher wird ein Teil des Stroms, der sonst zu der Last fließen würde, die von den FETs angesteuert wird, so abgeleitet, daß sie durch den FET fließt, der gerade abgeschaltet wird. Dies bedeutet, daß ein Teil der Eingangsleistung zur Ansteuerung der Last an den FET verloren geht, der gesperrt sein sollte, jedoch wegen seiner Abschaltzeitverzögerung noch offen ist.

Das Problem der Ein- und Ausschaltverzögerung tritt auch bei bipolaren Transistoren auf. Wenn ein bipolarer Transistor in der Sättigung ist, ist die Dichte der Minoritätsträger, die in der Basiszone gespeichert sind, relativ hoch. Damit der Transistor als Schalter betrieben wird, muß zuerst diese anormale Trägerdichte beseitigt werden, bevor der Transistor gesperrt werden kann. Daher kann eine relativ lange Verzögerung eintreten, bevor der bipolare Transistor auf ein zugeführtes Sperrsignal anspricht. Es wurde bereits vorgeschlagen (veröffentlichte Japanische Patentanmeldung 5 113/64 vom 21. April 1964), einen gesonderten Minoritätsträger-Entladungskreis vorzusehen, der betätigt wird, wenn der bipolare Transistor gesperrt werden soll. Dieser Kreis besteht aus einer Diode, die mit der Basis des Transistors verbunden ist und die so gepolt ist, daß, wenn die Diode in Durchlaßrichtung vorgespannt ist, die Monoritätsträger über sie entladen werden können. Dieser Stand der Technik betrifft jedoch nicht das Problem der Überlappung der Einschaltzustände von Transistoren, die in Gegentaktschaltung angeordnet sind, Dieser Stand der Technik berücksichtigt auch nicht den Nachteil aufgrund des Leistungsverlustes, der durch eine solche Überlappung des Einschaltsastandes in Gegentakttransistoren verursacht werden kann. Obwohl eine Abschaltverzögerung bei bipolaren Transistoren, verursacht durch anormal höhe Minoritätsträger-Stromdxcfiten in der Basiszone, auftritt, wenn der Transistor gesättigt ist, tritt keine vergleichbare Einschaltverzögerung auf.

809822/0699

Dies ist unterschiedlich zu einem FET, bei dem die Eingangskapazität der Steuerelektroden eine Ein- und eine Ausschaltzeitverzögerung verursacht.

Obwohl die Existenz der Eingangskapazität des FETs bekannt ist, war es bisher nicht möglich, diese Kapazität so zu verwenden, daß das Problem des zuvor erwähnten Leistungsverlustes vermieden werden kann. Im allgemeinen ist die Eingangskapazität des FETs von dem Vorstrom im wesentlichen unabhängig und kann daher durch geeignete Wahl dieses Vorstroms nicht leicht gesteuert (d.h. verringert) werden. Es ist jedoch bekannt, daß die zeitkonstante der Eingangskapazität und der Widerstand des Ansteuerkreises die Abschaltzeit des FETs beeinträchtigt. In "FET Applications Handbook" von Eimbinder, Tab Books (1970), wird festgestellt, daß, wenn einem FET ein Abschalt- bzw. Sperrsignal zugeführt wird,die Streukapazität eine Überladung erhält. Diese Ladung muß beseitigt werden und die Kapazität muß wieder geladen werden, um ein Potential aufzubauen, bevor der FET als gesperrt angesehen werden kann. Die zur Beseitigung dieser überladung erforderliche Zeit ist die Abschaltverzögerung. Diese Veröffentlichung zeigt auch, daß eine Einschaltverzögerung durch das Erfordernis verursacht wird, die Gate-Source-Kapazität zu entladen, bevor der *ΈΤ eingeschaltet werden kann. Diese Veröffentlichung stellt jedoch fest, daß die Anstiegszeit der Schaltung, d.h. die Einschaltzeit, viel kürzer als die Abfallzeit, d.h. die Ausschaltzeit ist. Um diese Abschaltverzögerung zu berücksichtigen, wird eine Diode mit der Steuerelektrode des FETs verbunden, die in Sperrrichtung vorgespannt wird, wenn der FET geöffnet bzw. eingeschaltet werden soll, während sie in Durchlaßrichtung vorgespannt wird, wenn der FET gesperrt bzw. ausgeschaltet werden soll. Zu der Diode ist ein Kondensator paraxlelgeschaltet, um einen Entladestromweg für die Eingangskapazität des FETs zu schaffen. Obwohl diese Ein- und Aus-

809822/0699

Schaltverzögerungen erkannt wurden, gilt dies nicht für das Problem des Leistungsverlustes. Tatsächlich wird in dieser Veröffentlichung festgestellt, daß, wenn zwei FETs zur Ansteuerung einer einzigen Last bei einem Multiplex-Anwendungsfall verwendet werden, es von Vorteil ist, eine gewisse Überlappung zu scharfen, während der beide FETs eingeschaltet sind. Daher sollte die Ausschaltzeit wenigstens so lange wie die Einschaltzeit sein, um diese Überlappung sicherzustellen (vergleiche Kapitel 17 und insbesondere Abschnitt 17-3 und 17-9 dieser Veröffentlichung).

Der Erfindung liegt die Aufgabe zugrunde, unter Vermeidung der zuvor erwähnten Nachteile des Standes der Technik einen Gegentaktverstärker mit FETs zu verwenden, der das Problem der Ein- und Ausschaltverzögerungen infolge der Eingangskapazität der FETs überwindet.

Weiterhin soll ein Gegentakt-Impulsverstärker mit FETs verwendet werden, bei dem ein Leistungsverlust infolge einer Überlappung der Einschaltzeiten der FETs im wesentlichen vermieden werden kann.

Weiterhin soll ein Impulsverstärker mit FETs verwendet werden, bei dem Ansteuerkreise, die mit den Steuerelektroden der FETs verbunden sind, in Verbindung mit der Eingangskapazität unterschiedliche Lade- und Entladezeitkonstanten haben.

Außerdem soll ein Gegentakt-Impulsverstärker mit FETs verwendet werden, bei dem mit den jeweiligen FETs verbundene Ansteuerkreise eine höhere Impedanz haben, wenn der FET eingeschaltet wird, als wenn er ausgeschaltet wird, wobei diese Impedanzen mit der Eingangseigenkapazität der FETs zusammenwirkt, um eine höhere Entlaaezeitkonstante für das Einschalten und eine niedrigere Ladezeitkonstante für das Ausschalten der FETs zu schaffen.

809822/0699

Die Erfindung schafft einen Impulsverstärker mit zwei
FETs, von denen jeder eine Steuer-, Source- und Drainelektrode hat und bei jedem von denen eine Eingangseigenkapazität auftritt. Die FETs sind derart im Gegentakt geschaltet, daß ihre Drain- bzw. Sourceelektroden
gemeinsam mit einem Ausgang verbunden sind und die
anderen Drain- und Sourceelektroden eine Versorgungsgleichspannung erhalten. Ein erster und zweiter Ansteuerkreis sind vorgesehen, um den jeweiligen Gateelektroden der FETs Impulssignale zuzuführen, wobei jeder Ansteuerkreis eine höhere Impedanz hat, wenn ein Impuls zugeführt wird, um den jeweiligen FET einzuschalten, und eine niedrigere Impedanz, wenn ein Impuls endet, um den jeweiligen FET auszuschalten. Die höhere Impedanz wirkt mit der Eingangskapazität des jeweiligen FETs zusammen, um eine höhere Entladezeitkonstante zu schaffen und den FET einzuschalten, und die niedrigere Impedanz wirkt
mit der Eingangskapazität des FETs zusammen, um eine
niedrigere Entladezeitkonstante zu schaffen und den
FET auszuschalten, so daß die FETs nicht gleichzeitig
eingeschaltet sind.

Die Erfindung wird nachstehend anhand der Figuren 1 bis 4 beispielsweise erläutert. Es zeigt:

Figur 1 ein Schaltbild einer Ausführungsform der Erfindung,

Figur 2 ein Schaltbild einer Ersatzschaltung zur Erläuterung der Arbeitsweise der Erfindung,

Figur 3A bis 3C den Verlauf von Signalen, die an verschiedenen Stellen der Schaltung in Fig. 1 erzeugt werden, und

Figur 4 ein Schaltbild einer weiteren Ausführungsform der Erfindung.

809822/0699

Fig. 1 zeigt eine Ausführungsform eines Impulsverstärker, der aus FETs Q1 und Q2 gebildet ist, die einander komplementär und im Gegentakt geschaltet sind. Der FET Q1 ist ein P-Kanal-Element und der FET Q2 ist ein N-Kanal-Element. Die Drainelektroden der FETs Q1 und Q2 sind mit einem gemeinsamen Ausgang verbunden und ihre Sourceelektroden erhalten eine Versorgungsgleichspannungs. Die Steuerelektrode jedes FETs erhält ein Impulssignal wie ein impulsbreitenmoduliertes Signal oder dergleichen. Im allgemeinen können die Impulssignale, die den Steuerelektroden der FETs Q1 und Q2 zugeführt werden, als Rechtecksignale angesehen werden, wie später näher beschrieben wird.

Obwohl eine besondere Gegentaktschaltung, die aus komplementären FETs gezeigt ist, die als Einrichtungen mit gemeinsamer Sourceelextrode geschaltet sind, können auch andere Gegentaktkreise wie ein Gegentaktkreis, der aus zwei N-Kanal-FETs oder zwei P-Kanal-FETs oder ein Gegentaktkreis aus komplementären FETs verwendet werden, die als Einrichtungen mit gemeinsamen Source- bzw. Drainelektroden geschaltet sind.

Der Ausgang, der mit beiden Drainelektroden der FETs Q1 und Q2 in Fig. 1 verbunden xst* kann mit einer Last 3 verbunden werden. Wenn z.B. der gezeigte Verstärker als JJF-Leistungsverstärker verwendet wird, kann die Last aus einem Tiefpaßfilter und einer Lautsprecheranordnung bestehen.

Mit der Sourceelektrode des FETs Q1 ist eine Gleichspannungsquelle B1 verbunden, um diesem eine positive Versorgungsgleichspannung zuzuführen. Eine weitere Gleichspanmangsqiaelle B2 ist mit der Sourceelektrode des FETs Q2 verbunden» vm diesem eine negative Versorgungsgleichspannung zuzuführen. Die Quellen B1 und S2 sind in Reihe geschaltet und deren Verbindungspunkt ist mit der Last

809822/0699

verbunden,wie gezeigt ist. Dieser Verbindungspunkt kann z.B. der Last 3 eine Bezugsspannung wie Masse zuführen. In Abhängigkeit davon, welcher FET Q1 und Q2 eingeschaltet ist, fließt somit ein Strom von der Quelle B1 über den Source-Drain-Kreis des FETs Q1 zur Last 3 oder von der Last 3 durch den Drain-Source-Kreis des FETs Q2 zu der Spannungsquelle B2.

Jeder FET Q1 und Q2 ist ein FET mit Verarmungszone bzw. ein Sperrschicht-FET und vorzugsweise ein FET mit vertikalem Kanal. Ein Beispiel eines FETs mit vertikalem Kanal, der verwendet werden kann und dynamische Triodeneigenschaften hat, ist in der Japanischen Patentschrift 4 021 748 beschrieben.

Eine geeignete Schaltung 1st vorgesehen, um den FETs Q1 und Q2 Impulssignale zuzuführen. Diese Schaltung kann z.B. einen NF-Vorverstärker aufweisen. Um die Erläuterung der gezeigten Ausführungsform zu vereinfachen, ist der Impulssignal-Zuführkreis als Signalquellen S1 und S2 gezeigt, die dem FET Q1 den positiven Anteil eines Impulssignals und dem FET Q2 den negativen Anteil eines Impulssignals zuführen. Selbstverständlich können übliche Impulssignal-Zuführelemente wie ein Eingangstransformator, ein Phasenspalter oder dergleichen verwendet werden, um den FETs Impulssignale zuzuführen. Wenn sich die Amplitude des Impulssignals wie eines impulsbreitenmodulierten Signals von einem positiven zu einem negativen Pegel ändert, ist die Impulsquelle S1 die Ersatzschaltung, die nur den Teil des Impulssignals zwischen Null und dem positiven Pegel liefert, und die Impulsquelle S2 die Ersatzschaltung, die nur den Teil des Impulssignales zwischen Null und dem negativen Pegel liefert. Die Impulsquelle S1 ist mit dem Steuer-Source-Elektroden-Kreis des FETs Q1 durch einen Ansteuerkreis 4 und die Impulsquelle S2 ist mit dem Steuer-Source-Elektroden-Kreis

809822/069 9

des FETs Q2 durch einen Ansteuerkreis 5 verbunden.

Jeder Ansteuerkreis 4 und 5 kann eine relativ hohe Impedanz haben, wenn ein Impuls zugeführt wird, um den FET einzuschalten, und eine relativ niedrige Impedanz haben, wenn der zugeführte Impuls endet, um den jeweiligen FET auszuschalten. Bei der gezeigten Ausführungsform sind diese Impedanzen ohm'sche Impedanzen, die aus Widerständen 6a und 8a gebildet sind, die in dem Ansteuerkreis 4 in Reihe geschaltet sind, und aus Widerständen 6b und 8b gebildet sind, die in dem Ansteuerkreis 5 in Reihe geschaltet sind. Einer dieser Widerstände in jedem Ansteuerkreis ist parallel zu einer Diode geschaltet. Somit ist in dem Ansteuerkreis 5 eine Diode 7a parallel zu dem Widerstand 8a geschaltet und so gepolt, daß sie in Durchlaßrichtung vorgespannt ist, wenn der FET Q1 ausgeschaltet ist. In dem Ansteuerkreis 5 ist eine Diode 7b parallel zu dem Widerstand 8b geschaltet und so gepolt, daß sie in Durchlaßrichtung vorgespannt ist, wenn der FET Q2 ausgeschaltet ist. Der Widerstandswert jedes Widerstandes 6a und 6b wird mit Rs bezeichnet. Dieser Widerstandswert kann gleich der Quellenimpedanz der Impulsquellen S1 und S2 oder gleich einem diskreten Widerstand plus der Quellenimpedanz sein. Die Widerstände 8a und 8b haben gleiche, mit Rg bezeichnete Widerstandswerte. Bei der gezeigten Anordnung, bei der die Dioden 7a und 7b parallel zu den Widerständen 8a und 8b geschaltet sind, ist der Widerstandswert Kg sehr viel größer als der Widerstands-wert Rs (Rg^> Rs).

Die effektive Eingangskapazität der FETs Q1 und Q2 hängt in erheblichem Umfang von der Steuer-Sourceelektrodenkapazität ab. Wenn angenommen wird, daß die Eingangskapazität Ci ist, dann können während der FET-Ein- und Ausschaltvorgänge die Impulsquellen S1, der Ansteuerkreis 4 und der FET Q1 in Form der Ersatzschaltung

809822/0699

der Fig. 2 dargestellt werden. In dieser Ersatzschaltung entspricht der Kondensator 9a der Eingangskapazität des FETs Q1 und hat eine Kapazität Ci. Eine gleiche, nicht gezeigte Ersatzschaltung kann dazu verwendet werden, den FET Q2 ein- und auszuschalten. Da der Betrieb der FETs Q1 und Q2 im wesentlichen gleich ist, braucht nur einer beschrieben zu werden.

Im Betrieb sei angenommen, daß der der Schaltung in Fig. zugeführte Impuls rechteckig ist und ein Tastverhältnis von so % hat, wie der Verlauf in Fig. 3A zeigt. Wenn dieser Impuls positiv ist, führt die Impulsquelle S1 dem FET Q1 einen positiven Impuls zu, dessen Pegel von Null bis zur Einschnürspannung Vp ansteigt. Gleichzeitig fünrt der Impuls S2 dem FKT Q2 einen positiven Impuls zu, dessen Pegel von -Vp auf Null abnimmt. Wenn dagegen der zugeführte Impuls negativ ist, liefert die Impulsquelle S1 einen negativen Impuls, dessen Pegel sich von Vp auf Null ändert, und die Impulsquelle S2 liefert einen negativen Impuls, dessen Pegel von Null auf -Vp ansteigt. Jeder der FETs wird eingeschaltet, wenn seine Steuerelektrodenspannung Null ist, und wird ausgeschaltet, wenn seine Steuerelektrodenspannung gleich uer Ji inschnür spannung ist. Dies bedeutet, daß der FET Q1 eingeschaltet ist, wenn seine Steuerelektrodenspannung Null ist, und ausgeschaltet ist, wenn sie +Vp ist. D^r FET ü2 wird eingeschaltet, wenn seine Steuerelektrodenspannung Null ist, und ausgeschaltet, wenn sie -Vp ist.

Es sei zunächst angenommen, daß der FET Q1 ein- und der FET Q2 ausgeschaltet ist. Somit ist di Steuerelektrodenspannung des FETs Q1 Null und die des FETs Q2 -Vp. Da der von der Impulsquelle S1 erzeugte Impuls von Null auf Vp ansteigt, wird die Diode 7a in Durchlaßrichtung vorgespannt. Dadurch wird der Widerstand 8a im wesentlichen kurzgeschlossen, so daß sich in dem Ansteuerkreis 4 eine relativ niedrige ohm'sche Impedanz ergibt.

809822/0699

Diese niedrige ohm'sche impedanz, die im wesentlichen gleich dem Widerstandswert Rs des Widerstands 6a ist, wirkt mit der Kapazitäts Ci des Kondensators 9a (Fig. 2) zusammen, d.h. mit der Eingangskapazität des FETs y1, so daß eine relativ niedrige RC-Zeitkonstante T1 erzeugt wird. Die Eingangskapazität des FETs Q¹I wird somit aufgrund dieser niedrigen Zeitkonstante relativ schnell geladen, und der FET Q1 wird schnell gesperrt. Dies ist durch die vertikale Vorderflanke der Impulse in Fig. 3B gezeigt. Die Eingangskapazität des FETs Q1 kann als auf die Einschnürspannung Vp geladen angesehen werden.

Wenn der von der Impulsquelle S ι gelieferte Impuls endet, wird der FET Q1 eingeschaltet. Wie ersichtlich ist, wird die Diode 7a in Sperrichtung vorgespannt, wenn der von der Impulsquelle S1 gelieferte Impuls aufgrund der Einschnürspannung Vp endet, die in der Eingangskapazität des FETs Q1 gespeichert ist und auf die Kathode dieser Diode gegeben wird. Die Diode 7a leitet daher nicht und es ergibt sich ein Entladeweg für die Eingangskapazität, d.h. für den Kondensator 9a in Fig. 2, über beide Widerstände 8a und 6a. Wenn der von der Impulsquelle S1 gelieferte Impuls endet, wird somit der Widerstand 8a wieder in den Ansteuerkreis 4 eingeschaltet. Die ohm'sche Impedanz dieses Ansteuerkreises ist nun sehr viel größer als während der Ausschaltbetriebsart des FETs. Folglich wird eine relativ große Zeitkonstante T2 gleich (Rs+Rg)Ci in dem Ansteuerkreis 4 geschaffen. Dies bedeutet, daß eine erhebliche Verzögerung eintritt, bis die Eingangskapazität, d.h. der Kondensator 9a ausreichend entladen ist, so daß die Steuerelektrodenspannung aes FETs Q1 niedrig genug ist, um diesen Transistor einzuschalten. Die verzögerung beim Einschalten des FETs 01 ist. durch die negative Steigung der Rückflanken der Impulse in Fig. 3B gezeigt.

809822/0699

Wenn der FET Q1 in der in Fig. 3B gezeigten Weise bei der Zuführung der in Fig. 3A gezeigten Impulse aus- und eingeschaltet wird, arbeitet der FET Q2 komplementär. Wenn der FET Q1 ausgeschaltet wird, wird der FET Q2 eingeschaltet und umgekehrt, wenn der FET Q1 eingeschaltet wird, wird der FET Q2 ausgeschaltet, wie Fig. 3C zeigt. Es wird daran erinnert, daß zunächst angenommen wurde, daß der FET Q2 ausgeschaltet ist. Dies bedeutet, daß die Eingangskapazität des FETs Q2 auf die Einschnürspannung -Vp geladen wird. Wenn die Impulsquelle S2 dem FET Q2 einen positiven Impuls liefert, ist die Spannung an der Anode der Diode 7b negativer als die Spannung, die von der Impulsquelle S2 geliefert wird. Die Diode 7b wird daher in Sperrichtung vorgespannt und leitet nicht. Der Ansteuerkreis 5 wird daher aus den in Reihe geschalteten Widerständen 6b und 8b gebildet, und die Entladezeitkonstante für die Eingangskapazitat des FETs Q2 ist gleich (Rs+Rg)Ci. Es muß daher eine erhebliche Entladeverzögerung verstreichen, bis die Eingangskapazität des FETs Q2 ausreichend entladen ist, um diesen FET einzuschalten. Wenn der FET y2 ausgeschaltet wird, ist die Spannung, die von der Impulsquelle S2 auf die Kathode der Diode 7b gegeben wird, negativer als die Kntladespannung über der Eingangskapazität des FETs Q2. Die Diode 7b wird daher in Durchlaßrichtung vorgespannt, so daß sie leitet und dadurch den Widerstand 8b kurzschließt. Dies bedeutet, daß die Ladezeitkonstante für die Eingangskapazität des FETs Q2 gleich Rscl ist. Diese Ladezeitkonstante ist wesentlich kleiner als die zuvor erwähnte Entladezeitkonstante. Folglich wird der FET Q2 schneller aus- als eingeschaltet.

Wenn man die Signalverläufe In den Fig. 3B und 3C vergleicht, ist ersichtlich, daß wegen der längeren Einschaltzeitkonstante für 3eden FET der FET Q1 ausreichend vor der Einschaltung des FETs Q2 ausgeschaltet wird, und der FET Q2 ausreichend vor der Einschaltung des FETs Q1

809822/0699

ausgeschaltet wird. Es tritt daher keine zeitliche Überlappung ein, während der beide FEτs eingeschaltet sind. Da die FETs Q1 und Q2 nicht gleichzeitig eingeschaltet sind, wird kein Strom von der Last 3 abgeleitet und daher geht keine Leistung verloren.

Eine weitere Ausführungsform der Ansteuerkreise 4 und 5 zeigt Fig. 4. Diese Ausführungsform kann dazu verwendet werden, z.B. den Ansteuerkreis 4 zu ersetzen, und ein weiterer gleicher Kreis kann zum Ersatz des Ansteuerkreises 5 verwendet werden. Da die Ansteuerkreise 4 und. gleichen Aufbau und gleiche Arbeitsweise haben, wird angenommen, daß der Ansteuerkreis 4 in Fig. 1 ersetzt wird. Bei der Ausführungsform in Fig. 1 wird die Diode· 7a als Schalter verwendet, um den Widerstand 8a wahlweise mit der Schaltung zu verbinden oder von dieser zu trennen. Bei der Ausführungsform der Fig. 4 sind Transistoren 10 und 11 als Schaltelemente verwendet, um Widerstände 12 und 13 wahlweise mit der Schaltung zu verbinden oder von dieser zu trennen» Der Transistor 1O_r der ein bipolarer Transistor sein kann, ist mit seiner Basis jnit der Impialsqiaelle S1 verbunden, sein Kollektor erhält eine Versorgung sgleichspannung B und sein Emitter ist über einen Widerstand 12 mit aem Anschluß 14 verbunden. Der Anschluß 14 ist mit der Steuerelektrode des FETs Q1 verbunden. Der Transistor 1ö» der als HPM-Transistor gezeigt ist» kann ein Emitterfolger sein und wird von einer positiven Gleichspanntaig versorgt, Der Transistor 11, der als PNP-Transistor gezeigt ist, kann ebenfalls ein Emitterfolger sein, dessen Emitter über einen Widerstand 13 mit dem Anschluß 14 und dessen Kollektor mit dem negativen Anschluß der Spanniangsquelle B verbunden ist, so daß er eine negative Gleichspannung erhält. Der Widerstandswert des Widerstands 12 ist gleich Rs und der Widerstandswert des Widerstands 13 ist gleich

809822/0639

Wenn In Betrieb die Quelle S1 einen positiven Impuls liefert, um den FET Q1 auszuschalten, schaltet dieser positive Impuls den Transistor 10 ein, um einen Ladeweg für die Eingangskapazität des FETs Q1 über den Widerstand 12 zu schaffen. Die Ladezeitkonstante T1 für die Eingangskapazität des FETs Q1 ist gleich RsCi. Da die Eingangskapazität rasch auf die Einschnürspannung Vp geladen wird, wird dadurch der FET Q1 schnell ausgeschaltet.

Wenn der von der impulsquelle S1 gelieferte Impuls endet, wird der Transistor 1ü ausgeschaltet und der Widerstand 12 wird aus dem Ladeweg der Eingangskapazität des FETs Q1 entfernt. Wenn dieser Impuls endet, wird der Transistor 11 eingeschaltet, um den Transistor 1j in den Entladeweg für die Eingangskapazität des FETs Q1 einzuschalten. Die Eingangskapazität wird daher über den Widerstand 13 entladen und die Zeitkonstante für diesen Entladekreis ist gleich (Rs+Rg)Ci. es ist ersichtlich, daß die Ladezeitkonstante T1 und die Entladezeitkonstante T2 für die Eingangskapazität des FETs Q1, wenn der Ansteuerkreis in Fig. 4 verwendet wird, im wesentlichen gleich den Zeitkonstanten T1 und T2 ist, wenn der Ansteuerkreis in Fig. 1 verwendet wird. Die Verzögerung bei der Einschaltung des FETs ü1 ist viel größer als aie Verzögerung bei der Ausschaltung dieses FETs. Das gleiche Ergebnis wird erhalten, wenn die Ausführungsform der Fig. 4 als Ansteuerkreis 5 verwendet wird. Da der FET U1 schneller ausgeschaltet wird als der FET Q2 eingeschaltet wird, und da der FET Q2 schneller ausgeschaltet wird als der FET Q1 eingeschaltet wird, wird das Problem des Leistungsverlustes vermieden, da beide Transistoren nicht gleichzeitig eingeschaltet sind.

Es ist zu beachten, daß, wenn die Ausführungsform in Fig. 4 als Ansteuerkreis 5 verwendet wird, der Transistor 10 eingeschaltet ist, wenn der FET Q2 eingeschaltet werden soll, und der Transistor 11 eingeschaltet ist,

809822/0699

wenn der FET Q2 ausgeschaltet werden soll. Wenn die Ausführungsform der Fig. 4 als Ansteuerkreis 5 verwendet wird, ist der Widerstandswert des Widerstands 12 gleich Rs+Rg, und der Widerstandswert des Widerstands 13 ist gleich Rs, so daß eine größere Zeitkonstante gebildet wird, wenn der FET Q2 eingeschaltet werden soll.

In Abwandlung von den beschriebenen Ausführungsformen können z.B. die Widerstände 6a und 6b in Fig. 1 weggelassen werden, um eine sehr kurze Ladezeitkonstante für die Eingangskapazität der FETs Q1 und Q2 zu bilden. Weiterhin können geeignete Schaltelemente anstelle der Dioden 7a und 7b verwendet werden, um die Widerstände 8a und 8b wahlweise in die Ansteuerkreis einzuschalten und von diesen zu trennen. In gleicher Weise können die Transistoren 10 und 1 ι durch andere entsprechende Schaltelemente verwendet werden und diese Transistoren können in anderer Weise geschaltet sein, tan üen einen oder anderen Widerstand 12 und 13 zwischen die Impulsquelle S1 (oder S2j oder die Steuerelektrode des FETs Q1 {oder Q2) zu schalten«

809822/0699

Leerseite

Claims

Ansprüche

Impulsverstärker, bestehend aus einem ersten und einem zweiten Feldeffekttransistor jeweils mit einer Eingangselektrode und zwei Ausgangselektroden und mit einer Eigenkapazität an seiner Eingangselektrode, wobei der erste und zweite FET im Gegentakt geschaltet sind, so daß eine der Ausgangselektroden jedes FETsmit ednemAusgang vertxmdeniat, d±» andere Ausgangselektrode jedes FETs eine Versorgungsgleichspannung erhält und die Eingangselektrode jedes FETs ein Impulssignal erhält, und einer Impulssignalquelle, dadurch gekennzeichnet, daß ein erster und zweiter Ansteuerkreis zwischen die Impulssignalquelle und die Eingangselektroden des ersten und zweiten FEts geschaltet sind, und daß jeder Ansteuerkreis eine höhere Impedanz hat, wenn ein Impuls zugeführt wird, um den jeweiligen FET einzuschalten, und eine niedrigere

809822/0699

Impedanz, wenn ein Impuls endet, um den jeweiligen FET auszuschalten, wobei die höhere Impedanz mit der Eigenkapazität der Eingangselektrode des jeweiligen FETs zusammenwirkt, um eine höhere Ladezeitkonstante zu schaffen und den FET einzuschalten, und die niedrigere Impedanz mit der Eigenjcapazität an der Eingangselektrode des jeweiligen FETs zusammenwirkt, um eine niedrigere Ladezeitkonstante zu schaffen und den FET auszuschalten, so daß der erste und zweite FET nicht gleichzeitig eingeschaltet sind.
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß jeder Ansteuerkreis aus einem Widerstands-und einem Schaltelement besteht, die in Abnängigkeit von dem von der Impulssignalquelle gelieferten Impulssignal arbeiten, um die Widerstandseinrichtung zu verringern.
3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, daß das Schaltelement aus einer Diode besteht, daß das Widerstandsexement aus wenigstens zwei in Reihe geschalteten Widerständen besteht, und daß die Diode parallel zu wenigstens einem der Widerstände geschaltet ist.
4. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß der Ansteuerkreis aus zwei Widerstandselementen unterschiedlicher Widerstandswerte und einem Schaltelement besteht, aas wahlweise in Abhängigkeit von dem Impulssignal betätigbar ist, das von der Impulssignalquelle zugeführt wird, um das eine oder andere Widerstandselement zwischen <**·· Impulssignalquelle und die Eingangselektrode des jeweiligen FETs zu schalten.
5. Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß jedes Schaltelement aus zwei

809822/0699

Transistoren besteht, von denen der eine auf ein Impulssignal bestimmter Polarität anspricht, um das Widerstandselement mit höherem Widerstandswert zwischen die Impulssignalquelle und die Eingangselektrode des jeweiligen FETs zu schalten und diesen FET einzuschalten, und der andere der Transistoren auf das Ende dieses Impulses anspricht, um das Widers tandse leinen t mit niedrigerem Widerstandswert zwischen die Impulssignalquelle und die Eingangselektrode des jeweiligen FETs zu schalten und diesen FET auszuschalten.
6. Verstärker nach Anspruch 5, dadurch gekennzeichnet, daß die beiden Transistoren komplementäre Transistoren sind, von denen jeder zwischen die Impulssignalquelle und einen Widerstand in Emitterschaltung geschaltet sind.
7. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die J¹ETs komplementäre FuTs sind, deren Drainelektroden gemeinsam mit dem Ausgang verbunden sind, deren Sourceelektroden unterschiedliche Versorgungsgleichspannungen erhalten, und deren Steuerelektroden mit dem ersten bzw. zweiten Ansteuerkreis verbunden sind.
8. Verstärker nach Anspruch 7, dadurch gekennzeichnet, daß die komplementären FETs solche mit vertikalem Kanal sind.
9. Verstärker nach Anspruch 7 ,dadurch gekennzeichnet, daß die Impuissignalquelle den FETs rechteckige Impulse liefert, um den einen FET in Abhängigkeit von einem positiven Impuls aus- und den anderen FET einzuschalten und in Abhängigkeit von einem negativen Impuls den einen FET ein- und den anderen FET auszuschalten.

809822/0699