DE2741161B2 - Schaltungsanordnung für ein Anzeige-System zur Anzeige eines Musters - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Patentan-

spruchs 1.

Computer-Daten müssen, um nützlich zu sein, in einer Weise angezeigt werden, daß sie von Personen erkannt werden können. Numerische Anzeigegeräte ■> sind zwar preiswert, haben jedoch nur eine begrenzte Leistungsfähigkeit. Drucker einschließlich Schreibmaschinen und Fernschreibern sind vielseitiger, aber auch teurer. Vektor-Anzeigen mit Kathodenstrahlröhren bzw. Bildschirmen bieten zahlreiche Darstellungsmöglichkeiten einschließlich der Wiedergabe von Kurven und Bildern, sind jedoch sehr kostspielig.

Wenn die Kosten für Prozessoren sinken, wie es

bei den Mirkoprozessoren der Fall gewesen ist, wird

es erstrebenswert, solche Prozessoren für preiswerte

ι ^r> Anzeigegeräte einzusetzen. Ein solches Gerät ist der weit verbreitete Standard-Fernsehempfänger. Jedoch besteht bei diesem das große Problem der Synchronisierung der gewünschten Anzeige mit dem Abtastraster.

μ Eine Lösung dieses Problems besteht in der Erzeugung von Sägezahnspannungen mit der horizontalen und der vertikalen Ablenkfrequenz. In manchen Fällen können die Sägezahnspannungen von den AblenLschaltungen des Standard-Fernsehempfängers

2ϊ abgeleitet und mittels geeigneter Verstärker auf jede gewünschte Amplitude geeicht werden. Mittels Vergleichern kann eine Referenzspannung mit jedem Sägezahn verglichen und dadurch ein Ausgangssignal erzeugt werden, wenn die jeweilige Sägezahnspannung der Referenzspannung gleicht. Das Ausgangssignal des Vergleichers für den Horizontal-Sägezahn definiert eine vertikale Linie im Raster, während das Ausgangssignal des Vergleichers für den Verlikal-Sägezahn eine horizontale Linie definiert. Durch eine Und-Verknüpfung der Ausgangssignale der beiden Vergleicher kann ein Impuls erzeugt werden, der jedem beliebigen, durch entsprechende Referenzspannungen ausgewählten Punkt im Raster entspricht. Die Referenzspannungen können entsprechend der ge-

4(i wünschten Wiedergabe variabel sein. Ein solches System ist jedoch teuer und komplex.

Eine andere Lösung besteht in der Verwendung variabler Verzögerungen zur Erzeugung von Impulsen, die auf den Anfang der horizontalen und vertikalen

4^r> Spuren bezogen sind, so daß ihr Zusammentreffen eine Stelle des Rasters definiert. Diese Lösung hat ebenfalls hinsichtlich des Aufwandes und der Kosten verschiedene Nachteile.

Bei weiteren, anderen Lösungen werden Videosi-

w gnale angewandt, die mittels kommerziell erhältlicher integrierter Schaltungen erzeugt werden. Diese Schaltungen erzeugen zusammengesetzte Synchronisiersignale und geeignete Taktsignale. Einige erzeugen außerdem einen Farbburst, ihr Einsatz erfordert je-

« doch eine zusätzliche komplexe Steuerlogik und Video-Ausgangsschaltungen.

In der CH-PS 529388 ist eine Einrichtung zur sichtbaren Darstellung von Daten mittels einer Kathodenstrahlvorrichtung beschrieben. Dabei stellt

bu jede der in einem Speicher gespeicherten Bitgruppen ein spezielles alphanumerisches Zeichen dar, das auf dem Sichtschirm eines Anzeigeterminals an irgendeiner vorgegebenen Zeichenstelle angezeigt werden soll. Mit einer solchen Vorrichtung lassen sich Bilder

b^r) mit mehreren Reihen von alphanumerischen Zeichen darstellen. Andere graphische Bilder, wie beispielsweise Linien-Zeichnungen od. dgl. sind jedoch mit einer solchen Einrichtung nicht darstellbar.

In der Zeitschrift »Elektronik« 1971, Heft 11, Seiten 373-376, ist ein System beschrieben, das dem zuvor erwähnten System ähnlich ist und ebenfalls zur Darstellung von alphanumerischen Zeichen dient, wobei hierzu an einer zentralen Steuereinheit sechs Stationen mit je einem Fernsehgerät angeschlossen sind. Dabei ist ebenfalls ein Platz eines auf einem Monitor darzustellenden Zeichens einem bestimmten Speicherplatz zugeordnet.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art zu schaffen, die relativ einfach ist und es ermöglicht, einen Rechner als Grundlage zur Synchronisierung eines als Anzeigegerät dienenden sogenannten Standardfernsehempfängers zu verwenden, wobei der direkte Speicherzugriff möglich sein soll.

Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Schaltungsanordnung gelöst die durch die in dem kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gekennzeichnet ist.

Ein Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß sie aus standardisierten Logik-Bausteinen zusammengesetzt werden kann, wie sie in der Form von integrierten Schaltungen kommerziell erhältlich sind.

Vorteilhafterweise erzeugt die erfindungsgemäße Schaltungsanordnung alle Signale, die für c.ne Abbildungbzw. Punkttransformation des Speicherbereichs, in dem die Anzeigeinformation gespeichert ist, auf das Raster eines Anzeigegeräts notwendig ist.

Im folgenden wird die Erfindung anhand eines schematisch dargestellten Ausführungsbeispiels näher erläutert. In den Zeichnungen zeigt

Fig. 1 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung,

Fig. 2 einen Impulsplan zur Erfindung,

Fig. 3 einen Impulsplan zur bevorzugten Ausführungsform der Erfindung,

Fig. 4 ein Blockschaltbild eines Anzeige-Systems gemäß der Erfindung.

Die Videoanzeige wird dadurch erreicht, daß für die Anzeige vorgesehene Speicherbits auf ein Standard-Fernsehraster (im mathematischen Sinne) abgebildet bzw. punktweise transformiert werden. Jedes Speicherbit hat den Schaltwert 1 oder 0. Daher kann jedes Bit, abhängig von seinem Wert, einen hellen oder einen dunklen Punkt an einer bestimmten Stelle des Rasters darstellen. Alternativ kann eine Gruppe von Bits zur Darstellung eines Graustufencodes benutzt werden. Beispielsweise kann ein Bit-Paar einen von vier verschiedenen Helligkeitspegeln an einer bestimmten Stelle des Rasters darstellen. Eine solche Graustufen-Treppe erfordert Digital-Anaiog-Umsetzung und die doppelte Datenübertragungsgeschwindigkeit. Es können auch noch mehr Pegel pro Raster-Stelle wiedergegeben werden, wofür jedoch eine entsprechend noch höhere Datenübertragungsgeschwindigkeit notwendig ist. Für η-Pegel gilt:

k = int^(log₂n)

wobei k der Vergrößerungsfaktor für die Datengeschwindigkeit ist.

Um das System so wirtschaftlich wie möglich auszugestalten, wird es in seiner einfachsten Form verwirklicht, bei der jedes Bit einen Punkt des Rasters darstellt. Ausgehend hiervon ist dem Fachmann auch eine Modifikation dahingehend möglich, daß Graustufen wiedergegeben werden.

Jeder Lichtpunkt auf dem Raster kann in einem von mehreren Formalen wiedergegeben werden. Bei einem Format wird einfach jeder Punkt auf einer bestimmten Ablenkzeile bei einein entsprechenden Bit beleuchtet bzw. erhellt. Bei anderen Formaten wird jedes Bit beleuchtet bzw. erhellt. Bei anderen Formaten wird jedes Bit zur Beleuchtung von Punkten auf zwei oder mehr aufeinanderfolgenden Ablenkzeilen an der gleichen horizontalen Position benutzt. Die

hi Bandbreite üblicher Fernsehempfänger begrenzt die Feinheit des erzeugbaren Lichtpunktes oder -flecks. Der tatsächlich wiedergegebene Punkt wird durch einen Impuls hervorgerufen, dessen dauer der Periode des Taktgebers gleicht. Bei einer Taktfrequenz von

π 1,72032 MHz hat jeder wiedergegebene Impuls eine Dauer von ungefähr 580 nsec.

Wenn die Verstärker des zugeordneten Fernsehempfängers eine Bandbreite von vollen 6 MHz haben, dann beträgt die maximale Anstiegszeit des Impulses

>o ungefähr 58 nsec. Daher wird die Anzeige mit einem Impuls beaufschlagt, der im wesentlichen trapezförmig ist, wobei die ers'.en und letzten 10% der Impulsdauer die Anstiegs- bzw. Abfallzeit sind. Benachbarte Punkte oder Flecken in der gleichen Rasterzeile, die

r> durch aufeinanderfolgende Impulse des gleichen Wertes hervorgerufen werden, bilden kontinuierliche Zeilen, da die Hinterkante des einen Impulses mit der Vorderkante des nächsten Impulses verschmilzt. Da die Rasterzeile 58 nsec lang ist, nimmt jeder Punkt

so ungefähr 1 % der Ablenkzeile ein. Wenn die horizontalen Zeilen 30 cm lang sind, hat der einzelne Fleck deshalb eine Länge von ungefähr 3 mm. Daher führt die Wiederholung von Information auf aufeinanderfolgenden Zeilen zu einer Wiedergabe-Abbildung, bei

r> der das kleinste beleuchtete Bildelement symmetrischer ist und die weniger verschmiert bzw. diffus ist. Bei der bevorzugten Ausführungsform werden eine, zwei oder vier Rasterzeilen für jede Informationszeiie verwendet.

Eine Informationszeile besteht bei der bevorzugten Ausführungsform aus 64 Punkt-Stellen. Jedes Halbbild (und jedes volle Bild) enthält bei der bevorzugten Ausführungsform 128 Ablenkzeilen mit Wiedergabe-Information. Wenn eine Informationszeile in vier

4ί aufeinanderfolgenden Ablenkzeilen wiederholt wird, wird der Speicher auf eine Matrix von 32 X 64 Punkten abgebildet, wozu eine Speicherkapazität von 2048 Bits oder 256 Bytes zu je 8 Bit erforderlich ist. Bei einer Wiederholung jeder Informationszeile in

^r>o zwei aufeinanderfolgenden Rasterzeilen wird der Speicher auf eine Matrix von 64 X 64 Punkten abgebildet, wozu 4096 Bits bzw. 512 Bytes notwendig sind. Eine Informationszeile pro Rasterzeile führt zu einer 128 X 64-Matrix und erfordert eine Anzeige-

t> Kapazität von 1024 Bytes. Die Anzahl von Ablenkzeilen pro Informationszeile kann bis herab zur Grenze von einer Zeile variiert werden, wobei dann lediglich ein Speicher von 8 Bytes notwendig ist, aber auch nur ein vertikal gestreiftes Muster wiedergege-

M) ben werden kann. Soweit es nicht anders vermerkt ist, bezieht sich die vorliegende Beschreibung auf eine 32 X 64-Matrix.

Der Taktgeber arbeitet bei der bevorzugten Ausführungsform mit einer Frequenz von 1,72032 MHz.

tis Ein horizontaler Intervallzeitgeber 11, vgl. Fig. 1, zählt gewöhnlich 14 auftretende Zeitgabeimpulse TPA, die jeweils einmal pro Maschinenzyklus erzeugt werden. Da jeder Maschinenzvklus acht TaktimDulse

umfaßt, erfordern 14 Zeitgabeimpulse ungefähr 65,1 us. Ein Halbbild bzw. ein Vertikalintervall umfaßt 256 Horizontalintervalle und hat daher eine Dauer von ungefähr 16,666 ms. Dies führt zu 60 Halbbildern bzw. 30 Vollbildern pro Sekunde. Obwohl die sich ergebende Vertikalgeschwindigkeit bzw. -frequenz fast genau der Standard-Vertikalfrequenz gleicht, weicht das Horizontalintervall etwas vom Standard mit ungefähr 63,5 μβ ab. Es gibt einige Horizontalintervalle, die wegen eines weiter unten genauer erläuterten Synchronisationsproblems lediglich 13 TPA-Perioden benötigen. Diese Intervalle erfordern 60,45 μ5. Daher sind die meisten Horizontalintervalle um ungefähr 2 με langer als die üblichen 63,5 μβ und einige sind ungefähr 3 μβ kürzer. Da die Horizontalablenkung des Empfängers durch einen Mittelwert der Synchronisationsimpulse gesteuert wird, kann sie kleine Variationen des Synchronisationsintervalls tolerieren. Evtl. sich einstellende Horizontal-Fehler können durch Justierung des (horizontalen) Zeilenfangs am Empfänger beseitigt werden.

Die 256 Zeilen pro Halbbild sind gewählt worden, um den Zeilenzähler 12 zu vereinfachen, der in Fig. 1 als ein achtstufiger Durchlaufzähler gezeigt ist. Es könnte eine neunte Stufe hinzugefügt sein und bei geeigneter Rückkopplung eine Zählung von 262 Horizontalintervallen pro Halbbild ergeben. In einem solchen Falle würde die Taktfrequenz auf 1,760664 MHz geändert. Das Horizontalintervall wird dann 63,6 μβ lang und die Vertikalfrequenz beträgt 60 Halbbilder pro Sekunde. Die Verwendung von 262 Zeilen pro Halbbild stimmt genauer mit dem Standard-Fernsehsignal von 262,5 Zeilen pro Halbbild überein.

Wenn der Taktgeber mit der erforderlichen Digital-Rate des zugeordneten Fernsehgerätes synchronisiert ist und wenn die Wort-(Byte-)Auslesezeit zum Fernsehgerät einem Maschinenzyklus gleicht, wie bei der bevorzugten Ausführungsform gezeigt, dann wird die Prozessorzeit während der Anzeigeperioden notwendigerweise ausschließlich für die Anzeige bzw. Wiedergabe verwendet. Je nach dem Format der Wiedergabe, wie es oben erläutert wurde, kann eine Vergrößerung der nicht für die Wiedergabe verwendeten Prozessorzeit dadurch erzielt werden, daß das Anzeige-System mit einer größeren Video-Speicherkapazität ausgestattet wird. Mit anderen Worten können, wenn eine Informationszeile wiederholt werden soll, alle Bits einer Zeile in einem Umlauf-Schieberegister gespeichert werden. Dies erhöht jedoch die Kosten.

Weil nur 64 Spalten bzw. Punkt-Positionen pro Zeile und nur 128 Rasterzeilen verwendet werden, steht Prozessorzeit am Anfang und am Ende jeder Zeile zur Ausführung verschiedener Instruktionen und am Ende jedes Halbbildes zur Modifizierung des Anzeige-Bereiches im Speicher zur Verfügung. Eine Änderung des Anzeige-Bereiches im Speicher während seiner Wiedergabe, d. h. während des Intervalls, bei dem eine horizontale Anzeige-Zeile erzeugt wird, kann zu unangenehmen Flimmer- oder Flackererscheinungen führen. Die Prozessorzeit am Ende jeder Zeile kann zur Modifizierung der Hinweisadresse finden direkten Speicherzugriff verwendet werden, was unten noch erläutert wird. Die Prozessorzeit zwischen dem Ende der 128. Zeile (d. h. an dem Ende einer ersten von zwei Vertikal-Ablenkungen, welche das erste Halbbild eines Vollbildes umfassen, und dem Beginn der 255. Zeile am Beginn der zweiten Verti-

kal-Ablenkung, welche das zweite Halbbild des Vollbildes umfassen), wird zur Durchführung allgemeiner Programme einschließlich der Aktualisierung der Anzeige-Information vor der nächsten Anzeige-Periode benutzt.

Zur Verbesserung des Verständnisses der Erfindungwird nun der Impulsplan gemäß Fig. 2 erläutert. Fig. 2a zeigt das Taktsignal. Fig. 2b ist ein typischer Rechnerzyklus, der an einer abfallenden Flanke des Taktes beginnt und acht Zyklen des Taktes dauert. Ein SO-Zyklus ist der Instruktionsabrufzyklus des Prozessors, und ein Sl-Zyklus ist der Instruktionsdurchführzyklus. Die Beziehung zwischen 50 und 51, von denen letzterer gemäß Fig. 2c aussieht, ist derart, daß sie sich während normaler Betriebszeiten abwechseln mit Ausnahme bestimmter Instruktionen, deren Durchführung zwei aufeinanderfolgende Sl-Zyklen erfordert. Fig. 2d zeigt die Beziehung eines Zeitgabeimpulses TPA zu einem typischen Rechnerzyklus gemäß Fig. 2b. Das TPA-Signal zeigt an, daß die ersten acht Bits des Speicheradressensignals gültig sind und verriegelt werden können; die zweite Gruppe von Multiplex-Adressensignalen folgt dem TPA. Fig. 2 e zeigt das TPB-Signal, das erzeugt wird, wenn die Information auf dem Datenkanal, die entweder vom Prozessor oder vom Speicher stammen kann, gültig ist. Fig. 2f zeigt die relativen Zeiten, zu denen die Video-Bits nach Maßgabe der Takt- und Zyklussignale wiedergegeben werden. Das in Fig. 2 g gezeigte Signal stellt ein Videoregister 102, vgl. Fig. 1, zur richtigen TPD-Signalzeit auf das Byte im Datenkanal ein. Die Signale gemäß Fig. 2h sind die Schiebesignale, welche die Daten im Videoregister zur nächst höheren Stufe verschieben. Das Signal gemäß Fig. 2 g, das Video-Setzsignal, tritt nur während eines Speicher-Direktzugriff-Zyklus S2 auf, wenn die Speicher-Daten, die von der Speicher-Direktzugriff-Hinweisadresse adressiert sind, auf dem Datenkanal sind.

Die Arbeitsweise der Schaltung gemäß Fig. 1 läßt sich am besten erläutern, wenn man festhält, daß der Prozessor von Zeile 128 bis einschließlich 255 aufeinanderfolgende Instruktionen bzw. Befehle eines Programms ausführt. Der Zeilenzähler 12 ist ein achtstufiger Durchlaufzähler an sich bekannter Ausbildung. Die 2⁷-Stufe des Zeilenzählers 12 wird während der Zeilen 128 bis 255 gesetzt bzw. eingestellt und sperrt ein Und-Glied 14 einer ersten Verknüpfungsschaltung mittels des Rücksetz-Ausgangssignals von dieser Stufe. Bei der Zeile 255 sind alle Stufen des Zeilen-Zählers 12 gesetzt; dieser Zustand wird mittels eines acht Eingänge aufweisenden Und-Gliedes 15 festgestellt, welches daraufhin ein Unterbrechungsaufruf (INT REQ-)Signal für den Prozessor erzeugt.

Der Zeilenzähler 12 wird durch das Setzausgangssignal eines Horizontal-Synchronisations-Flipflops 17 getriggert. Das Flipflop 17 wird durch die Null-Ausgangssignale vom Intervallzeitgeber 11 gesetzt, der durch das TPA-Signal während jedes Zyklus des Prozessors weitergestellt wird. Wenn jede Stufe des Intervallzeitgebers 11 eine 0 gespeichert hat, wird ein Und-Glied 16 freigegeben, so daß das folgende TPB-Signal das Flipflop 17 setzt. Das Setzausgangssignal vom Flipflop 17 stellt einen vorbestimmten Wert in den Intervallzeitgeber 11 ein, was noch genauer erläutert wrden wird. Es liefert außerdem ein Horizontalsynchronisationssignali zu einem Exklusiv-Oder-Glied 18 einer zweiten Verknüpfungsschaltung. Das Ausgangssignal vom Exklusiv-Oder-Glied 18 ist das zu-

sammcngesetztc Synchronisationssignal zur Steuerung der Ablenkschaltungen des Fernsehempfängers.

Beim normalen Betrieb tritt das TPB-Signal, welches das Flipflop 17 setzt, während eines 50-Maschinenzyklus auf. Das Sctzausgangssignal des Flipflops > 17 prägt daraufhin den Wert von dreizehn (binär 1101) in den Intervallzeitgeber 11 ein, mit anderen Worten wird ein Schaltwert 1 in der 2"-, 2^J- und 2¹-Stufe des Intervallzeitgebers 11 eingestellt. Es sind dann vierzehn Maschinenzyklen notwendig, um den hi Intervallzeitgeber 11 über den Wert 0 zurückzuzählen. Wenn das Flipflop 17 dagegen durch das TPB-Signal eines 51-Rechnerzyklus gesetzt wird, wird ein Und-Glied 19 gesperrt, so daß die niedrigstwertige Stufe des Intervallzeitgebers nicht eingestellt wird, r> wodurch ein Wert von zwölf (binär i IQO) in den Intervallzeitgeber 11 eingeprägt wird. Die wahlweise Einstellung des 2"-Bitsdes Intervallzeitgebers 11 hält die Synchronisation zwischen der Anzeigeschaltung und dem Prozessor aufrecht. -'< >

Während der Rechnerzyklus, die den Werten von 11 bis herab zu 4 des Intervallzeitgebers 11 entsprechen, wird ein exklusives Oder-Glied 101 der ersten Verknüpfungsschaltung angesteuert, das seinerseits das Und-Glied 14 ansteuert. Das Ausgangssignal des 2^r> Und-Gliedes 14 ist das Speicher-Direktzugriff-Aufrufsignal (DMA-OUT REQ) für den Prozessor, das nur während der Zeilen 0 bis 127 durch das Rücksetzausgangssignal der 2⁷-Stufc des Zeilenzählers 12 freigegeben ist. κι

Die für die Schaltung nach Fig. 1 angegebenen Signale sind in dem Signalplan gemäß Fig. 3 wiedergegeben. Die Fig. 3b und 3c stellen das TPA- bzw. TPB-Signal jedes Rechnerzyklus dar. Fig. 3d zeigt den Wert im Intervallzeitgeber 11 entsprechend den r> verschiedenen Punkten in einer Rasterzeile. Fig. 3 a zeigt eine typische Zyklus-Sequenz für den Rechner während der Rasterzeile 255. Die ersten 50- und 51-Zyklen in Fig. 3a entsprechen den letzten beiden Zyklen während der Zeile 254. Das Signal gemäß w Fig. 3f stellt das Ausgangssignal des Und-Gliedes 15 dar, nämlich den Unterbrechungsaufruf, der zeitlich der Zeile 255 entspricht. Ein Unterbrechungssignal, das während eines 50-Zyklus auftritt, unterbindet nicht einen folgenden Sl-Zyklus, nach welchem ein 53- bzw. Unterbrechungszyklus eintritt.

Das Setzausgangssignal des Flipflops 17 ist in Fig. 3e gezeigt. Wenn die im Intervallzeitgeber 11 gespeicherte Zahl 0 ist, setzt das TPB-Signal das Flipflop 17, wodurch ein Horizontalsynchronisationssi- so gnal erzeugt und der Wert 13 in den Intervallzeitgeber 11 eingeprägt wird. Wenn der Wert 13 im Intervallzeitgeber 11 eingestellt ist, sperren die gesetzten Stufen das Und-Glied 16. so daß der nächste TPB-Impuls das Flipflop 17 rücksetzt. Jedesmal, wenn das Flipflop 17 gesetzt wird, wird der Zeilenzähler 12 um 1 weitergestellt. Die Zyklen der Zeile 0 sind demjenigen der Zeilen 1 bis 127 ähnlich und in Fig. 3g gezeigt. Die ersten beiden wiedergegebenen Rechnerzyklen sind diejenigen der vorhergehenden Zeile. Gemäß Fig. 3 h bo wird der Speicher-Direktzugriff-Aufruf erzeugt, wenn der Wert des Intervallzeitgebers auf 11 herabgezählt ist, wie es in Fig. 3d dargestellt ist. Der Speicher-Direktzugriff-Aufruf wird für acht Zyklen, d. h. bis der Zeitgeber-Wert kleiner als 4 ist, auf hohem Pegel ge- b5 halten. Dies bewirkt, daß nacheinander acht DMA-Zyklen (52) erzeugt werden. Während eines 52-Zyklus werden Daten von dem Daten-Kanal 104 mittels des Ausgangssignals eines Und-Gliedes 103 in dasJVideoregister 102 einer Schaltung zur Speicherung yon Datensignalen vom Datenkanal eingetaktet.

Dieses Videoregister 102 der Schaltung zur Speicherung von Datensignalen, vgl. Fig. 1, ist ein 8-Bit-Parallcl-Serien-Umsetzer bekanner Bauart. Das Setz/Schiebe-Ausgangssignal des Und-Gliedes 103 der Schaltung zur Speicherung von Datensignalen entspricht dem Parallel-Serien-Steuersignal der bekannten Bauart. Wenn dieses Signal auf hohem Pegel ist, leitet ein Taktsignal die Daten vom Datenkanal 104 in die entsprechenden Stufen des Videoregisters 102 der Schaltung zur Speicherung von Datensignalen. Wenn das Setz/Schiebe-Signal auf niedrigem Pegel ist, verschieben die Taktsignale die Daten im Videoregister 102 der Schaitung zur Speicherung von Datensignalen in die jeweils nächsthöhere Stufe. Das Und-Glied 103 ist während eines DMA-52-Rechnerzyklus durch ein TPB-Signal freigegeben. Die gegenseitige Zeitbeziehung ist in Fig. 2 gezeigt: das Ausgangssignal des Und-Gliedes 103 der Schaltung zur Speicherung von Datensignalen ist in Fig. 2g gezeigt, während die Schiebesignale in Fig. 2h gezeigt sind. Das serielle Ausgangssignal des Videoregisters der Schaltung zur Speicherung von Datensignalen stammt aus der 2⁷-Stufe und ist das Videoausgangssignal. Logische Nullen werden hinter den Daten in das Videoregister 102 der Schaltung zur Speicherung von Datensignalen eingegeben, so daß während des wiedergabefreien Intervalls keine Videowerte eins herausgeleitet werden. Dadurch wird eine Verknüpfung des Taktsignals erübrigt. Mit anderen Worten wird der Inhalt des Videoregisters 102 der Schaltung zur Speicherung von Datensignalen durch das Taktsignal kontinuierlich weitergeschoben und liefert kontinuierlich Videoinformation.

Alternativ kann das Taktsignal für das Videoregister 102 der Schaltung zur Speicherung von Datensignalen mit dem Rücksetzausgangssignal der 2⁷-Stufe des Zeilenzählers 12 verknüpft werden, um eine Verschiebungwährend des wiedergabefreien Intervalls zu unterbinden.

Ein Und-Glied 106 des zweiten Verknüpfungsgliedes dekodiert die Zeilen-Zählwerte von 176 bis einschließlich 191 zur Erzeugung eines Vertikalsynchronisationssignals, welches auf das exklusive Oder-Glied 18 des zweiten Verknüpfungsgliedes gegeben wird. Das Und-Glied 106 des zweiten Verknüpfungsgliedes spricht auf die Setzausgangssignale der 2⁷-, 2⁵- und 2⁴-Stufe sowie das Rücksetzausgangssignal der 2⁶-Stufe des Zeilenzählers 12 an. Während eines vertikalen Synchronisationsimpulses erzeugen die dem Exklusiv-Oder-Glied 18 des zweiten Verknüpfungsgliedes zugeführten horizontalen Synchronisationsimpulse die Zahnimpulse im vertikalen Synchronisationssignal, weiche die Synchronisation des Horizontal-Oszillators des zugeordneten Fernsehgerätes während des vertikalen Austastintervalls aufrechterhalten.

Das Rücksetzausgangssignal der 2⁷-Stufe des Zeilenzählers 12 bildet ein Markierungssignal FLAG für den Prozessor, durch dessen Erfassung festgestellt werden kann, ob das Wiedergabeintervall beendet ist. Mit anderen Worten gibt das Markierungssignal dem Prozessor während der Zeilen Obis 127 an, daß Daten aus dem Speicher wiedergegeben werden. Bei der Zeile 128, wenn die 2⁷-Stufe gesetzt ist, kann der Prozessor anhand der Markierung feststellen, daß die Da-

ten im Speicher geändert werden dürfen.

Die Speicherdirektzugriff-Logik des Mikroprozessorserfordert lediglich externe Aufrufsignale zur Einleitung von DMA-Ausgabe- oder DMA-Eingabe-Operationen. Ein spezieller Rechnerzyklus 52, der extern durch Statuscode-Ausgangssignale identifiziert ist, steuert die DMA-Funktion im Prozessor. Wenn ein Aufruf-Signal einschließlich eines Unterbrechungsaufrufs empfangen wird, wird die gerade in Ausführungoder Abruf begriffenen Instruktion abgeschlossen. Mit andern Worten wird, wenn ein Aufruf während der Zyklen 50 oder 51 auftritt, der 51-Ausführungs-Zyklus - der zweite 51-Zyklus in Drei-Zyklus-Instruktionen-abgeschlossen. Das /?0-Register im Register-Stapel des Mikroprozessors wird als das DMA-Adressen-Register benutzt. Während eines DMA-Zyklus wird der Inhalt des ÄO-Registers auf den Speicheradressenkanal geleitet und, im Falle eines DMA-Ausgabe-Aufrufs, ein Lesebefehl zum Speicher gesendet. Daraufhin wird das ΛΟ-Register weitergestellt, so daß es auf den Ort des nächsten auszulesenden Wortes bzw. Bytes hinweist. Die Daten am adressierten Ort sind auf dem Datenkanal beim Auftreten von TPB gültig.

Bei der bevorzugten Ausführungsform setzt das DMA-Ausgabe-Aufrufsignal vom Und-Glied 14 der ersten Verknüpfungsschaltung acht aufeinanderfolgende DMA-Zyklen in Gang, bei denen aus acht aufeinanderfolgenden Orten oder Stellen im Speicher acht Bytes Information entnommen werden, die auf einer Fernseh-Rasterzeile wiedergegeben werden. Wenn eine Informationszeile pro Rasterzeile wiedergegeben werden soll, braucht der Wert des /?0-Registers bis zum Ende jedes Vollbildes nicht nachgestellt zu werden. Mit anderen Worten wird RO einfach automatisch durch alle Wiedergabe-Stellen weitergcstellt. Wenn eine Informationszeile auf zwei aufeinanderfolgende Zeilen wiedergegeben werden soll, muß am Ende jeder ersten Zeile eines Zeilen-Paares der Inhalt von RO auf seinen Wert zur Kennzeichnung des Zeilenanfangs erneuert werden. Wenn jede Informationszeile auf vier aufeinanderfolgende Rasterzeilen wiedergegeben werden soll, muß der inhalt von RO nach jder der ersten drei Rasterzeilen jeder Gruppe von vier Zeilen erneuert werden. Die entsprechende Einstellung des ÄO-Registers geschieht nach jeder Zeile durch geeignete Instruktionen.

Eine zweckmäßige gerätemäßige Ausgestaltung für die Verwirklichung des Formates mit zwei Rasterzeilen pro Informationszeile umfaßt eine Gruppe von Und-Gliedern 110, vgl. Fig. 1. Am Ende jeder Zeile leitet ein Q-Signal, das durch eine spezielle Instruktion erzeugt wird, die fünf höherwertigen Bits des Zeilenzählers 12 auf den Datenkanal. Der Prozessor kann ' die Daten in der unteren Hälfte (niedrigstwertige Byte) des ftO-Registers speichern. Der von den Und-Gliedern 110 erhaltene Wert ist für jeweils zwei aufeinanderfolgende Zeilen gleich, da die Werte in den unteren drei Stufen 0 sind. Die Zählung von -000 bis

ι» -111 ändert den Wert der 2¹-Stufe nicht.

Fig. 4 veranschaulicht die typische Anwendung der oben erläuterten Schaltung. Die Anzeigeschaltung 41 nach der Erfindung erhält Taktsignale von einem Taktgeber 42, Steuersignale von einem Rechner 43

r> und Daten von einem Speicher 44. Die Anzeigeschaltung 41 liefert Signale zum Rechner 43 und zu einem Videomischer 45. Das Ausgangssignal des Videomischers 45 ist ein zusammengesetztes Videosignal, mit welchem ein Standard-Fernsehempfänger 46 beauf-

-'» schlagt wird. Das zusammengesetzte Videosignal kann unmittelbar auf die Videoschaltungen des Empfängers vor der Synchronisations-Abtrennung gegeben oder zur Modulation eines Trägers verwendet werden, der dem Antennenanschluß des Empfängers zugeführt

2^r> wird.

Die erläuterte bevorzugte Ausbildungsform arbeitet mit einem Mikroprozessor bestimmter Bauart. Unter Anwendung der Erfindungslehre kann jedoch das Anzeige-System auch für andere Mikroprozesso-

i» ren oder Rechner vom Fachmann angepaßt werden. Einige Mikroprozessoren sind nicht mit direktem Speicherzugriff ausgestattet, jedoch ist es hier möglich, durch zusätzliche Logik Unterbrechungs- und Speicher-Direktzugriff-Möglichkeiten zu schaffen

r> (vgl. z. B. »Increase Microcomputer Efficiency«, D. C. Wyland, Electronic Design 23, S.November 1975, Seiten 70 bis 75 oder »Speed Microprocessor Response«, E. Fisher, IBID, Seiten 78 bis 83). Zeitgabeimpulse wie die TPA- und TPB-Impulse

4» können durch Dekodierung aus dem Takt abgeleitet werden, wenn der zugeordnete Prozessor sie nicht selber erzeugt.

Auch bezüglich der Verwendung eines üblichen Fernsehempfängers, auf die sich obige Erläuterung

■»■> bezieht, sind Abwandlungen möglich. So kann das Anzeige-System auch andere Abtastraster-Anzeigegeräte, z. B. eine LED- oder eine LCD-Matrix oder eine CCD-Anordnung umfassen. Die hierbei erforderlichen Veränderungen am jeweiligen Gerät sind

->o dem Fachmann in Kenntnis der Erfindung möglich.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltungsanordnung, die in einem Anzeigesystem zur Anzeige eines Musters in einem Raster auf einem Abtastraster-Anzeigegerät Bits aus einer Anzeigestelle eines einem Rechner zugeordneten Speichers in entsprechende Punkte des Raster transformiert, wobei der Kontrast unter den Punkten vom Wert der jeweiligen Bits abhängt und der Rechner mit direktem Speicherzugriff arbeitet, um auf einem Datenkanal Datensignale für die Schaltungsanordnung zu erzeugen, die dem Speicher an einer Stelle entnommen sind, welche von einem Adressenregister im Speicher spezifiziert ist, wobei das Anzeigesystem einen Videomischer zur Übertragung von Signalen von der Schaltungsanordnung zum Anzeigegerät aufweist und wobei der Rechner Zeitsteuersignale erzeugt, gekennzeichnet durch Einrichtungen (U, 16, 17,18), die einen Intervall-Zeitgeber (11) umfassen und auf rechnererzeugte Zeitsteuersignale (TPA) Horizontalsynchronsignale erzeugen und an den Videomischer (45) anlegen, durch einen Zeilenzähler (12), der auf die Horizontalsynchronsignale anspricht und Ausgangssignale erzeugt, welche einzelne horizontale Zeilen im Raster kennzeichen, durch eine erste Verknüpfungsschaltung (14, 101), die auf die Signale des Intervall-Zeitgebers (11) und des Zeilenzählers (12) anspricht und Speicher-Direktzugriff-Aufrufe (DMA-OUT REQ) für den Rechner erzeugt, durch ein zweites Verknüpfungsglied (106, 18), das auf Signale des Zeilenzählers (12) anspricht und Vertikalsynchronsignale an den Videomischer liefert und durch eine Schaltung (102, 103) zur Speicherung von Datensignalen vom Datenkanal nach Maßgabe eines von den Zeitsteuersignalen (Fig. 2e) abgeleiteten Signals (Fig. 2g), wenn der Rechner auf einen Speicher-Direktzugriff-Aufruf (DMA-OUT REQ) anspricht, und zur seriellen Verschiebung dieser Daten zum Videomischer unter Steuerung durch die Zeitsteuersignale.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Intervall-Zeitgeber einen Binärzähler (11) umfaßt.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mehrere Verknüpfungsglieder (110) vorgesehen sind, die auf ein Befehlssignal (Q) vom Rechner (43) ansprechen und zur Kopplung des Ausgangssignals vom Zeilenzähler (12) zum Datenkanal (104) für die Eingabe in das Adressenregister dienen.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Videomischer (45) ein Exklusiv-ODER-Glied (18) in dem zweiten Verknüpfungsglied umfaßt, das die vertikalen und horizontalen Synchronisiersignale erhält und zur Erzeugung eines zusammengesetzten Synchronisiersignals (SYNCH) dient, das horizontale Sägezahnimpulse im vertikalen Synchonisiersignal aufweist.