DE2640981A1 - Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid - Google Patents
Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxidInfo
- Publication number
- DE2640981A1 DE2640981A1 DE19762640981 DE2640981A DE2640981A1 DE 2640981 A1 DE2640981 A1 DE 2640981A1 DE 19762640981 DE19762640981 DE 19762640981 DE 2640981 A DE2640981 A DE 2640981A DE 2640981 A1 DE2640981 A1 DE 2640981A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- areas
- mask
- exposed
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P30/204—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H10P30/212—
-
- H10W15/00—
-
- H10W15/01—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/068—Graphite masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
PHA. 1018
Va/WR/Voor
20.8.1976
1) :·.-*!,.■;. . ·■'■■ ? *5 ί-irli Zcllcr
λ..μ.·:λ::: Signetic Corp·
Akte No. PHA 1018
Anmeldung vom: 8. S©P"t.
Anmeldung vom: 8. S©P"t.
Verfahren zur Herstellung von Halbleiteranordnungen unter
Verwendung einer Schutzschicht aus Oxid.
\
Die Erfindung "bezieht sich auf ein Verfahren
Die Erfindung "bezieht sich auf ein Verfahren
zur Herstellung von Halbleiteranordnungen aus einem Halbleiterkörper
mit einer ebenen Oberfläche, das folgende Schritte umfasst: die Bildung einer Schicht aus Material
zur Anwendung als eine Maske auf dieser Oberfläche; die Bildung einer Anzahl von Offnungen in der Materialschicht,
durch die Gebiete dieser Oberfläche freigelegt werden; dann das Anwachsen einer in bezug auf diese Maske dünnen
Schutzschicht auf jedem der genannten freigelegten Gebiete, und anschliessend selektive Dotierung der durch diese
öffnungen definierten Gebiete durch Xonenimplantation und
709812/0998
-$t~ PHA. 1018
20.8.1976
selektive Bedeckung dieser Offnungen, derart, dass freigelegte
Gebiete erst zu dem geeigneten Zeitpunkt in dem genannten Vorgang dotiert werden.
In der U.S- PS Nr. 3928081 ist ein Verfahren
beschrieben, bei dem durch Anwendung einer zusammengesetzten Ausgangsmaske Fehlausrichttoleranzen beseitigtwerden können,
damit Anordnungen hergestellt werden können, die eine kleinere Geometrie aufweisen. Nach der vorgenannten Anmeldung
werden die verschiedenen von der zusammengesetzten Maske freigelassenen Offnungen dadurch dotiert, dass diese
Offnungen selektiv mit entweder einem Photolack oder irgendeinem Metall, wie Aluminium, bedeckt werden, mit anderen
Worten mit einem Material, das sich leicht entfernen lässt. In gewissen Fällen, in denen die vorgenannte Technik verwendet
wird, kann eine Verunreinigung in den Halbleiterkörper eingeführt werden, die die Bildung von Fehlstellen,
z.B. von Stellen bewirkt, an den^n unerwünschte Materialien nach innen·diffundiert werden könnten.
Die Erfindung bezweckt im allgemeinen, ein verbessertes Verfahren zur Herstellung von Halbleiteranordnungen
mit wenig Fehlstellen zu schaffen,-
Dementsprechend wird ein Verfahren zur Her- stellung
von Halbleiteranordnungen aus einem Halbleiterkörper mit einer ebenen Oberfläche angewandt. Eine Schicht
wird gebildet;aus einem Material das als Maske auf der Oberfläche benutzt wird. Eine Anzahl von Offnungen werden
in der Materialschicht gebildet, durch die Gebiete der Oberfläche freigelegt werden. Dann wird-eine in bezug auf
7Q9 812/0998
PIIA. 10 IS 20.8.1976
die Masice dünne Schutzschicht auf jedem der freigelegten
Gebiete angewachsen. Anschliessend werden die durch die
Offnungen definierten Gebiete selektiv durch Ionenimplantation dotiert und selektiv derart überzogen, dass 'freigelegte
Gebiete erst zu dem geeigneten Zeitpunkt in dem Vorgang dotiert werden. Die Schutzschicht bleibt während
des ganzen Dotierungsvorgangs an ihre Stelle und schützt nichtselektierte Gebiete vor restlichen Verunreinigungsprodukten, die während der Entfernung des selektiven
Überzugs gebildet werden.
Figuren 1 bis 8 zeigen Querschnitte, von denen einige isometrisch sind und die die bei .dem erfindungsgemässen
Verfahren angewandten Schritte darstellen.
¥ie in der TEBtI3S 3928081 beschrieben ist, ist
ein Halbleiterkörper 12, z.B. mit p-leitender Verunreinigung, vorhanden, der eine ebene Oberfläche 13 aurweist.
Eine vergrabene Schicht 32 wird durch Ionenimplantation
gebildet, wie in der vorgenannten US-PS beschrieben ist, und dann wird eine epitaktische n-leitenie Schicht 29
auf der Schicht 12 angewachsen. Eine Schicht 33 aus
Siliziumdioxid geeigneter Dicke, z.B. von 1 ,um oder 10.000 S., wird auf der Oberfläche 31 der epitaktisehen Schicht
29 angewachsen,
Anschliessend werden eine Anzahl von Offnungen
34, 36 und 37 in der Schicht 33 gebildet und auf die
gewünschte ¥eise positioniert, um Masken für Basis-, Kollektorkontakt oder -anschluss und'Diffusionsisolierzonen
709812/0998
PITA. 1018 20.8.1976
zu erhalten. So ist in einem einzigen oder "Haupt"-Maskierungsscbritt
die gegenseitige Beziehung zwischen den respektiven Gebieten bestimmt und der übliche Aufbau von
Maskentoleranzen gesonderter Masken ist beseitigt.
In der vorgenannten US-PS 392808I war der
nächste Bearbeitungsschritt die Bildung eines Schutzmaterials, wie eines Metalls oder Photolacks, das die
oberen Flächen der Struktur nach Pig. 1 bedeckt, die auf der· Schicht 33 liegen und sich derart erstrecken, dass sie
die Fenster ^h1 36 und 37 bedecken. Durch einen zusätzlichen
nichtkritischen photolithographischen Schritt wurden dann selektive Teile der Schicht entfernt, wodurch selektierre
Fenster oder Offnungen, wie die JsοIierÖffnung 37» freigelegt
wurden. Dann wurde die Photolackmaske von den Rändern der Öffnung 37 entfernt, wodurch eine Toleranzen etwa 3 xtn
in bezug auf den Rand erhalten wurde. So verblieb der
t
kritische oder definierende Maskenrand der Schicht 33· Dann wurde Ionenimplantation durchgeführt, um Verunreinigungen zu implantieren, z.B. zur Bildung der Isolierzonen, wobei das zusammengesetzte Gebilde der Photolackmasken und der Maske 33 genügt, um die Verunreinigungsionen in den nichtfreigelegten Gebieten des körpers zu absorbieren oder zurückzuhalten.
kritische oder definierende Maskenrand der Schicht 33· Dann wurde Ionenimplantation durchgeführt, um Verunreinigungen zu implantieren, z.B. zur Bildung der Isolierzonen, wobei das zusammengesetzte Gebilde der Photolackmasken und der Maske 33 genügt, um die Verunreinigungsionen in den nichtfreigelegten Gebieten des körpers zu absorbieren oder zurückzuhalten.
Es wurde gefunden, dass, obgleich diese einzigartige Kombination von Masken vorteilhaft ist, die innerhalb
der Photolackschichten (im Gegensatz zu einer Metallschicht) absorbierten und zurückgehaltenen Ionen nachfolgende Fehlstellen
einfuhren können, wenn die Photolackschicht z.B.
709812/0998
-y- νιικ. 1018
20.8.197ο
durch, einen Oxidations- oder Veras chungs vor gang entfernt
wird. Während dieses Vorgangs geraten die.Ionen innerhalb
der Photolaclcschicht mit der Halbleiteroberfläche in Berührung, wenn die Photolaclcschicht zu einem Rückstand
reduziei-t wird, wodurch respektive Gebiete verumreinigt und
unerwünschte Dotierungen und Fehlstellen in die endgültige Struktur eingeführt werden. Infolgedessen wird nach der
Erfindung ein in Fig. 2 dargestellter zusätzlicher Bearbeitungsschritt
angewandt, bei dem eine verhältnismässig
dünne Schutzschicht auf den Oberflächen gebildet wird, die über die Offnungen 3k, 36 und 31 freigelegt werden. Die
verhältnismässig dünne Schutzschicht 39» die zum Überziehen
der freigelegten Oberfläche gebildet wird, kann aus Siliziumdioxid bestehen und braucht nur eine genügende Dicke
aufzuweisen, um nachfolgende Verunreinigung und Einführung von Fehlstellen durch den Photolackrückstand zu verhindern.
Tatsächlich braucht die Dicke der Schicht 39 nur genügend gross zu sein, um eine physische Trennung zwischen den
restlichen Verunreinigungen und der Oberfläche zu erhalten, und kann in der Grössenordnung von 0,1 ,um liegen. Die
Schicht 39 soll genügend dünn sein, damit sie leicht z.B. durch Ätzen entfernt werden kann, ohne dass die Maskenränder
der Schicht 33> die zur Definition der.Umfange der betreffenden
Gebiete verwendet wird, beeinträchtigt werden.
Nach Fig. 3 ist der nächste Schritt die Bildung einer Photolack- oder Metallschicht 4i auf der oberen
Fläche der zusammengesetzten Struktur. Die Schicht 41,
709812/0998
PiIA. 1018 2O.8.1976
26A0981
z.B. aus Photolack, kann auf üblichem photolithographischein
Wege in Muster gebracht werden, um einen Teil der Schicht zu entfernen und den die Gebiete definierenden Maskenrand
der unterliegenden Maskenöffnung 37 frei zu legen. Wie oben erörtert wurde, kann die Schicht 41 von dem die Maske
definierenden Rand entfernt werden, um eine Toleranz Λ-011
etwa 3/um zu erhalten. Die Schutzschicht 39 trennt nach vie
vor die Schicht 41 von der epitaktischen Oberfläche 29. Dann
kann die Implantation z.B. bei einer Energie von 15O keY
auf die ganze obere Fläche der Struktur nach Fig. 3 durchgeführt werden. Die Kombination der Schicht 39 und der
Schicht 41 kann etwa 0,8 bis 1 /um dick sein und eine genügende
Grosse haben, um die Verunreinigungsionen in allen Gebieten, bis auf die vorherfreigelegten und vorbestimmten
Gebiete, zu absorbieren und zurückzuhalten. Die Schicht 39 in
- · ■ ■ . V
den freigelegten Gebieten ist genügend dünn, um eine Einführung eines wesentlichen Teiles der Ionen, in die Schicht
29 zu gestatten, wodurch Gebiete gebildet werden, die
nahezu durch die Maskenränder der Öffnung 37 definiert werden.
Gemäss Fig. 4 wird nach Durchführung des lonenimplantationsSchrittes
die Schicht 41 z.B. durch Veraschung oder Oxidation der Photolackschicht 41 entfernt. Wie in
einem etwas übertriebenen Masstab dargestellt ist, wird ein
Rückstand 4ia während der Durchführung dieses Schrittes
gebildet, und wenn nicht die Schutzschicht 39 vorhanden
wäre, würde der Rückstand anfänglich mit unerwünschten Teilen
709812/0998
— ( — i'IJ-H. * IWIU
20.8.1976
der Oberfläche 31 ^11 Berührung geraten und so Verunreinigungen
und Fehlstellen darin einführen.
Anschliessend wird ein Diffusionsschritt durchgeführt,
um die ionenimplantierten Venmreinigungen'nach
innen zu diffundieren. Die Schutzschicht 39 kann !fahrend
der Diffusion wegen einer Oxidation während des Diffusionsschrittes etwas dicker, werden. Ein trockener Oxidationsvorgang
wird benutzt, wobei die Struktur einer trockenen Atmosphäre bei einer genügend hohen Temperatur während
einer geeigneten Zeitspanne ausgesetzt wird, um die implantierten Borverunreinigungen nach unten zu treiben und somit
ρ -Zonen 43 zu bilden, wodurch ein pn-Ubergang innerhalb
des genannten Körpers definiert wird, der sich von der Oberfläche 31 her erstreckt. Die Diffusionstiefen der Gebiete
43 werden mit grösster Sorgfalt derart gesteuert, dass sich
die Gebiete nahezu bis zu der oberen Fläche 13 des Substrats
12 erstrecken. Die Tiefe wird derart vorbestimmt, dass, wenn -das Herstellungsverfahren vollständig durchgeführt
ist, sich die Gebiete 43 ganz bis zu dem ,Substrat 12
erstrecken, um isolierte Inseln für" die fertiggestellten
Transistorauordnungen zu bilden. Auch hier verringert die
Anwendung von Ionenimplantation in erheblichem Masse laterale Diffusion in bezug auf die normalerweise bei vollständiger
thermischer Diffusion auftretende laterale Diffusion. Die Anwendung von Ionenimplantation gemäss der vorgenannten
US-PS 3928O81 ist vorteilhaft, indem die kapazive Kopplung in der Schaltung herabgesetzt wird. Insbesondere
70981 2/0998
PIlA. 1018 20.8.1976
ist es möglich gewesen, die zwischen dem Basisgebiet und den Isoliergebieten erforderliche Toleranz herabzusetzen,
während ausserdem Toleranzen zwischen einzelnen Masken nicht mehr berücksichtigt zu werden brauchen, weil die
erste oder Hauptmaske den gegenseitigen Abstand der Gebiete und dementsprechend die Schaltungskapazität bestimmt. Z.B.
kann Bor bis zu einer Tiefe von etwa 1 Aim implantiert und
dann bis zu einer weiteren Tiefe von 2 bis 3/um mit einer
lateralen Diffusion gleich nahezu nur zwei Dritteln dieser weiteren Tiefe diffundiert werden.
Gemäss Fig. 5 ist der nächste Schritt die
Bildung einer zusätzlichen Maskierungsschicht 46, z.B. aus
Photolack, auf der oberen.Fläche der Struktur nach Fig. Unter Verwendung ttblieher Techniken wird ein Teil der
Schicht entfernt, um die Öffnung 36 und einen Teil der
Schicht 39 freizulegen, der auf ^der Oberfläche 31 liegt
und als Kollektorkontakt oder -anschluss dienen soll. Wieder kann eine Toleranz von nahezu 3/um erhalten werden,
wobei die Schicht 46 wieder entfernt wird, um den Maskenrand der Öffnung 36 freizulegen. Danach wird die erwünschte
η-leitende Verunreinigung, wie Phosphor, direkt über die Schicht 39 implantiertund durch die Öffnung 36 definiert,
um einen η -Kollektoranschluss oder ein -kontaktgebiet 47
innerhalb der epitaktischen Schicht 29 von der Oberfläche
31 her zu bilden. Die zusammengesetzte Kombination der
Schicht 46 und der Maskenschicht 33 dient dazu, Ionen zu absorbieren und zu verhindern, dass sie bis zu der Ober-
709 8 12/0998
PIIA. 1018 20.8.1976
fläche 31 vordringen, mit Ausnahme des durch die Öffnung
36 definierten Oberflächenteiles, wobei ein wesentlicher
Teil der Ionen leicht durch die verhältnismässig dünne
Schutzschicht 39 hindurchdringt. Die Implantation kann bis zu einer Tiefe von nahezu 0,3 bis 0,8 /um durchgeführt werden«
Anschliessend wird die Schicht 46 entfernt und wird die Struktur anfänglich in einer etwas oxidierenden
Atmosphäre und dann weiter in einer nichtoxidierenden Atmosphäre, wie Inertgas, diffundiert, um die n-leitenden
Verunreinigungen nach unten zu treiben und das η -Gebiet zu bilden (siehe Fig. 6).
Wie allgemein bekannt ist, können die nachfolgenden Diffusionssehritte bei allmählich niedrigeren
Temperaturen durchgeführt werden, um die weitere Ausdiffusioi vorher gebildeter Gebiete auf ein Mindestmass zu beschränken,
Die Diffusionsschritte können bqi derselben oder einer
verschiedenen Temperatur durchgeführt werden, solange die Effekte der kombinierten Ausdiffusion der respektiven
Gebiete bei den respectiven Temperaturen und Zeiten bei der Bestimmung der resultierenden Gesamtdiffunsionstiefe
berücksichtigt- werden.
Wie in der vorgenannten US-PS 3928081 beschrieben
ist, kann bei dünnen epitaktischen Strukturen, wie einer 1,5/um dicken epitaktischen Schicht, Ionenimplantation
verwendet werden, um nahezu die ganze Halbleiterstruktur zu durchdringen, wobei nur eine sehr geringe zusätzliche
thermische Diffusion erforderlich ist. Der Effekt ist, dass
709812/0998
-♦«J- PIIA.. 1013
20.8.197"6
laterale Diffusion in erheblichem Masse herabgesetzt wird
und dementsprechend herabgesetzte dichtere Geometrien für Strukturen grö'sserer Dichte erhalten werden.
Gemäss Fig. 6 kann die vorher gebildete
Schicht 46 entfernt und kann eine zusätzliche Schicht 49
gebildet und in Muster gebracht werden, derart, dass nur die Offnungen jh und 37. freigelassen werden. ¥ieder kann
eine Toleranz von nahezu 3/um erhalten werden, wobei die
Schicht 49 derart entfernt wird, dass die Maskenränder der
Offnungen 3h und 37 freigelegt werden. Dann wird eine p-Typ-Implantation
in der oberen Fläche der Struktur nach Fig. 6 durchgeführt, um das Basisgebiet 51 zu bilden, das
durch die Ränder der Öffnung 34 in der Maske 33 definiert
wird. Durch die weitere Implantation von Verunreinigungen in die Gebiete 43 wird die ρ -Isolierung weiter vergrössert
und kann ausserdem dazu beigetragen werden, dass Inversion an der Oberfläche 31 verhindert Vird. Dieser Schritt kann
erwünschtenfalls völlig durch thermische Diffusion durchgeführt
werden. In einem derartigen Fall wird die Schutzschicht 39 in den Offnungen 34 und 37 durch Ätzung entfernt,
um eine thermische Ablagerung zu gestatten. Die Schicht 33» wenn auch in Dicke herabgesetzt, definiert noch immer
die thermisch abgelagerten Gebiete.
Die Schicht 49 ist, wie in Fig. 7 dargestellt,
entfernt, während ein vorbestimmter Teil der Schicht 39 entfernt wird, um eine Öffnung 53 zvl bilden, durch die
ein Gebiet der Oberfläche 3I völlig innerhalb des Gebietes
51 freigelegt wird. Die öffnung kann durch übliche photo-
709812/0998
ΡΙΤΛ. 101S
20.8. Ο? 5
lithogi"aphische Techniken ,gebildet werden. Es werden n-Typ
Verunreinigungen durch die Öffnung 53 eiiidiffundiert r
um das η-leitende Gebiet $6 völlig innerhalb des Gebietes
51 zu bilden, das sich bis zu der Oberfläche 31 erstreckt.
Obgleich in dieser Beschreibung das Gebiet ^6 durch.thermische
Diffusion gebildet wird, kann es auch durch Ionenimplantation gebildet werden, vorausgesetzt, dass ein
genügend niedrige Energie in.Verbindung mit der Dicke der Schicht 39 verwendet.wird, um eine Maskierung gegen die
Implantation in allen Gebieten, bis auf das freizulegende Gebiet zu erhalten. '
Nach Fig. 8 werden Offnungen in der Schicht
gebildet, durch die Teile der respektiven Gebiete in der Oberfläche 31 freigelegt werden. Eine übliche Schicht aus
Metall, wie Aluminium, wird .auf die Oberfläche aufgedampft
und die unerwünschten Metallteile werden durch übliche
Techniken entfernt, wodurch Kontakte 57j 59 und 61 gebilder
werden. ¥ährend der letzten Diffusionsschritte konnten die
ρ -Gebiete 43 sich in Kontakt mit dem unterliegenden Substrat
12 erstrecken und also die ganze Anordnung isolieren.
Andere pn-Strukturen können gleichzeitig mit dem hier beschriebenen Transistor hergestellt werden, um
Dioden, diffundierte Widerstände und andere Anordnungen zu erhalten, die danach durch die endgültig in Muster gebrachte
Aluminiumschicht miteinander verbunden werden, um eine integrierte Schaltung zu erhalten.
Durch das vorliegende Verfahren unter Verwendui-g
einer .Schutzschicht zwischen der Photolackmaskierungsscliichr
709812/0 9 98
±TLH.. ιυ ΐΰ
20.8,1976
und der Oberfläche der' epitaktischen Schicht werden wesentliche
Verbesserungen insbesondere bei der Bildung grosser vergrabener SdrLchten erhalten, die unter Strukturen liegen,
die hundert oder mehr Emitter enthalten. Bisher -wurde durch
bekannte Fehlstellen der Umfang solcher Strukturen drastisch beschränkt. .
So ist ein Verfahren zur Bildung von GeMeten
mit wenig Fehlstellen in einem Halb leite rlcör per erhalten,
bei dem eine verbesserte schützende Maskierungsstruktur zur Anwendung bei der Bildung eines Gebietes mit wenig Fehlstellen
und hoher Ausbeute in einer Halbleiterstruktur erhalten wird.
70 9812/099 8
Claims (1)
- PIlA.. 1018 20.8.1976PATENTANSPRÜCHE:ί1.J Verfahren zur Herstellung von Halbleiteranordnungen aus einem Halbleiterkörper mit einer ebenen Oberfläche, das folgende Schritten umfasst: die Bildung einer Schicht aus Material zur Anwendung als eine Maske auf dieser Oberfläche; die Bildung einer Anzahl von Offnungen in der Materialschicht, durch die Gebiete dieser Oberfläche freigelegt werden; dann das Anwachsen einer in bezug auf diese Maske dünnen Schutzschicht auf jedem der genannten freigelegten Gebiete, und anschliessend selektive Dotierung der durch diese Offnungen definierten Gebiete durch Ionenimplantation und selektive Bedeckung dieser Offnungen, derart, dass freigelegte Gebiete erst zu dem geeigneten Zeitpunkt in dem genannten Vorgang dotiert werden, dadurch gekennzeichnet, dass die genannte dünne Schutzschicht während des ganzen Dotierungsvorgangs an ihrer Stelle\
bleibt und somit nichtselektierte Gebiete vor restlichen Verunreinigungsprodukten schützt, die während der Entfernung des genannten selektiven Überzugs gebildet werden. 2. _ Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass diese dünne Schicht aus Siliziumdioxid besteht und • die genannte selektive Bedeckung durch Anwendung eines Photolacks erhalten wird, der durch Veraschung entfernt wird.709812/0998
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/615,483 US4018627A (en) | 1975-09-22 | 1975-09-22 | Method for fabricating semiconductor devices utilizing oxide protective layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2640981A1 true DE2640981A1 (de) | 1977-03-24 |
| DE2640981C2 DE2640981C2 (de) | 1987-02-19 |
Family
ID=24465569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2640981A Expired DE2640981C2 (de) | 1975-09-22 | 1976-09-11 | Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4018627A (de) |
| JP (1) | JPS5239370A (de) |
| CA (1) | CA1086867A (de) |
| DE (1) | DE2640981C2 (de) |
| FR (1) | FR2325189A1 (de) |
| GB (1) | GB1554273A (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE30282E (en) * | 1976-06-28 | 1980-05-27 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
| SU773793A1 (ru) * | 1977-11-02 | 1980-10-23 | Предприятие П/Я -6429 | Способ изготовлени полупроводниковых интегральных бипол рных схем |
| US4118250A (en) * | 1977-12-30 | 1978-10-03 | International Business Machines Corporation | Process for producing integrated circuit devices by ion implantation |
| US4233337A (en) * | 1978-05-01 | 1980-11-11 | International Business Machines Corporation | Method for forming semiconductor contacts |
| US4208242A (en) * | 1978-10-16 | 1980-06-17 | Gte Laboratories Incorporated | Method for color television picture tube aperture mask production employing PVA and removing the PVA by partial carmelizing and washing |
| US4243435A (en) * | 1979-06-22 | 1981-01-06 | International Business Machines Corporation | Bipolar transistor fabrication process with an ion implanted emitter |
| DE3177317T2 (de) * | 1980-04-10 | 1999-02-25 | Massachusetts Institute Of Technology, Cambridge, Mass. | Verfahren zur Herstellung von Blättern aus kristallinem Material |
| DE3071288D1 (en) * | 1980-09-19 | 1986-01-23 | Ibm Deutschland | Method of doping semiconductor devices by ion implantation |
| DE3165937D1 (en) * | 1981-04-14 | 1984-10-18 | Itt Ind Gmbh Deutsche | Method of making an integrated planar transistor |
| DE3115029A1 (de) * | 1981-04-14 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zur herstellung eines integrierten bipolaren planartransistors" |
| DE3137813A1 (de) * | 1981-09-23 | 1983-03-31 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer halbleiteranordnung |
| US4544416A (en) * | 1983-08-26 | 1985-10-01 | Texas Instruments Incorporated | Passivation of silicon oxide during photoresist burnoff |
| US4648909A (en) * | 1984-11-28 | 1987-03-10 | Fairchild Semiconductor Corporation | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits |
| NL8501166A (nl) * | 1985-04-23 | 1986-11-17 | Philips Nv | Elektro-dynamische omzetter van het isofase- of bandtype. |
| GB2237445B (en) * | 1989-10-04 | 1994-01-12 | Seagate Microelectron Ltd | A semiconductor device fabrication process |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2450881A1 (de) * | 1973-10-26 | 1975-04-30 | Signetics Corp | Verfahren zur herstellung von halbleitervorrichtungen |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551221A (en) * | 1967-11-29 | 1970-12-29 | Nippon Electric Co | Method of manufacturing a semiconductor integrated circuit |
| US3542551A (en) * | 1968-07-01 | 1970-11-24 | Trw Semiconductors Inc | Method of etching patterns into solid state devices |
| US3560278A (en) * | 1968-11-29 | 1971-02-02 | Motorola Inc | Alignment process for fabricating semiconductor devices |
| US3793088A (en) * | 1972-11-15 | 1974-02-19 | Bell Telephone Labor Inc | Compatible pnp and npn devices in an integrated circuit |
| JPS5247989B2 (de) * | 1973-06-18 | 1977-12-06 | ||
| US3928082A (en) * | 1973-12-28 | 1975-12-23 | Texas Instruments Inc | Self-aligned transistor process |
| US3933528A (en) * | 1974-07-02 | 1976-01-20 | Texas Instruments Incorporated | Process for fabricating integrated circuits utilizing ion implantation |
| US3925105A (en) * | 1974-07-02 | 1975-12-09 | Texas Instruments Inc | Process for fabricating integrated circuits utilizing ion implantation |
| US3920483A (en) * | 1974-11-25 | 1975-11-18 | Ibm | Method of ion implantation through a photoresist mask |
-
1975
- 1975-09-22 US US05/615,483 patent/US4018627A/en not_active Expired - Lifetime
-
1976
- 1976-09-11 DE DE2640981A patent/DE2640981C2/de not_active Expired
- 1976-09-17 GB GB38561/76A patent/GB1554273A/en not_active Expired
- 1976-09-17 CA CA261,440A patent/CA1086867A/en not_active Expired
- 1976-09-20 FR FR7628166A patent/FR2325189A1/fr active Granted
- 1976-09-21 JP JP51112520A patent/JPS5239370A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2450881A1 (de) * | 1973-10-26 | 1975-04-30 | Signetics Corp | Verfahren zur herstellung von halbleitervorrichtungen |
Non-Patent Citations (3)
| Title |
|---|
| "IBM Technical Disclosure Bulletin", Bd. 16, Nr. 8(Januar 1974), S. 2446 * |
| "Solid State Technology", Bd. 14, H. 6(Juni 1971),S. 47-51 * |
| G.Dearnleg, J.H.Freeman, R.S.Nelson and J.Stephen: "Ion Implantatio", North Holland Publishing Company, Amsterdam-London, American Elsevie-Publishing Company, Inc., New York 1973, S. 507 und 590-996 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1086867A (en) | 1980-09-30 |
| FR2325189B1 (de) | 1982-03-26 |
| FR2325189A1 (fr) | 1977-04-15 |
| JPS5431951B2 (de) | 1979-10-11 |
| GB1554273A (en) | 1979-10-17 |
| US4018627A (en) | 1977-04-19 |
| DE2640981C2 (de) | 1987-02-19 |
| JPS5239370A (en) | 1977-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2745857C2 (de) | ||
| DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE3245064C2 (de) | ||
| DE3511229A1 (de) | Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE2640981A1 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2615754C2 (de) | ||
| DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
| DE2124764C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2729973C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2928923A1 (de) | Halbleitervorrichtung | |
| DE2517690A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE3001032A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| WO2003015163A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
| DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3123610A1 (de) | "selbstausrichtendes mos-herstellungsverfahren" |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: MEIER, F., DIPL.-ING., PAT.-ANW., 2000 HAMBURG |
|
| 8128 | New person/name/address of the agent |
Representative=s name: DAVID, G., PAT.-ASS., 2000 HAMBURG |
|
| 8125 | Change of the main classification |
Ipc: H01L 21/316 |
|
| 8181 | Inventor (new situation) |
Free format text: POLATA, BOHUMIL, LOS ALTOS, CALIF., US |
|
| 8181 | Inventor (new situation) |
Free format text: POLATA, BOHUMIL, LOS ALTOS, CALIF., US |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |